CN103871997A - 封装基板与电子组装体 - Google Patents

封装基板与电子组装体 Download PDF

Info

Publication number
CN103871997A
CN103871997A CN201210543922.8A CN201210543922A CN103871997A CN 103871997 A CN103871997 A CN 103871997A CN 201210543922 A CN201210543922 A CN 201210543922A CN 103871997 A CN103871997 A CN 103871997A
Authority
CN
China
Prior art keywords
circuit board
fin
heat sink
packaging
adhesion coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210543922.8A
Other languages
English (en)
Other versions
CN103871997B (zh
Inventor
张智明
陈旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHANGSHU DONGNAN XIANGHU ELECTRONIC Co Ltd
Original Assignee
CHANGSHU DONGNAN XIANGHU ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHANGSHU DONGNAN XIANGHU ELECTRONIC Co Ltd filed Critical CHANGSHU DONGNAN XIANGHU ELECTRONIC Co Ltd
Priority to CN201210543922.8A priority Critical patent/CN103871997B/zh
Publication of CN103871997A publication Critical patent/CN103871997A/zh
Application granted granted Critical
Publication of CN103871997B publication Critical patent/CN103871997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种封装基板与电子组装体。封装基板包括一电路板与一散热件。电路板具有一贯穿口，其适于容置一电子元件。散热件配置于电路板且覆盖贯穿口的一侧。散热件包括一散热片、一粘着层与一抗氧化层。散热片具有彼此相对的一第一表面与一第二表面，且第一表面面向贯穿口。粘着层配置于第一表面上，且散热片通过粘着层而粘接于电路板。抗氧化层配置于第二表面上。本发明也提供一种包括此封装基板的电子组装体。

Description

封装基板与电子组装体
技术领域
本发明涉及一种承载器(carrier)，且特别是涉及一种封装基板与包括此封装基板的电子组装体。 
背景技术
一般而言，现有用以承载及电连接多个电子元件的电路板主要是由多个线路层(circuit layer)以及多个介电层(dielectric layer)交替叠合所构成。这些线路层可由导电层(conductive layer)经过图案化制作工艺所定义形成。这些介电层是分别配置于相邻这些线路层之间，用以隔离这些线路层。此外，这些相互重叠的线路层之间可通过导电孔道(conductive via)而彼此电连接。另外，电路板的表面上还可配置各种电子元件(例如主动元件或被动元件)，并通过电路板内部线路来达到电性信号传递(electrical signal propagation)的目的。 
随着电子产品的小型化，电路板的应用范围越来越广，例如应用于手机与笔记型电脑等电子产品中。然而，在电子产品的小型化的趋势下，电连接至电路板的电子元件的散热效率的提升的要求也随之增加。 
发明内容
本发明的目的在于提供一种封装基板，其可改善配置于其上的电子元件的散热效率。 
本发明的再一目的在于提出一种封装基板的制造方法，其所制造出的封装基板可改善配置于其上的电子元件的散热效率。 
本发明的另一目的在于提出一种电子组装体，其封装基板可改善配置于其上的电子元件的散热效率。 
为达上述目的，本发明提供一种封装基板，包括一电路板(circuit board)与一散热件(heat-dissipating element)。电路板具有一贯穿口(through opening)，其适于容置一电子元件。散热件配置于电路板且覆盖贯穿口的一侧。散热件包括一散热片(heat-dissipating plate)、一粘着层(adhesive layer)与一抗氧化层 (antioxidation layer)。散热片具有彼此相对的一第一表面与一第二表面，且第一表面面向贯穿口。粘着层配置于第一表面上，且散热片通过粘着层而粘接于电路板。抗氧化层配置于第二表面上。 
在本发明的一实施例中，上述散热片为一金属箔片(metal foil)，其厚度介于3至100微米(micron)。 
在本发明的一实施例中，上述粘着层为一导热胶层(heat conductive adhesive layer)。 
在本发明的一实施例中，上述抗氧化层为一金属层。 
在本发明的一实施例中，上述抗氧化层为一已固化树脂层(solidified resin layer)。 
本发明也提供一种电子组装体，包括上述封装基板与一电子元件。电子元件配置于散热件上、至少部分地位于贯穿口内，且电连接至电路板。 
本发明又提供一种封装基板的制造方法，包括以下步骤。首先，提供一电路板，其具有一贯穿口，且贯穿口适于容置一电子元件。接着，提供一散热片，其具有彼此相对的一第一表面与一第二表面。再者，形成一粘着层于第一表面上。接着，形成一抗氧化层于第二表面上，其中散热片、粘着层与抗氧化层构成一散热件。接着，将散热片通过粘着层而粘接于电路板，使得散热件覆盖贯穿口的一侧。 
在本发明的一实施例中，上述抗氧化层为一金属层，且抗氧化层是以电镀、溅镀、物理气相沉积或化学气相沉积的方式形成于第二表面上。 
在本发明的一实施例中，上述抗氧化层为一已固化树脂层，且抗氧化层是经由将一树脂材料配置第二表面上然后以加热或紫外光照射该树脂材料的方式而形成于第二表面上。 
由于封装基板具有对应于电路板的贯穿口的散热件，且电子元件位于贯穿口内而位于散热件上，所以在顺应电子产品小型化的趋势下，本发明实施例的电子组装体的电子元件的散热效率可以提升。此外，由于散热件的散热片可为一金属箔片，所以整体而言，本实施例的封装基板的重量可减轻。另外，由于散热件具有配置于散热片上的抗氧化层，所以散热片可受到抗氧化层的保护而不易与外界湿气接触而氧化。 
参考以下说明及随附权利要求或利用如下文所提的本发明的实施方式，即可更加明了本发明的这些特色及优点。 
附图说明
图1绘示本发明第一实施例的一种电子组装体的剖面示意图； 
图2A至图2F绘示图1的电子组装体的制造方法的示意图； 
图3绘示本发明第二实施例的一种电子组装体的剖面示意图； 
图4A至图4C绘示图3的电子组装体的制造方法的部分步骤的示意图。 
主要元件符号说明 
200、300：电子组装体 
210、310：封装基板 
212、312：电路板 
212a、312a：贯穿口 
212b：软性电路板 
212c：硬性电路板 
212d：硬性介电层 
214、314：散热件 
214a、314a：散热片 
214b、314b、322：粘着层 
214c：抗氧化层 
220、320：电子元件 
230、330：引线 
S1、S1’、S2：表面 
具体实施方式
[第一实施例] 
图1绘示本发明第一实施例的一种电子组装体的剖面示意图。请参考图1，本实施例的电子组装体200包括一封装基板210与一电子元件220。封装基板210包括一电路板212与一散热件214。电路板212具有一贯穿口212a，其适于容置电子元件220。本实施例中，电路板212例如为一复合式电路板(combined circuit board)，其可包括一软性电路板(flexible circuit board)212b、一硬性电路板(rigid circuit board)212c与一硬性介电层(rigid dielectric  layer)212d。硬性电路板212c与硬性介电层(rigid dielectric layer)212d分别配置于软性电路板212b的相对两侧。例如为复合式电路板的电路板212可通过热压合的方式成型。在另一实施例中，电路板212可仅为一硬性电路板。 
在此必须说明的是，硬性电路板与软性电路板的差别在于，硬性电路板所包含的硬性介电层的材质与软性电路板所包含的软性介电层的材质有所不同。硬性介电层的材质例如包括玻璃纤维与树脂，例如为双顺丁烯二酸酰亚胺树脂(bismaleimide-triazine resin，BT resin)与玻璃纤维的复合材料，或者例如是环氧树脂(epoxy resin)与玻璃纤维的复合材料(例如FR-4，FR-5)。软性介电层的材质例如为聚酰亚胺树脂(polyimide，PI)或环氧树脂。值得说明的是，由玻璃纤维与树脂所构成的硬性介电层的刚性(rigidity)较强。 
散热件214配置于电路板212且覆盖贯穿口212a的一侧。散热件214包括一散热片214a、一粘着层214b与一抗氧化层214c。散热片214a具有彼此相对的一第一表面S1与一第二表面S2，且第一表面S1面向贯穿口212a。在本实施例中，散热片214a可为一金属箔片(其材质例如为铜)，其厚度介于3至100微米。 
粘着层214b配置于散热片214a的第一表面S1上，且散热片214a通过粘着层214b而粘接于电路板212的硬性介电层212d上。在本实施例中，粘着层214b与散热片214a可构成一背胶铜箔，亦即散热片214a例如为背胶铜箔的铜箔层，且粘着层214b例如为背胶铜箔的树脂层。在另一实施例中，粘着层214b的材质可为一导热胶，其具有较佳的导热系数。 
抗氧化层214c配置于散热片214a的第二表面S2上。在本实施例中，抗氧化层214c可为一已固化树脂层，其材料例如为C阶树脂(C-stage resin)，其为经由加热而固化。抗氧化层214c的材料也可为光敏树脂(photosensitive resin)，其被紫外光照射而固化。在另一实施例中，抗氧化层214c可为一金属层，其材质可为金(不易氧化的金属)或铝(虽然容易氧化但可在表面形成致密的氧化铝以防止其下的金属层进一步的氧化)。 
电子元件220例如为一芯片，其配置于散热件214的粘着层214b上。电子元件220至少部分地位于电路板212的贯穿口212a内，且电子元件220电连接至电路板212。在本实施例中，电子组装体200更包括多条引线(bonding wire)230，且例如为芯片的电子元件220例如通过这些引线230而电连接至电路板212。换言之，例如为芯片的电子元件220是通过打线接合 技术(wire bonding technology)而电连接至电路板212。 
由于封装基板210具有对应于电路板212的贯穿口212a的散热件214，且电子元件220位于贯穿口212a内而位于散热件214上，所以在顺应电子产品小型化的趋势下，本实施例的电子组装体200的电子元件220的散热效率可以提升。此外，由于散热件214的散热片214a可为一金属箔片，所以整体而言，本实施例的封装基板210的重量可减轻。另外，由于散热件214具有配置于散热片214a上的抗氧化层214c，所以散热片214a可受到抗氧化层214c的保护而不易与外界湿气接触而氧化。 
图2A至图2F绘示图1的电子组装体的制造方法的示意图。首先，请参考图2A，提供电路板212，其具有一贯穿口212a。接着，请参考图2B，提供散热片214a，其具有彼此相对的第一表面S1与第二表面S2。再者，请参考图2C，形成粘着层214b于散热片214a的第一表面S1上。本实施例中，在图2B与图2C的步骤之后，散热片214a与粘着层214b可构成背胶铜箔。在另一实施例中，在图2C的步骤中，可将具有较佳导热系数的导热胶配置于散热片214a的第一表面S1上，以形成粘着层214b。在又一实施例中，在图2C的步骤中，可先将A阶树脂(A-stage resin)配置于散热片214a的第一表面S1上，并且以加热的方式使A阶树脂转变为B阶树脂(B-stage resin)，以形成粘着层214b。 
接着，请参考图2D，形成抗氧化层214c于散热片214a的第二表面S2上，其中散热片214a、粘着层214b与抗氧化层214c构成一散热件214。在本实施例中，可先将A阶树脂配置于散热片214a的第二表面S2上，并且以加热的方式使A阶树脂转变为B阶树脂，进而再持续加热使B阶树脂转变为C阶树脂，以形成抗氧化层214c。在另一实施例中，抗氧化层214c的材质可为金属，且抗氧化层214c可以电镀、溅镀、物理气相沉积或化学气相沉积的方式形成于散热片214a的第二表面S2上。 
接着，请参考图2E，将散热片214a通过粘着层214b而粘接于电路板212，使得散热件214覆盖电路板212的贯穿口212a的一侧，以完成封装基板210的制作。在此步骤中，可以压合的方式将散热件214贴合于电路板212的硬性介电层212d上。接着，请参考图2F，将例如为芯片的电子元件220配置于贯穿口212a内与散热件214的粘着层214b上。最后，请参考图2F，将例如为芯片的电子元件220通过打线接合技术而电连接至电路板212。至 此，电子组装体200得以完成。 
[第二实施例] 
图3绘示本发明第二实施例的一种电子组装体的剖面示意图。请参考图3，第二实施例的电子组装体300与第一实施例的电子组装体200的不同之处在于，第二实施例的散热件314的粘着层314b位于散热片314a与电路板312之间且暴露出散热片314a的对应于电路板312的贯穿口312a的一部分，并且电子元件320通过另一粘着层322而配置于上述散热片314所被暴露的那部分。 
图4A至图4C绘示图3的电子组装体的制造方法的部分步骤的示意图。本实施例的散热件314形成过程可参见第一实施例的图2B至图2D的散热件214形成过程，于此不再赘述。在散热件314形成之后，请参考图4A，将散热件314的粘着层314b的一部分移除，使得散热片314a的第一表面S1’的一部分暴露于外。接着，请参考图4B，将散热片314a通过粘着层314b而粘接于电路板312(可参考图2A的电路板212)，使得散热件314覆盖电路板312的贯穿口312a的一侧，以完成封装基板310的制作。 
接着，请参考图4C，将例如为芯片的电子元件320(其上已经预先以点胶方式(dispensing)形成粘着层322)配置于贯穿口312a内与散热片314a的第一表面S1’上。最后，请参考图4C，将例如为芯片的电子元件320通过打线接合技术而电连接至电路板312。 
本发明的上述实施例的电子组装体及其封装基板具有以下其中之一或其他的优点。由于封装基板具有对应于电路板的贯穿口的散热件，且电子元件位于贯穿口内而位于散热件上，所以在顺应电子产品小型化的趋势下，本发明实施例的电子组装体的电子元件的散热效率可以提升。此外，由于散热件的散热片可为一金属箔片，所以整体而言，本实施例的封装基板的重量可减轻。另外，由于散热件具有配置于散热片上的抗氧化层，所以散热片可受到抗氧化层的保护而不易与外界湿气接触而氧化。 
在不脱离本发明精神或必要特性的情况下，可以其他特定形式来体现本发明。应将所述具体实施例各方面仅视为解说性而非限制性。因此，本发明的范畴如随附权利要求所示而非如前述说明所示。所有落在权利要求的等效意义及范围内的变更应视为落在权利要求的范畴内。 

Claims (10)

1.一种封装基板，包括：
电路板，具有一贯穿口，其适于容置一电子元件；以及
散热件，配置于该电路板且覆盖该该贯穿口的一侧，其中该散热件包括：
散热片，具有彼此相对的第一表面与第二表面，其中该第一表面面向该贯穿口；
粘着层，配置于该第一表面上，其中该散热片通过该粘着层而粘接于该电路板；以及
抗氧化层，配置于该第二表面上。
2.如权利要求1所述的封装基板，其中该散热片为一金属箔片，其厚度介于3至100微米。
3.如权利要求1所述的封装基板，其中该粘着层为一导热胶层。
4.如权利要求1所述的封装基板，其中该抗氧化层为一金属层。
5.如权利要求1所述的封装基板，其中该抗氧化层为一已固化树脂层。
6.一种电子组装体，包括：
封装基板，包括：
电路板，具有一贯穿口；以及
散热件，配置于该电路板且覆盖该该贯穿口的一侧，其中该散热件包括：
散热片，具有彼此相对的一第一表面与一第二表面，其中该第一表面面向该贯穿口；
粘着层，配置于该第一表面上，其中该散热片通过该粘着层而粘接于该电路板；以及
抗氧化层，配置于该第二表面上。以及
电子元件，配置于该散热件上、至少部分地位于该贯穿口内，且电连接至该电路板。
7.如权利要求6所述的电子组装体，其中该散热片为一金属箔片，其厚度介于3至100微米。
8.如权利要求6所述的电子组装体，其中该粘着层为一导热胶层。
9.如权利要求6所述的电子组装体，其中该抗氧化层为一金属层。
10.如权利要求6所述的电子组装体，其中该抗氧化层为一已固化树脂层。
CN201210543922.8A 2012-12-14 2012-12-14 电子组装体 Active CN103871997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210543922.8A CN103871997B (zh) 2012-12-14 2012-12-14 电子组装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210543922.8A CN103871997B (zh) 2012-12-14 2012-12-14 电子组装体

Publications (2)

Publication Number Publication Date
CN103871997A true CN103871997A (zh) 2014-06-18
CN103871997B CN103871997B (zh) 2017-05-03

Family

ID=50910389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210543922.8A Active CN103871997B (zh) 2012-12-14 2012-12-14 电子组装体

Country Status (1)

Country Link
CN (1) CN103871997B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702852A (zh) * 2016-03-14 2018-10-23 索尤若驱动有限及两合公司 具有壳体件和盖件的电气设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032022A1 (en) * 2002-08-16 2004-02-19 Yi-Chuan Ding [cavity down ball grid array package]
EP1465249A2 (en) * 2003-04-02 2004-10-06 STMicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
US20080029881A1 (en) * 2006-08-04 2008-02-07 Chi-Hao Liang Circuit board with cooling function

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032022A1 (en) * 2002-08-16 2004-02-19 Yi-Chuan Ding [cavity down ball grid array package]
EP1465249A2 (en) * 2003-04-02 2004-10-06 STMicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
US20080029881A1 (en) * 2006-08-04 2008-02-07 Chi-Hao Liang Circuit board with cooling function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702852A (zh) * 2016-03-14 2018-10-23 索尤若驱动有限及两合公司 具有壳体件和盖件的电气设备

Also Published As

Publication number Publication date
CN103871997B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
US20200323081A1 (en) Method for Embedding a Component in a Printed Circuit Board
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US9911715B2 (en) Three-dimensional package structure and the method to fabricate thereof
US10490478B2 (en) Chip packaging and composite system board
JP6342120B2 (ja) 超薄埋設ダイモジュール及びその製造方法
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
WO2016080333A1 (ja) モジュール
US20100044840A1 (en) Shielded multi-layer package structures
JP2013243345A5 (zh)
US10736222B2 (en) Cooling component carrier material by carbon structure within dielectric shell
US9099450B2 (en) Package structure and method for manufacturing same
US9185792B2 (en) Package substrate and electronic assembly
KR102035774B1 (ko) 선택적으로 조정된 전기적 특성을 갖는 전자 소자
WO2016046339A1 (en) Printed circuit board and printed circuit board arrangement
TW201530728A (zh) 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法
US11410965B2 (en) Electronic device with embedded component carrier
CN103871997A (zh) 封装基板与电子组装体
WO2012016460A1 (zh) 一种微波毫米波电路
US8772912B2 (en) Electronic device
JP2004104122A (ja) 半導体デバイス
US20120225521A1 (en) Board on chip package substrate and manufacturing method thereof
KR102038022B1 (ko) 다이 패키지들을 위한 코팅된 본드 와이어들 및 상기 코팅된 본드 와이어들을 제조하는 방법
US9443830B1 (en) Printed circuits with embedded semiconductor dies
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构
US8222722B2 (en) Integrated circuit package and device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant