CN103869724B - 一种两线制多信号输入检测的扩展方法及电路 - Google Patents

一种两线制多信号输入检测的扩展方法及电路 Download PDF

Info

Publication number
CN103869724B
CN103869724B CN201210532352.2A CN201210532352A CN103869724B CN 103869724 B CN103869724 B CN 103869724B CN 201210532352 A CN201210532352 A CN 201210532352A CN 103869724 B CN103869724 B CN 103869724B
Authority
CN
China
Prior art keywords
chip
incorporated
here
input
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210532352.2A
Other languages
English (en)
Other versions
CN103869724A (zh
Inventor
蔡运文
黄运峰
叶德焰
姚亮
庄宗辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yaxon Networks Co Ltd
Original Assignee
Xiamen Yaxon Networks Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Yaxon Networks Co Ltd filed Critical Xiamen Yaxon Networks Co Ltd
Priority to CN201210532352.2A priority Critical patent/CN103869724B/zh
Publication of CN103869724A publication Critical patent/CN103869724A/zh
Application granted granted Critical
Publication of CN103869724B publication Critical patent/CN103869724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种两线制多信号输入检测的扩展方法，及一种两线制多信号输入检测的扩展电路。方法步骤为：扩展输入为并行输入，然后串行输出连接至CPU的GPIO，CPU逐位读出扩展的并行输入。电路包括并入串出芯片、单稳态电路、CPU，并入串出芯片的串行输出引脚与CPU的GPIO相连，CPU的另一GPIO分别与并入串出芯片的时钟引脚、单稳态电路的输入端相连，单稳态电路的输出端与并入串出芯片的移位/置位引脚相连。本发明的有益效果如下：扩展成本低；占有CPU的GPIO引脚少，提高了CPU资源的利用率；可实现多级信号输入检测扩展；可根据设计者需要实现多路输入检测GPIO扩展。

Description

一种两线制多信号输入检测的扩展方法及电路
技术领域
本发明涉及单片机技术领域，更具体地说，涉及一种两线制多信号输入检测的扩展方法，及一种两线制多信号输入检测的扩展电路。
背景技术
在电子产品设计领域，GPIO的应用非常广泛，而现有CPU的GPIO资源尽管已经很丰富，但仍无法满足设计的要求，因此，设计师们大都需要采用GPIO扩展的方式来保证设计的需求。
目前市场上的IO扩展方式很多，有单独扩展输入GPIO的方式，也有单独扩展输出GPIO的方式，现在还有采用IIC或者SPI等通信接口方式的专用GPIO扩展芯片，可实现输入输出可配置的GPIO扩展。
这些扩展方式。一方面，如果设计者需要扩展多路信号，扩展成本较高；另一方面，扩展的前提是CPU至少提供三根以上的GPIO口作为扩展资源，如果遇到CPU资源较为紧缺，可提供扩展的GPIO扩展资源只有两个的情况下，无法提供多信号的扩展。
中国实用新型专利ZL 201020566778.6公开了一种单片机的I/O接口扩展电路，包括单片机MCU、集成芯片D，所述单片机MCU的五个I/O端口INY0、INY1、INY2、INY3、INY4分别与数块集成芯片上设有的端口D1、D2、D3、D4连接，单片机MCU的I/O端口STB分别与数块集成芯片D上设有的STB端口连接，单片机MCU的三个I/O端口addrA、addrB、addrC分别与数块集成芯片D上设有的addrA端口、addrB端口、addrC端口连接作为集成芯片D的地址线，数块集成芯片D上分别设有的D0端口、D1端口、D2端口、D3口、D4端口、D5端口、D6端口、D7端口分别与外部信号相连。
上述实用新型的技术方案中，如果要进行IO商品的扩展，必须占用四个IO端口，对于可提供扩展的GPIO扩展资源在四个以下的情况，无法提供多信号的扩展，其适用范围极有限，特别是对于低成本应用领域，更加不适用。
中国实用新型专利ZL 201020209783.1公开了一种能够在成本较低的前提下来解决IO口短缺问题的单片机IO口的扩展电路，它包括第一、二、三、四、五电阻和第一、二三极管；第一、二电阻的一端均与单片机的IO口连接，第一电阻的另一端和第三电阻的一端均与第一三极管的基极连接，第一三极管的发射极和第三电阻的另一端均与第五电阻的一端连接，该第五电阻的一端还与单片机的工作电源连接，第一三极管的集电极作为第一信号输出端；第二电阻的另一端和第四电阻的一端均与第二三极管的基极连接，第二三极管的发射极和第四电阻的另一端均与接地端连接，第二三极管的集电极与第五电阻的另一端连接，第二三极管的集电极作为第二信号输出端。
上述实用新型的技术方案中，为一个IO端口经过扩展后，得到两个IO端口，解决了对IO端口的扩展需要占用三到四个IO端口的问题。但其扩展效果显得十分不足，即无法进行大量扩展，最多只能扩展出单片机自带IO端口的两倍，扩展效果十分有限。
发明内容
本发明的目的在于克服现有技术的不足，提供一种只能提供那个两根GPIO，即可实现大量IO端口的输入扩展的两线制多信号输入检测的扩展方法，并提供一种两线制多信号输入检测的扩展电路。
本发明的技术方案如下：
一种两线制多信号输入检测的扩展方法，扩展输入为并行输入，然后串行输出连接至CPU的GPIO，CPU逐位读出扩展的并行输入。
作为优选，读取数据前，先将用于扩展输入的并入串出芯片的移位/置位引脚设为移动状态。
作为优选，读取结束后，如果还将进行下一轮读取，在读取结束后，将用于扩展输入的并入串出芯片的移位/置位引脚设为置位状态，将首次读取的数据位设置成第一位，然后再将用于扩展输入的并入串出芯片的移位/置位引脚设为移动状态，循环读取数据。
作为优选，用于扩展输入的并入串出芯片的移位/置位引脚的状态切换，具体实现为：CPU通过另一GPIO分别连接至单稳态电路的输入端、并入串出芯片的时钟引脚，输出时钟信号；单稳态电路的输出端与并入串出芯片的移位/置位引脚相连，用于控制并入串出芯片的移位/置位引脚的状态切换。
作为优选，对于多片并入串出芯片构成级联输入扩展电路，下一级并入串出芯片的串行输出与上一级的级联输入引脚相连，并且同步各级并入串出芯片的移位/置位引脚信号与时钟信号。
作为优选，对各级并入串出芯片各引脚的读取顺序为逐级逐引脚逐个读取。
一种两线制多信号输入检测的扩展电路，包括并入串出芯片、单稳态电路、CPU，并入串出芯片的串行输出引脚与CPU的GPIO相连，CPU的另一GPIO分别与并入串出芯片的时钟引脚、单稳态电路的输入端相连，单稳态电路的输出端与并入串出芯片的移位/置位引脚相连。
作为优选，并入串出芯片为一片以上，构成级联输入扩展电路，下一级并入串出芯片的串行输出与上一级的级联输入引脚相连，CPU的GPIO分别与每一级并入串出芯片的时钟引脚相连，单稳态电路的输出端分别与每一级并入串出芯片的移位/置位引脚相连。
本发明的有益效果如下：
1、扩展成本低，并入串出芯片可以采用普通的74系列即可；单稳态电路既可以采用集成芯片的方式，也可以采用分立电路实现方式。
2、占有CPU的GPIO引脚少，提高了CPU资源的利用率。
3、可实现多级信号输入检测扩展；可根据设计者需要实现多路输入检测GPIO扩展。
附图说明
图1是实施例一的电路连接示意图；
图2是实施例二的电路连接示意图；
图中：1是CPU，2是并入串出芯片，3是单稳态电路。
具体实施方式
以下结合附图及实施例对本发明进行进一步的详细说明。
一种两线制多信号输入检测的扩展方法，扩展输入为并行输入，然后串行输出连接至CPU的GPIO（General Purpose Input Output：通用输入/输出），CPU逐位读出扩展的并行输入。读取数据前，先将用于扩展输入的并入串出芯片的移位/置位引脚设为移动状态。读取结束后，如果还将进行下一轮读取，在读取结束后，将用于扩展输入的并入串出芯片的移位/置位引脚设为置位状态，将首次读取的数据位设置成第一位，然后再将用于扩展输入的并入串出芯片的移位/置位引脚设为移动状态，循环读取数据。
用于扩展输入的并入串出芯片的移位/置位引脚的状态切换，具体实现为：CPU通过另一GPIO分别连接至单稳态电路的输入端、并入串出芯片的时钟引脚，输出时钟信号；单稳态电路的输出端与并入串出芯片的移位/置位引脚相连，用于控制并入串出芯片的移位/置位引脚的状态切换。
对于多片并入串出芯片构成级联输入扩展电路，下一级并入串出芯片的串行输出与上一级的级联输入引脚相连，并且同步各级并入串出芯片的移位/置位引脚信号与时钟信号。对各级并入串出芯片各引脚的读取顺序为逐级逐引脚逐个读取。
一种两线制多信号输入检测的扩展电路，包括并入串出芯片、单稳态电路、CPU，并入串出芯片的串行输出引脚与CPU的GPIO相连，CPU的另一GPIO分别与并入串出芯片的时钟引脚、单稳态电路的输入端相连，单稳态电路的输出端与并入串出芯片的移位/置位引脚相连。如果并入串出芯片为一片以上，构成级联输入扩展电路，下一级并入串出芯片的串行输出与上一级的级联输入引脚相连，CPU的GPIO分别与每一级并入串出芯片的时钟引脚相连，单稳态电路的输出端分别与每一级并入串出芯片的移位/置位引脚相连。
实施例一
如图1所示，单组8通道输入检测扩展方法实现：采用并行输入，串行输出的方式，将并行数据按脉冲逐位读出，在读取数据时，需先将并入串出芯片2的移位/置位引脚设为移动状态。
在移动状态下，当CPU1发送第一个脉冲，即可读取并行数据的D0位，当CPU1发送第二个脉冲，即可读取并行数据的D1位，以此类推，当CPU1发送第8个脉冲，即可读取并行数据的D7位。
对于并入串出芯片2，如果没有将其移位/置位引脚设为置位状态，如果CPU1继续发送脉冲，CPU1读取的数据位为级联输入引脚处的电平状态。
如果CPU1需重新从D0到D7循环读取，CPU1需将并入串出芯片2的移位/置位引脚设为置位状态，将首次读取的数据位设置成D0位。由于单稳态电路3在不能保持稳态的状态下，自动跳转为稳定状态，移位/置位引脚设为移动状态，开始从D0到D7循环读取。因此，需要一个IO口来实现移位/置位引脚状态切换。本发明的技术方案利用并入串出芯片2的特性，配合采用单稳态电路3来模拟IO口来实现移位/置位引脚状态切换功能。将单稳态芯片在CPU1读取数据的脉冲状态，输出一个稳定的电平状态，确保并入串出芯片2的移位/置位引脚设为移动状态。一旦CPU1读取8个数据结束，即不存在读取脉冲，由于单稳态没有脉冲的情况下状态将切换到稳态前的相反状态，正好提供了并入串出芯片2的移位/置位引脚设为置位状态所需电平。CPU1将重新从D0开始到D7循环读取。这种单稳态的模拟方式可以为CPU1的节约一个GPIO引脚。
这里提及的并入串出芯片2可采用的市场上通用的74系列芯片，例如74HC165。单稳态电路3即单稳态触发器，既可以采用集成芯片的方式，也可以采用分立电路实现方式。
实施例二
如图2所示，与实施例一所述相同的原理，并入串出芯片2提供了方便级联设计的引脚，将所有下一个级联芯片的数据输出脚与上一级的级联输入脚相连，各级读取时钟信号需同步，各级移位/置位引脚信号也需同步，CPU1的GPIO分别与每一级并入串出芯片2的时钟引脚相连，单稳态电路3的输出端分别与每一级并入串出芯片2的移位/置位引脚相连，实现多通道输入监测扩展。
上述实施例仅是用来说明本发明，而并非用作对本发明的限定。只要是依据本发明的技术实质，对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。

Claims (6)

1.一种两线制多信号输入检测的扩展方法，其特征在于，扩展输入为并行输入，然后串行输出连接至CPU的GPIO，CPU逐位读出扩展的并行输入；
读取数据前，先将用于扩展输入的并入串出芯片的移位/置位引脚设为移动状态；
用于扩展输入的并入串出芯片的移位/置位引脚的状态切换，具体实现为：CPU通过另一GPIO分别连接至单稳态电路的输入端、并入串出芯片的时钟引脚，输出时钟信号；单稳态电路的输出端与并入串出芯片的移位/置位引脚相连，用于控制并入串出芯片的移位/置位引脚的状态切换。
2.根据权利要求1所述的两线制多信号输入检测的扩展方法，其特征在于，读取结束后，如果还将进行下一轮读取，在读取结束后，将用于扩展输入的并入串出芯片的移位/置位引脚设为置位状态，将首次读取的数据位设置成第一位，然后再将用于扩展输入的并入串出芯片的移位/置位引脚设为移动状态，循环读取数据。
3.根据权利要求1所述的两线制多信号输入检测的扩展方法，其特征在于，对于多片并入串出芯片构成级联输入扩展电路，下一级并入串出芯片的串行输出与上一级的级联输入引脚相连，并且同步各级并入串出芯片的移位/置位引脚信号与时钟信号。
4.根据权利要求3所述的两线制多信号输入检测的扩展方法，其特征在于，对各级并入串出芯片各引脚的读取顺序为逐级逐引脚逐个读取。
5.一种两线制多信号输入检测的扩展电路，其特征在于，包括并入串出芯片、单稳态电路、CPU，并入串出芯片的串行输出引脚与CPU的第一GPIO相连，CPU的第二GPIO分别与并入串出芯片的时钟引脚、单稳态电路的输入端相连，单稳态电路的输出端与并入串出芯片的移位/置位引脚相连。
6.根据权利要求5所述的两线制多信号输入检测的扩展电路，其特征在于，并入串出芯片为一片以上，构成级联输入扩展电路，下一级并入串出芯片的串行输出与上一级的级联输入引脚相连，CPU的第二GPIO分别与每一级并入串出芯片的时钟引脚相连，单稳态电路的输出端分别与每一级并入串出芯片的移位/置位引脚相连。
CN201210532352.2A 2012-12-11 2012-12-11 一种两线制多信号输入检测的扩展方法及电路 Active CN103869724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210532352.2A CN103869724B (zh) 2012-12-11 2012-12-11 一种两线制多信号输入检测的扩展方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210532352.2A CN103869724B (zh) 2012-12-11 2012-12-11 一种两线制多信号输入检测的扩展方法及电路

Publications (2)

Publication Number Publication Date
CN103869724A CN103869724A (zh) 2014-06-18
CN103869724B true CN103869724B (zh) 2017-10-13

Family

ID=50908371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210532352.2A Active CN103869724B (zh) 2012-12-11 2012-12-11 一种两线制多信号输入检测的扩展方法及电路

Country Status (1)

Country Link
CN (1) CN103869724B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146727B2 (en) * 2015-04-14 2018-12-04 Qualcomm Incorporated Enhanced virtual GPIO with multi-mode modulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076043A (ja) * 1998-08-28 2000-03-14 Nec Eng Ltd シリアル・パラレル変換回路
CN1984206A (zh) * 2006-05-30 2007-06-20 华为技术有限公司 模拟串行外设接口的装置和方法及利用该接口的播放器
EP1806661A1 (en) * 2006-01-05 2007-07-11 Telechips Inc. Audio system, and USB/UART common communication system for the same
CN102253913A (zh) * 2011-05-30 2011-11-23 神州数码网络(北京)有限公司 一种对多板卡端口进行状态获取和输出控制的装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076043A (ja) * 1998-08-28 2000-03-14 Nec Eng Ltd シリアル・パラレル変換回路
EP1806661A1 (en) * 2006-01-05 2007-07-11 Telechips Inc. Audio system, and USB/UART common communication system for the same
CN1984206A (zh) * 2006-05-30 2007-06-20 华为技术有限公司 模拟串行外设接口的装置和方法及利用该接口的播放器
CN102253913A (zh) * 2011-05-30 2011-11-23 神州数码网络(北京)有限公司 一种对多板卡端口进行状态获取和输出控制的装置

Also Published As

Publication number Publication date
CN103869724A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN203224819U (zh) 一种主板
CN103838700A (zh) 电平复用控制串行通信装置及其通信方法
CN202150868U (zh) 多协议数据采集网关
CN103869724B (zh) 一种两线制多信号输入检测的扩展方法及电路
CN208225041U (zh) Bmc模块显示系统
CN207302036U (zh) 一种扩展设备网口的转接装置及采用该装置的网络设备
CN205987553U (zh) 一种嵌入式可扩展电路板
CN209560905U (zh) 一种显示屏模组单元结构
CN203366699U (zh) 数码管驱动电路
CN205608716U (zh) 一种多组光模块通信接口切换电路
CN209433397U (zh) 多路usb信号切换装置
CN209015145U (zh) 一种信息输出装置
CN204231406U (zh) 一种基于拨码开关的快速设置的多功能交换机
CN206022836U (zh) 一种信号转接板
CN207623969U (zh) 一种支持多种数据接口兼容的usb集线器
CN200953558Y (zh) 电源线斩波通信收发电路
CN209642404U (zh) 一种光伏电站输出功率控制装置
CN204967994U (zh) 一种vga矩阵切换电路
CN203225079U (zh) 新型驱动电路
CN202854803U (zh) 一种mcu的i/o口扩展电路
CN216211002U (zh) 一种便于扩展的多通道高速数据采集装置
CN210899203U (zh) 一种poe供电管理电路
CN110286633A (zh) 一种利用74hc164芯片扩展多个io端口的控制电路
CN202914849U (zh) 一种电子膨胀阀控制电路
CN203151472U (zh) 一种可扫描出多个按键码的按键电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant