CN103838897B - 一种集成电路版图验证的层次化天线检查方法 - Google Patents
一种集成电路版图验证的层次化天线检查方法 Download PDFInfo
- Publication number
- CN103838897B CN103838897B CN201210488539.7A CN201210488539A CN103838897B CN 103838897 B CN103838897 B CN 103838897B CN 201210488539 A CN201210488539 A CN 201210488539A CN 103838897 B CN103838897 B CN 103838897B
- Authority
- CN
- China
- Prior art keywords
- node
- layer
- output
- integrated circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公布了一种集成电路版图验证的层次化天线检查方法，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查（DRC）和集成电路版图网表提取（NE）领域。本方法的基本步骤如下：首先采用图形选择提升和表达式值计算提升方法，以逆拓扑序依次处理各个层次单元得到节点输出结论。其次，利用层次结果调整方法以拓扑序处理各个层次单元，对已判断出的输出节点进行层次优化。最后，以逆拓扑序处理各个层次单元，根据已有节点输出结果及其层次输出图形。在集成电路版图验证中利用本方法，有利于更快速地计算带有层次关系的节点表达式值，提高天线检查操作效率。
Description
技术领域
本发明是一种集成电路版图验证的层次化天线检查方法，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查（DRC）和版图与集成电路版图网表提取（NE）领域。
背景技术
随着集成电路技术的发展，芯片的特征尺寸越来越小，单个芯片的集成度不断提高，结构和工艺日益复杂，版图数据库的规模成倍增加。芯片规模的扩大，使得在集成电路设计的各个阶段所需验证的设计规则也在不断增多。其中集成电路版图的设计规则检查（DRC）以及集成电路版图网表提取（NE）变得越来越重要，它们对于减少设计错误、降低设计成本和设计失败的风险具有重要作用。在超大规模集成电路的设计中，版图规模急剧膨胀，如何在版图中快速简洁地定位问题，成为集成电路设计面临的又一项挑战。
在版图验证中，天线检查是很广泛的一类规则检查, 这类检查的目的是找出相互连接的有足够大表面积的路径, 这些路径均可能在制造过程中积累过量的电荷，这些路径称为天线， 它们可能降低生产过程的成品率。而天线检查的实际实现则是针对节点的表达式计算，因此如何快速地计算版图中的节点相关表达式值是进入深亚微米时代，随着设计规模的增大，版图数据规模急速膨胀，必然带来的问题。同时由于版图数据规模的扩大，层次关系也被引进版图规则检查等一系列版图验证过程中，而层次关系的引入对版图节点的表达式计算也提出了更高的要求。本发明基于图形选择提升和表达式值计算提升方法，提出了一种节点表达式的层次计算方法，有利于更快速地计算带有层次关系的节点表达式，提高天线检查操作效率。
发明内容
本发明针对集成电路版图设计中所面临的节点表达式层次性计算的效率问题，结合图形选择提升和表达式值计算提升方法，提出了一种节点表达式的层次计算方法。本方法的基本思路如下：首先采用图形选择提升和表达式值计算提升方法，以逆拓扑序依次处理各个层次单元。其次，利用节点结果层次调整方法对已判断出的输出节点进行层次调整，最后以逆拓扑序输出输出层结果图形。在集成电路版图验证中利用本方法，有利于更快速地计算带有层次关系的节点表达式，提高天线检查操作效率。
主要技术方案包括以下三个方面：
首先，采用图形选择提升和表达式值计算提升方法，以逆拓扑序依次处理各个层次单元。步骤包括1，图形选择提升阶段，即接收下层单元的提升图形，确定能够留在当前层次单元以进行表达式计算而不需提升的输入层图形以及需要提升的输入层图形。对于当前层图形及自下层接收的图形，其传统判断提升的标准是以节点的层次关系判断的，即把图形提升到能够计算完整表达式值的层次再进行表达式计算，而本方法是以是否与上层有重叠区域判定。对于与上层有重叠区域的图形，依据表达式中输入层对应函数区分，若对应输入层表达式函数为面积，则将该图形与重叠区域重叠的部分进行提升，其他部分保留在本层处理，若为其它函数则直接提升整个图形；2.表达式值计算提升阶段，首先对不需提升的输入层图形进行本层节点表达式计算，其次对于下层计算出的节点表达式值需要在上层处理的，提升下层单元中已计算好并需要在本层或上层处理的节点表达式值，根据需要与本层表达式值合并。对于能够在本层计算完整表达式值的节点，收集并计算完整节点表达式值并根据表达式约束条件对能够在本层判定的节点进行是否满足输出条件的判定。对于不能在本层而是在上层才能计算完整表达式值的节点根据节点的引脚/端口对应关系将节点对应的表达式值提升至能够完整计算表达式值的层次再进行表达式值计算。
其次，利用结果层次调整方法对已判断出的输出节点进行层次优化。具体步骤为自顶向下的拓扑序对每个单元检查每个层次节点的引脚/端口关系,当本层所有具有相同引脚/端口对应关系的节点都满足条件判定为在本层输出时，该组节点将不需在本层输出，而是将输出层次转移为下层，即输出下层对应引脚/端口关系的节点。从而减少上层节点的输出个数，实现层次优化目的。若本层具有相同引脚/端口对应关系的节点之间具有不同的输出判定，则保持在本层输出满足输出条件的节点。
最后，以逆拓扑序依次处理各个层次单元，根据已有节点输出结果及其层次输出图形。第二步中得到了节点的输出判定及其输出层次。本步骤以此为依据，输出图层中相应图形。若输出图形的输出层次在当前处理层次的上层，则将该图形提升到对应层次。若输出图形输出层次在本层，则输出。这时所有提升的图形已保证都为即将在上层输出的结果图形，确保没有额外图形提升。
附图说明
图1方法总流程图；
图2目标版图及节点示意图，其中图2a是目标版图，图2b是目标版图顶层节点示意图；
图3单元A处理图形；
图4单元top合并后计算表达式图形；
图5最终输出结果及层次；
具体实施方式
本方法的处理流程如图1所示。下面结合实例介绍本方法的具体实施方式， 图2a所示为示例所作用版图，其中包含下层单元A（图2a（1））和顶层单元Top（图2a（2）），两单元所包含图形涉及两图层即图层1和图层2，图层1和图层2上已建立节点连接关系。建立连接关系后的节点构成为单元A中包含图2a（3）（4）（5）三节点，单元top中包含图2b（6）（7）（8）（9）四节点。图形位置关系信息如图所示。所有图层1图形均指定为面积为100单位，周长为40单位的正方形。本实例将节点表达式设定为“图层1图形面积（记为area（图层1））之和大于110单位的节点”，并输出图层1。
步骤1：执行逆拓扑序的单元遍历，对于单元A，若采用节点表达式计算层次作为图形提升标准，单元A中的提升结果为所有图形全提升。根据重叠区域选择提升，则单元A需提升图形如图3（31）所示。如图能够看出提升图形量明显小于采用节点表达式计算层次为提升标准的提升方法。单元A中需要计算表达式值的图形如图3（32）所示。该单元中表达式值，即对应节点中图层1图形的面积之和分别为：节点（3）=75单位，节点（4）=100单位，节点（5）=75单位。
对于单元Top，接收下层图形并合并后需计算表达式值的图形如图4所示。本层需将下层已计算好的下层表达式值根据节点引脚/端口关系与本层引脚节点合并。合并计算后节点表达式值, 即对应节点中图层1图形的面积之和分别为：节点（6）=275单位，节点（7）=275单位，节点（8）=175单位，节点（9）=100单位。由此值判断约束条件“图层1图形面积（记为area（图层1））之和大于110单位的节点”，待输出节点为：节点（6）（7）（8）。
步骤2：执行顺拓扑序的单元遍历，根据当前单元的节点输出判定和节点与下层节点的引脚/端口关系确定节点的输出层次。对于Top单元，节点（6）（7）的引脚/端口关系同时对应下层单元A的节点（3）（4），而Top单元节点（6）（7）均输出，即下层单元A的节点（3）（4）所对应的所有上层节点（本例中为Top单元节点（6）（7））均有相同的输出判定，因此将该节点的输出层次下移至单元A。同时保留Top层节点输出判定以输出Top层对应节点的图形。节点（8）（9）对应下层单元A节点（5），而由于上层节点（8）输出而节点（9）不输出，因此保持输出层次在Top层。
步骤3：执行逆拓扑序的单元遍历，根据步骤1,2所确定的输出节点及输出层次，对于输入层图层1的待输出图形进行层次输出。最终输出结果如图5所示，（51）为单元A的输出图形，（52）为单元Top的输出图形。
Claims (1)
1.一种集成电路版图验证的层次化天线检查方法，其技术特征在于：(1)首先采用图形选择提升和表达式值计算提升方法，以逆拓扑序依次处理各个层次单元，得出节点是否输出的结论，其步骤是：图形选择提升阶段，即接收下层单元的提升图形，确定进行表达式计算不提升的输入层图形以及需提升的输入层图形并提升；表达式值计算提升阶段，接收下层单元中已计算好并需要在本层或上层处理的节点表达式值，根据需要与本层表达式值合并，对于能够在本层处理的节点，收集并计算完整节点表达式值并根据表达式约束条件对能够在本层处理的节点进行是否满足输出条件的判定，而对于需要上层继续计算的节点，则提升其表达式值，(2)其次,利用节点结果层次调整方法，以拓扑序依次处理各个层次单元对已判断出的输出节点进行层次调整优化，以拓扑序对每个单元检查每个层次节点的引脚/端口关系,若本层所有具有相同引脚/端口对应关系的节点全部都判定为在本层输出时将该节点输出层次选择为下层；若本层具有相同引脚/端口对应关系的节点之间具有不同的输出判定，则保持在本层输出满足输出条件的节点，(3)最后以逆拓扑序依次处理各个层次单元，根据已有节点输出结果及其层次输出图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210488539.7A CN103838897B (zh) | 2012-11-26 | 2012-11-26 | 一种集成电路版图验证的层次化天线检查方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210488539.7A CN103838897B (zh) | 2012-11-26 | 2012-11-26 | 一种集成电路版图验证的层次化天线检查方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103838897A CN103838897A (zh) | 2014-06-04 |
| CN103838897B true CN103838897B (zh) | 2017-08-29 |
Family
ID=50802391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210488539.7A Active CN103838897B (zh) | 2012-11-26 | 2012-11-26 | 一种集成电路版图验证的层次化天线检查方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103838897B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105426556B (zh) * | 2014-09-19 | 2020-07-31 | 北京华大九天软件有限公司 | 版图设计规则文件中图层关系的可视化分析方法 |
| CN109885853A (zh) * | 2018-11-22 | 2019-06-14 | 北京华大九天软件有限公司 | 一种层次drc验证结果的全实例反标方法 |
| CN111400993B (zh) * | 2018-12-17 | 2023-05-05 | 上海新微技术研发中心有限公司 | 版图设计规则验证图形生成方法、装置、设备和图形库 |
| CN112257382B (zh) * | 2020-10-29 | 2023-07-21 | 海光信息技术股份有限公司 | 用于芯片设计的物理验证方法、系统、设备以及存储介质 |
| CN112507641B (zh) * | 2020-12-17 | 2022-07-05 | 中科芯云微电子科技有限公司 | 一种集成电路交替式验证方法及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062054A (en) * | 1988-03-10 | 1991-10-29 | Matsushita Electric Industrial Co., Ltd. | Layout pattern generation and geometric processing system for LSI circuits |
| US5987240A (en) * | 1996-10-29 | 1999-11-16 | International Business Machines Corporation | Design rules checker for an integrated circuit design |
| CN101751494A (zh) * | 2008-12-04 | 2010-06-23 | 北京华大九天软件有限公司 | 一种基于倒序树扫描线算法的边投影优化方法 |
| CN102402630A (zh) * | 2010-09-10 | 2012-04-04 | 北京华大九天软件有限公司 | 一种层次版图验证中单元间图形连接关系的识别方法 |
-
2012
- 2012-11-26 CN CN201210488539.7A patent/CN103838897B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062054A (en) * | 1988-03-10 | 1991-10-29 | Matsushita Electric Industrial Co., Ltd. | Layout pattern generation and geometric processing system for LSI circuits |
| US5987240A (en) * | 1996-10-29 | 1999-11-16 | International Business Machines Corporation | Design rules checker for an integrated circuit design |
| CN101751494A (zh) * | 2008-12-04 | 2010-06-23 | 北京华大九天软件有限公司 | 一种基于倒序树扫描线算法的边投影优化方法 |
| CN102402630A (zh) * | 2010-09-10 | 2012-04-04 | 北京华大九天软件有限公司 | 一种层次版图验证中单元间图形连接关系的识别方法 |
Non-Patent Citations (3)
| Title |
|---|
| 基于ILT的版图自动层次构造算法;李宁等;《微电子学与计算机》;20040930;第21卷(第9期);第149-154页 * |
| 层次版图连接关系提取;吴松涛等;《中国集成电路》;20070531(第5期);第52-55页 * |
| 版图验证的应用及发展;侯劲松等;《计算机世界》;20051024;第1-5页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103838897A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103838897B (zh) | 一种集成电路版图验证的层次化天线检查方法 | |
| CN103455654B (zh) | 基于机器学习的数据路径提取 | |
| Hsu et al. | TSV-aware analytical placement for 3-D IC designs based on a novel weighted-average wirelength model | |
| US8312404B2 (en) | Multi-segments modeling bond wire interconnects with 2D simulations in high speed, high density wire bond packages | |
| US8887117B1 (en) | Register clustering for clock network topology generation | |
| KR101602505B1 (ko) | 정체 감소를 위한 전력 네트워크 스택 비아 감소 방법 | |
| Cong et al. | A multilevel analytical placement for 3D ICs | |
| US20140149958A1 (en) | 3d floorplanning using 2d and 3d blocks | |
| US20120025273A1 (en) | Electromigration resistant standard cell device | |
| US11853675B2 (en) | Method for optimizing floor plan for an integrated circuit | |
| US6305004B1 (en) | Method for improving wiring related yield and capacitance properties of integrated circuits by maze-routing | |
| US20140189623A1 (en) | Parasitic component library and method for efficient circuit design and simulation using the same | |
| US8627247B1 (en) | Systems and methods for fixing pin mismatch in layout migration | |
| CN106326535B (zh) | 一种提升高性能集成电路产出的速度分级优化结构及方法 | |
| CN104079480A (zh) | 一种三维集成电路片上网络的路由方法及其系统 | |
| TW202219807A (zh) | 用於電容值提取的系統、方法及儲存媒體 | |
| US9483598B2 (en) | Intellectual property block design with folded blocks and duplicated pins for 3D integrated circuits | |
| Rotaru et al. | Design and development of high density fan-out wafer level package (HD-FOWLP) for deep neural network (DNN) chiplet accelerators using advanced interface bus (AIB) | |
| TWI537760B (zh) | 積體電路設計與製造方法 | |
| US8978003B1 (en) | Method of making semiconductor device and a control system for performing the same | |
| CN103218466B (zh) | 集成电路设计与制造方法 | |
| CN111221752B (zh) | 一种soc中模块接口时序的优化方法 | |
| US8782582B1 (en) | Efficient method to analyze RTL structures that cause physical implementation issues based on rule checking and overlap analysis | |
| Zhu et al. | Floorplanning for 3D-IC with Through-Silicon via co-design using simulated annealing | |
| Jagtap et al. | A methodology for early exploration of TSV placement topologies in 3D stacked ICs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer Patentee after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block two layer Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |