CN103838687B - 贮存设备、包括其的计算系统及其数据传送方法 - Google Patents

贮存设备、包括其的计算系统及其数据传送方法 Download PDF

Info

Publication number
CN103838687B
CN103838687B CN201310608184.5A CN201310608184A CN103838687B CN 103838687 B CN103838687 B CN 103838687B CN 201310608184 A CN201310608184 A CN 201310608184A CN 103838687 B CN103838687 B CN 103838687B
Authority
CN
China
Prior art keywords
interface
data
bunkerage
fis
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310608184.5A
Other languages
English (en)
Other versions
CN103838687A (zh
Inventor
沈昊俊
金恩赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103838687A publication Critical patent/CN103838687A/zh
Application granted granted Critical
Publication of CN103838687B publication Critical patent/CN103838687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Abstract

提供了包括经由第一接口与外部的主机通信并经由第二接口内部地通信的主机总线适配器的贮存设备的数据传送方法。该数据传送方法可以包括：向主机总线适配器发布写命令和读命令；响应于读命令使用第一接口执行读直接存储器存取操作，并且同时响应于读命令使用第二接口执行写直接存储器存取操作；以及响应于发布的写命令和发布的读命令，生成根据第二接口的帧信息结构（FIS）序列。第一接口可以执行全双工数据传送，而第二接口可以执行半双工数据传送。

Description

贮存设备、包括其的计算系统及其数据传送方法
相关申请的交叉引用
要求于2012年11月26日在韩国知识产权局提交的韩国专利申请第10-2012-0134589号的优先权，通过引用将其全部内容合并于此。
技术领域
本发明构思的示例实施例涉及贮存设备、包括其的计算系统及其数据传送方法。
背景技术
近年来，固态驱动器（SSD）可能已被用作计算系统的贮存设备。SSD可以采用非易失性存储器（例如，闪存）来存储数据。与典型的硬盘驱动器相比，SSD可能在耐久性、尺寸、功率等方面有优势。根据与主机的通信方法，可以将SSD划分成外围组件互连（PCI）SSD和串行高级技术附件（SATA）SSD。
发明内容
本发明构思的一些示例实施例涉及贮存设备的数据传送方法。
根据示例实施例，提供了包括主机总线适配器来经由第一接口与外部的主机通信并经由第二接口内部地通信的贮存设备的数据传送方法。该数据传送方法可以包括：向主机总线适配器发布写命令和读命令；响应于读命令使用第一接口执行读直接存储器存取操作，并且同时响应于读命令使用第二接口执行写直接存储器存取操作；以及响应于发布的写命令和发布的读命令，生成根据第二接口的帧信息结构（FIS）序列。第一接口可以执行全双工数据传送，并且第二接口可以执行半双工数据传送。
根据本发明构思的另一示例实施例，提供了一种计算系统的数据传送方法，其中，所述计算系统包括CPU、主存储器、以及包括主机总线适配器来经由第一接口与CPU通信并经由第二接口内部地通信的贮存设备。该数据传送方法可以包括：从CPU向主存储器传送与输入/输出请求对应的命令队列；向主机缓冲器适配器传送指示从CPU向主存储器做出输入/输出请求的信息；通过响应于在贮存设备处的信息向主存储器发送与输入/输出请求对应的帧信息结构（FIS），来取出（fetch）输入/输出请求；在贮存设备处，根据第一接口执行与输入/输出请求对应的、在主存储器和贮存设备之间的数据传送；在数据传送之后根据第二接口生成FIS序列；在贮存设备处生成中断；以及在CPU处基于中断来完成输入/输出请求。
根据本发明构思的另一示例实施例，提供了贮存设备。贮存设备可以包括：第一接口电路，被配置为根据第一接口发送和接收数据；主机总线适配器，其被配置为根据第一接口与第一接口电路通信；第二接口仿真器，其被配置为根据第二接口与主机总线适配器通信；直接存储器存取电路，其被配置为与外部主机存储器执行数据传送；至少一个非易失性存储器设备，其被配置为用于存储数据；以及存储控制器，其被配置为根据从第二接口仿真器输出的输入/输出请求来控制至少一个非易失性存储器设备。直接存储器存取电路可以被配置为在数据传送时从第一接口执行全双工数据传送，并且在数据传送之后生成根据第二接口的帧信息结构（FIS）序列。
根据本发明构思的另一示例实施例，提供了计算系统。该计算系统可以包括：主机总线；主机处理器，其经由第一接口与主机总线连接；RAID控制器，经由第一接口与主机总线连接，并且被配置为执行RAID功能；以及多个贮存设备，其经由第一接口与RAID控制器连接。多个贮存设备的至少一个可以包括：第一接口电路，其被配置为根据第一接口与外部设备通信；主机总线适配器，其被配置为根据第一接口与第一接口电路通信；第二接口仿真器，其被配置为根据第二接口与主机总线适配器通信；直接存储器存取电路，其被配置为与外部主机存储器执行数据传送；至少一个非易失性存储器设备，其被配置为用于存储数据；以及存储控制器，其被配置为根据从第二接口仿真器输出的输入/输出请求来控制至少一个非易失性存储器设备。直接存储器存取电路可以被配置为在数据传送时从第一接口执行全双工数据传送。在数据传送之后可以生成根据第二接口的帧信息结构（FIS）序列。
根据另一示例实施例，提供了计算机系统。计算机系统可以包括处理器、主存储器和贮存设备。主存储器可以被配置为从处理器接收输入/输出请求。该贮存设备可以被配置为从处理器接收指示已经做出输入/输出请求的门铃（doorbell）信息；通过响应于接收门铃信息而向主存储器发送帧信息结构（FIS）相关信息，从而从主存储器取出输入/输出请求；使用与输入/输出请求对应的FIS相关信息来自动更新非易失性存储器设备；根据输入/输出请求执行数据传送操作，当数据传送操作完成时，在主存储器和贮存设备之间执行的数据传送操作向处理器发送中断；以及从处理器接收指示输入/输出请求完成的信息，指示输入/输出请求完成的信息基于中断。
附图说明
从以下参考附图的描述中，以上和其他对象和特征将变得明显，其中在整个附图中，除非另外指定，否则相似的参考标号指代相似的部分，在附图中：
图1是示意性地图解根据本发明构思的示例实施例的计算系统的框图；
图2是示意性地图解根据本发明构思的示例实施例的、在主机和贮存设备之间的数据流的示图；
图3是示意性地图解图2的全双工传送的流程图；
图4是示意性地图解根据本发明构思的示例实施例的数据传送方法的流程图；
图5是示意性地图解根据本发明构思的另一示例实施例的计算系统的框图；
图6是示意性地图解根据本发明构思的又另一示例实施例的计算系统的框图；
图7是示意性地图解根据本发明构思的又另一示例实施例的计算系统的框图；
图8是示意性地图解根据本发明构思的还有又另一示例实施例的计算系统的框图；
图9是示意性地图解根据本发明构思的又另一示例实施例的计算系统的框图；
图10是示意性地图解根据本发明构思的又另一示例实施例的计算系统的示图；
图11是示意性地图解向或从图10的AHCI引擎输入或输出的数据分组的PCI报头的示图；
图12是示意性地图解存储在图10的AHCI引擎的主机控制信息的示图；
图13是示意性地图解存储在图10的AHCI引擎的端口信息的示图；
图14A至14H是示意性图解关于在图10的AHCI引擎和SATA仿真器之间传送的FIS的规范的示图；
图15是示意性地图解在图10的主存储器中的主机缓冲器的结构的示图；
图16是示意性地图解图15的命令列表结构的示图；
图17是示意性地图解图16的命令表的示图；
图18是示意性地图解图15的输入的接收FIS结构的示图；以及
图19是示意性地图解根据示例实施例的、图10的计算系统执行读命令的过程的示图。
具体实施方式
将参照附图详细描述实施例。然而，可以以各种不同的形式来实现本发明构思，而不应该认为本发明构思仅限于说明的实施例。而是，作为示例提供这些实施例，使得此公开将是彻底和完整的，并将向本领域技术人员全面地传达本发明构思的概念。因此，相对于本发明构思的示例实施例，不描述已知的过程、元件、和技术。除非另作说明，否则在整个附图和所写的描述中，相似的参考标号表示相似的元件，从而将不重复描述。在附图中，为了清楚可以夸大层和区域的尺寸和相对尺寸。
应该理解，虽然这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或截面，但是这些元件、组件、区域、层和/或截面不应该被这些术语限制。这些术语仅用于将一个元件、组件、区域，层或截面与另一区域、层或截面进行区分。因此，在不脱离本发明构思的教导的情况下，下面论述的第一元件、组件、区域、层或截面也可以被称为第二元件、组件、区域、层或截面。
此处使用的术语仅为描述特定实施例的目的，并不旨在限制本发明构思。如此处使用的，除非上下文清楚地指示相反情况，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还应该理解，当在此说明书中使用术语“包括了”和/或“包括”时，指定了所述特征、整数、步骤、操作、元件和/或组件的存在，但是没有排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合的存在或添加。如此处使用的，术语“和/或”包括一个或多个关联的所列项的任意和全部组合。此外，术语“示范性”旨在指代示例或说明。
应该理解，当一个元件或层被称作是“在另一元件或层之上”、“连接至”、“耦接至”或“邻接”另一元件或层时，它可以直接在其他元件或层之上、连接、耦接或邻接至其他元件或层，或者可以存在中间元件或层。相反地，当一个元件被称作是“直接在另一元件或层之上”、“直接连接至”、“直接耦接至”或“直接邻接至”另一元件或层时，没有中间元件或层存在。
除非另外定义，否则这里使用的全部术语（包括技术和科学术语）具有与本发明构思所属的领域的普通技术人员所通常理解的一样的意思。还应该理解，除非此处清楚地作此定义，否则诸如那些在通用词典中定义的术语应该被解释为具有与它们在相关领域和/或本说明书的上下文中的意思一致的意思，而将不被解释为理想化的或过于正式的意义。
图1是示意性地图解根据本发明构思的实施例的计算系统1000的框图。参照图1，计算系统1000可以包括主机总线1001、至少一个主机处理器1100、至少一个主机存储器1200、和贮存设备1300。下面，组件1001、1100和1200可以被称为主机。
主机总线1001可以根据计算系统1000的组件（例如，处理器1100和贮存设备1300）之间的第一接口来传送数据。在此，第一接口可以是全双工接口（或，双向数据传送接口）。即，第一接口可以提供独立使用的发送信道TX和接收信道RX。例如，第一接口可以是光纤信道（FC）接口、通用串行总线（USB）3.0接口、USB2.0接口、串行附加SCSI（SAS）、外设组件互连直快（PCIe）接口、串行外围接口（SPI）、雷电（thunderbolt）接口、闪电（lightning bolt）接口或其他类似的接口。
主机处理器1100可以控制计算系统1000的整体操作。主机处理器1100可以包括第一接口电路1110。第一接口电路1110可以根据第一接口与主机总线1001连接。主机处理器1100可以包括被配置为控制主机存储器1200的存储控制器（未示出）。
主机存储器1200可以与主机处理器1100连接，并且可以存储根据主机处理器1100的控制的操作期间所需的数据。可以使用诸如DRAM的易失性贮存设备或诸如PRAM的非易失性贮存设备来实现主机存储器1200。
贮存设备1300可以根据第一接口与主机总线1001连接，并且可以存储数据。贮存设备1300可以根据第一接口与主机外部地通信，并且根据第二接口内部地执行数据传送操作。不同于第一接口，第二接口可以是半双工接口（或，单向数据传送接口）。例如，第二接口可以是ATA接口、SATA接口或其他类似的接口。
贮存设备1300可以包括第一接口电路1310（被称为外部接口电路），主机总线适配器1320、第二接口仿真器1330（被称为内部接口电路）、DMA电路1340、至少一个非易失性存储器设备1350、和存储控制器1360。
第一接口电路1310可以与主机总线1001连接，并且可以根据第一接口与外部设备通信。
主机总线适配器1320可以根据第一接口与第一接口电路1310通信。可以软件和/或硬件实现主机总线适配器1320，使得贮存设备1300识别从主机处理器1100输出的至少一个命令。在示例实施例中，主机总线适配器1320可以是高级主机控制器接口（AHCI）。
第二接口仿真器1330可以根据第二接口与主机总线适配器1320通信。根据各个实施例，主机总线适配器1320可以根据本地（native）命令排队方案来接收写命令和/或读命令。可以实现第二接口仿真器1330来提供用于贮存设备1300的第二接口仿真。例如，第二接口仿真器1330可以使用第二接口的帧信息结构（FIS）来与主机总线适配器1320通信。FIS可以是根据第二接口规范而格式化或者配置的数据分组。第二接口仿真器1330可以处理到/来自存储控制器1360的FIS事务或经由主机总线适配器1320的主机的FIS。
DMA电路1340可以被配置为根据从主机处理器1100输入的本地命令排队（NCQ）命令（例如，写命令或读命令）来控制第一接口电路1310，使得贮存设备1300从/向主机存储器1200读/写数据。DMA电路1340可以具有被配置为使用主机总线1001的发送信道TX和接收信道RX来执行全双工数据传送操作的发送和接收DMA电路（未示出）。
至少一个非易失性存储器设备1350可以是用于存储数据的设备，并且可以是快闪存储器（例如，NAND快闪存储器）、相变RAM（PRAM）、磁性RAM（MRAM）、阻抗RAM（RRAM）、铁电RAM（FRAM）、垂直NAND（VNAND）和其他类似存储器设备中的至少一个。
存储控制器1360可以根据从第二接口仿真器1330传送的FIS事务来控制至少一个非易失性存储器设备1350。
通常，支持第二接口（例如，半双工数据传送接口）的贮存设备可能不执行全双工数据传送操作。另一方面，根据本发明构思的实施例的计算系统1000可以包括支持第一接口（例如，全双工数据传送接口）的主机总线适配器1320，以及使贮存设备1300能够使用第二接口的FIS来与主机总线适配器通信的第二接口仿真器1330，使得根据第二接口而内部地传送数据，并且根据第一接口外部地执行全双工数据传送操作。即，使用本发明构思的计算系统1000，满足第二接口的条件时数据传送速度可以翻倍。
此外，本发明构思的计算系统1000可以包括具有支持第一接口的主机总线适配器1320的贮存设备1300，因此不需要研发用于贮存设备1300的主机驱动器。根据各个实施例，本发明构思的主机处理器1100可以使用传统的主机驱动器来驱动本发明构思的贮存设备1300。
图2是示意性地图解根据本发明构思的实施例的、主机和贮存设备之间的数据流的示图。下面，将参照图1和2来描述主机和贮存设备之间的数据流。
主机处理器1100可以检查贮存设备1300是否可以执行NCQ命令（例如，写命令或读命令）。因此，主机处理器1100可以被配置为读取主机总线适配器1320的寄存器，来检查在先的命令是否完成（S11）。如果检查结果指示完成了在先的命令，则主机处理器1100可以向主机存储器1200发布命令CMD（S12）。主机处理器1100可以向主机总线适配器1320提供命令FIS，通知向主机存储器1200发布了命令CMD（S13）。第二接口仿真器1330可以通过在主机存储器1200处存储与命令FIS关联的信息（例如，命令类型、地址、数据等）来取出命令。从而，主机存储器1200可以设置区域以用于与贮存设备1300的数据传送。
之后，在满足第二接口规范的情况下，通过读或写命令CMD可以在主机存储器1200和贮存设备1300之间执行数据传送。根据各个实施例，数据传送可以是全双工数据传送。在这样的实施例中，可以根据同时接收的读和写命令来执行全双工数据传送，或者可以在混合读和写命令的状态下执行全双工数据传送（S15）。如果数据传送完成，则主机总线适配器1320可以向主机存储器1200发送中断（S16）。主机处理器1100可以向主机存储器1200传送命令完成信息，以通知与命令CMD对应的操作完成（S17）。
根据本发明构思的计算系统1000可以根据NCQ命令CMD来执行全双工数据传送。
图3是示意性地图解图2的全双工传送的流程图。
参照图3，在DMA电路1340中的发送DMA电路可以被配置为根据写命令使用主机总线1001的发送信道TX来从主机存储器1200接收写数据。接收DMA电路可以被配置为根据读命令使用主机总线1001的接收信道RX向主机存储器1200发送读数据（S21）。即，可以并行执行写数据的传送和读数据的传送。
如果经由主机总线1001的发送信道TX的写数据的传送完成，则可以向主机存储器1200传送根据第二接口规范的写数据FIS（DMA设置FIS、无数据FIS、和设置设备位（SBD）FIS）（S22、S23和S24）。在此，DMA设置FIS可以包括指示DMA电路1340可以被配置用于数据传输的信息。无数据FIS可以包括指示数据不存在的信息。SDB FIS可以包括指示数据发送是否完成或发送状态是否成功的信息。根据各个实施例，可以从主机存储器1200生成并向贮存设备1300发送无数据FIS。虽然未示出，但是为了满足第二接口传送规范，数据FIS可以包括从第二接口仿真器1330生成的报头，并且主机总线适配器1320可以使用针对第二接口仿真而生成的数据FIS。
如果经由主机总线1001的接收信道RX的读数据的传送完成，则可以向主机存储器1200发送根据第二接口规范的读数据FIS（例如，DMA设置FIS、无数据FIS、和SBD FIS）（S25、S26和S27）。根据各个实施例，DMA设置FIS包括指示是否使用DMA电路1340来用于数据接收的信息，无数据FIS可以包括指示数据不存在的信息，并且SDB FIS可以包括指示数据接收是否完成或接收状态是否是成功的信息。
在示例实施例中，在传送写数据和读数据之一之后，可以顺序地生成写数据FIS和读数据FIS。
在示例实施例中，写数据FIS和读数据FIS的每个可以用来顺序地生成DMA设置FIS、无数据FIS、和SDB FIS。
使用本发明构思的全双工数据传送方法，在传送根据第一接口规范的写数据和读数据之后，可以实质（virtually）生成并发送根据第二接口规范的数据FIS（写FIS和读FIS）。
图4是示意性地图解根据本发明构思的实施例的数据传送方法的流程图。下面，将参照图1至4来描述根据本发明构思的实施例的数据传送方法。
主机处理器1100可以被配置为向贮存设备1300发布NCQ命令（读/写）（S110）。根据各个实施例，NCQ命令可以同时或顺序地发布写命令和读命令。根据NCQ命令可以使用第一接口在主机存储器1200和贮存设备1300之间并行地执行写DMA操作和读DMA操作（S120）。在写DMA操作和读DMA操作完成之后，可以从贮存设备1300向主机存储器1200传送满足第二接口的数据FIS序列（例如，DMA设置FIS->无数据FIS->SDb FIS）（S130）。
使用本发明构思的数据传送方法，在可以根据第一接口规范执行DMA操作之后，可以根据第二接口规范发送数据FIS。
参照图1至4描述的计算系统1000可以包括贮存设备1300，该贮存设备1300根据第一接口规范与主机总线1001外部连接，并且根据第二接口规范内部地操作。计算系统1000可以进一步包括根据第一接口规范与主机总线1001连接的贮存设备。
图5是示意性地图解根据本发明构思的另一实施例的计算系统的框图。参照图5，计算系统2000可以包括主机总线2001、至少一个主机处理器2100、至少一个主机存储器2200、第一贮存设备2300、和第二存储器设备2400。根据各个实施例，主机总线2001、主机处理器2100、和主机存储器2200可以分别与主机总线1001、主机处理器1100、和主机存储器1200相同或相似。此外，根据各个实施例，第一贮存设备2300、第一接口电路2310、主机总线适配器2320、第二接口仿真器2330、DMA电路2340、至少一个非易失性存储器设备2350、和存储控制器2360可以分别与贮存设备1300、第一接口电路1310、主机总线适配器1320、第二接口仿真器1330、DMA电路1340、至少一个非易失性存储器设备1350、和存储控制器1360相同或相似。
第二贮存设备2400可以根据第一接口与主机总线2001连接。第二贮存设备2400可以包括第一接口电路2410、至少一个非易失性存储器设备2450、和存储控制器2460。可以将第一接口电路2410实现为根据第一接口规范与主机通信。存储控制器2460可以根据第一接口规范传送命令和数据，并且可以根据主机请求控制非易失性存储器设备2450。
第二贮存设备2400也可以被称为第一接口贮存设备。根据各个实施例，贮存设备2300可以被称为伪第一接口贮存设备。
根据本发明构思的示例实施例的计算系统可以进一步包括独立磁盘冗余阵列（RAID）功能。根据各个实施例，RAID功能可以允许多个贮存设备作为逻辑设备而以类似的方式工作，并且可以使用RAID功能来随机地扩展单独的贮存设备的容量或保证存储在贮存设备的数据的稳定性。
图6是示意性地图解根据本发明构思的又另一实施例的计算系统的框图。参照图6，计算系统3000可以包括主机总线3001、至少一个主机处理器3100、至少一个主机存储器3200、RAID控制器3300、第一贮存设备3400、和第二存储器设备3500。根据各个实施例，主机总线3001、主机处理器3100、和主机存储器3200可以分别与主机总线1001、主机处理器1100、和主机存储器1200相同或相似。
RAID控制器3300可以根据第一接口与主机总线3001连接，并且可以被配置为控制第一和第二贮存设备3400和3500以提供RAID功能。根据各个实施例，RAID功能可以包括数据镜像（mirroring）技术，使得数据存储在第一贮存设备3400，并且同时同样的数据存储在第二贮存设备3500处。RAID控制器3300可以根据第一接口与第一和第二贮存设备3400和3500连接。第一和第二贮存设备3400和3500的每个可以与贮存设备1300相同或相似。在这样的实施例中，第一和第二贮存设备3400和3500的每个可以是伪第一接口贮存设备。
根据本发明构思的实施例的计算系统3000可以使用伪第一接口贮存设备3400和3500来执行RAID功能。
图6图解了在其中计算系统3000包括两个贮存设备3400和3500的示例。然而，本发明构思不限于此。例如，根据各个实施例，可以将计算系统3000实现为使用三个或更多伪第一接口贮存设备来执行RAID功能。
此外，在计算系统3000中的贮存设备可以是伪第一接口贮存设备。然而，本发明构思不限于此。例如，根据各个实施例，本发明构思的计算系统可以包括至少一个HDD。
图7是示意性地图解根据本发明构思的又另一实施例的计算系统的框图。参照图7，计算系统4000可以包括主机总线4001、至少一个主机处理器4100、至少一个主机存储器4200、RAID控制器4300、贮存设备4400、和HDD4500。根据各个实施例，主机总线4001、主机处理器4100、和主机存储器4200可以分别与主机总线1001、主机处理器1100、和主机存储器1200相同或相似。
RAID控制器4300可以根据第一接口与主机总线4001连接，并且可以被配置为控制贮存设备4400和HDD4500来提供RAID功能。RAID控制器4300可以响应于主机的写请求而同时在贮存设备4400和HDD4500处存储写数据。
根据本发明构思的示例实施例的计算系统400可以使用伪第一接口贮存设备4400和HDD4500以混合方式执行RAID功能。
在根据本发明构思的计算系统400中，第一接口可以是PCIe接口并且第二接口可以是SATA接口。
图8是示意性地图解根据本发明构思的又另一实施例的计算系统的框图。参照图8，计算系统5000可以包括主机芯片组5100和SSDe贮存设备5300。主机芯片组5100和SSDe贮存设备5300可以经由PCIe接口互连。
主机芯片组5100可以包括AHCI控制器5100、PCIe环路端口5120、和PCIe通道5130。SSDe贮存设备5300可以包括SSD控制器5301。SSD控制器5301可以包括PCIe物理层5310、PCIe链路层5320、PCIe传输层5330、和AHCI控制器5340。
PCIe物理层5310可以经由PCIe通道5130与主机芯片组5100的PCIe环路端口5120连接。PCIe物理层5310可以被配置为将从主机芯片组5100输入的模拟信号转换为数字数据。PCIe物理层5310可以被配置为将要发送到主机芯片组5100的数字数据转换为模拟信号。
PCIe链路层5320可以被配置为在PCIe物理层5310的数字数据上执行PCIe标准编码/解码。
PCIe传输层5330可以管理用于在主机芯片组5100和应用层之间传送编码/解码的数据或数据分组的FIS。AHCI控制器5340可以被配置为将PCIe规范的数据分组转换为SATAe规范的数据分组。
AHCI控制器5340可以使SSDe贮存设备5300能够被识别为经由PCIe链路与主机连接的PCIe贮存设备。
计算系统5000可以被配置为经由PCIe通道在主机芯片组5100和SSDe贮存设备5300之间发送和接收具有PCIe链路层格式的数据分组。
根据本发明构思的计算系统可以被配置为包括伪第一接口贮存设备和第二接口贮存设备这两者。
图9是示意性地图解根据本发明构思的又另一实施例的计算系统的框图。参照图9，计算系统6000可以包括CPU6100、DRAM6200、内部信道控制器6300、AHCI贮存设备6400、和SATA贮存设备6500。CPU6100和DRAM6200可以分别与图1中的主机处理器100和主机存储器1200相同或相似。
内部信道控制器6300可以根据PCIe接口连接，并且包括PCIe根联合体(complex)6310、AHCI控制器6320、和SATA控制器6330。
AHCI贮存设备6400可以经由PCIe接口与内部信道控制器6300连接，并且可以包括AHCI控制器6410来将PCIe规范的数据分组转换为SATA规范的数据分组。AHCI贮存设备6400可以被外部地识别为PCIe贮存设备，或者内部地识别为SATA贮存设备。AHCI贮存设备6400可以与图1中的贮存设备1300相同或相似。
SATA贮存设备6500可以经由SATA接口与内部信道控制器6300连接，并且可以包括SATA控制器6510来处理SATA规范的数据分组。SATA贮存设备6500可以被配置为根据内部信道控制器6300的SATA控制器6330的控制来发送和接收SATA数据分组。根据各个实施例，可以根据内部信道控制器6300的AHCI控制器6320的控制信号将接收和发送的SATA数据分组转换为PCIe数据分组，并且可以经由PCIe接口向和从CPU6100发送和接收PCIe数据分组。
计算系统6000可以包括SATA贮存设备6500和经由PCIe接口而与内部信道控制器6300连接的伪PCIe贮存设备6400。
图10是示意性地图解根据本发明构思的又另一实施例的计算系统的框图。参照图10，计算系统7000可以包括CPU7100、主存储器7200、和SATAe贮存设备7300。
SATAe贮存设备7300可以包括非易失性存储器设备7350和被配置为控制非易失性存储器设备7350的SATA控制器7360。
SATA控制器7360可以包括PCIe接口电路7361、SATAe引擎7362、片上静态随机存取存储器（SRAM）7363、和动态随机存取存储器（DRAM）缓冲器7364。SATAe引擎7362可以包括AHCI引擎7320、SATA仿真器7330、和DMA电路7340。PCIe接口电路7361可以包括地址转换单元ATU以及第一和第二输出区域OB1和OB2。DMA电路7340可以包括用于数据发送的发送DMA电路7341和用于数据接收的接收DMA电路7342。
可以如下做出输入/输出请求IO RQ。
如果输入/输出请求IO RQ可用，则CPU7100可以向主存储器7200发送输入/输出请求IO RQ（①）。与输入/输出请求IO RQ对应的命令队列可以包括命令报头/命令FIS、物理区域描述符表PRDT、主机缓冲器、和/或其他类似的信息。根据各个实施例，物理区域描述符表PRDT可以是用于存储指引存储区域的结构的表格，其中，在所述存储区域中存储了要传送到主机的数据或从主机传送的数据。物理区域描述符表PRDT可以包括对应的存储区域的大小和地址。
CPU7100可以向SATAe贮存设备7300提供指示做出了输入/输出请求IO RQ的门铃信息（②）。SATAe贮存设备7300的AHCI引擎7320可以包括存储门铃信息的主机存储器（例如，PxCI）。SATAe贮存设备7300可以通过响应于输入/输出请求IO RQ向主存储器7200发送FIS相关信息来取得输入/输出请求IO RQ（③）。此外，可以自动更新与输入/输出请求IO RQ对应的FIS（④）。可以经由发送DMA电路7341和接收DMA电路7342，在主存储器7200和SATAe贮存设备7300之间执行根据输入/输出请求IO RQ的数据传送。当数据传送操作完成时，SATAe贮存设备7300可以向CPU7100发送中断（⑤）。基于中断，CPU7100可以向SATAe贮存设备7300提供指示输入/输出请求IO RQ完成的信息（⑥）。
计算系统7000可以根据输入/输出请求IO RQ，在主存储器7200和SATAe贮存设备7300之间执行全双工数据传送操作。
图11是示意性地图解向或从图10的AHCI引擎7320输入或输出的数据分组的PCI报头的示图。参照图11，ABAR可以是AHCI基本地址。主机控制寄存器的开始地址可以具有与ABAR加“0x0000”对应的值，并且端口寄存器的开始地址可以具有与ABAR减“0x0000”对应的值。
图12是示意性地图解存储在图10的AHCI引擎7320处的主机控制信息的示图。参照图12，与范围从“00h”到“03h”的地址对应的主机寄存器可以存储关于主机容量的信息，并且与范围从“0Ch”到“0Fh”的地址对应的主机控制寄存器可以存储关于所实现的端口的信息。
图13是示意性地图解存储在图10的AHCI引擎7320的端口信息的示图。参照图13，与范围从“00h”到“03h”的地址对应的端口寄存器可以存储关于命令列表基本地址的端口信息，与范围从“28h”到“2Bh”的地址对应的端口寄存器可以存储关于SATA状态的端口信息，并且与范围从“38h”到“3Bh”的地址对应的端口寄存器可以存储关于命令发布的端口信息。
图14A至14H是示意性地图解关于在图10的AHCI引擎7320和SATA仿真器7330之间传送的FIS的规范的示图。参照图14A至14H，FIS规范可以满足SATA3.0规范。图14A示出FIS类型，图14B示出H2D FIS布局，图14C示出D2H FIS布局，图14D示出PIO设置FIS布局，图14E示出DMA设置FIS布局，图14F示出DMA激活FIS布局，图14G示出数据FIS布局，并且图14H示出SDB FIS布局。
图15是示意性地图解在图10的主存储器7200中的主机缓冲器的结构的示图。参照图15，端口寄存器PxCLB可以存储具有用于区别命令表CT的多个命令的命令列表结构（例如，命令队列），并且端口寄存器PxFB可以存储输入FIS结构。可以经由端口寄存器PxCLB来辨别命令列表结构上的、主存储器7200中的主机缓冲器的基本地址。可以经由端口寄存器PxFB来辨别关于FIS结构的、主存储器7200中的主机缓冲器的基本地址。
图16是示意性地图解图15的命令列表结构的示图。参照图16，每个命令报头可以存储命令表基本地址DW2和命令表基本地址的前32位DW3。
图17是示意性地图解图16的命令表的示图。参照图17，命令表可以包括具有多项——项0至项CHz[PRDTL]-1的物理区域描述符表PRDT。根据各个实施例，项0至项CHz[PRDTL]-1的每个可以包括数据基本地址DBA。数据基本地址DBA可以存储在主存储器7200的主机缓冲器处，并且物理区域描述符表PRDT可以用于预取。
图18是示意性地图解图15的输入的接收FIS结构的示图。参照图18，FIS可以包括DMA设置FIS区域、PIO设置FIS区域、D2H寄存器FIS区域、未知的FIS区域、和保留区域。
图19是示意性地图解在其中图10的计算系统执行读命令的过程的示图。参照图19，AHCI引擎7320的寄存器PxCI可以接收NCQ命令，并且AHCI引擎7320可以通过与SATAe仿真器7330交互根据NCQ命令的FIS信息，并且向主存储器7200发送相关的FIS信息（CH、H2D、FIS、PRD表等）来取出命令。之后，SATAe引擎7362可以访问主存储器7200，从而发送根据命令的输入/输出数据。之后，可以从SATAe仿真器7330向AHCI引擎7320发送根据SATA规范的DMA设置FIS和SDB FIS，并且AHCI引擎7320可以向主存储器7200传送DMA设置FIS和SDBFIS。之后，可以向AHCI引擎7320发送关于读完成的信息。
虽然已经参照示范性实施例描述了本发明构思，但是对于本领域技术人员将显然，在不脱离本发明的精神和范围的情况下可以进行各种改变和修改。因此，应该理解以上实施例不是限制性的，而是说明性的。

Claims (20)

1.一种贮存设备的数据传送方法，该贮存设备包括被配置为经由第一接口与外部主机设备通信并经由第二接口内部地通信的主机总线适配器，该数据传送方法包括：
通过该贮存设备向主机总线适配器发布写命令和读命令；
通过该贮存设备，响应于读命令使用第一接口执行读直接存储器存取操作，并且同时响应于读命令使用第二接口执行写直接存储器存取操作；以及通过该贮存设备，响应于发布的写命令和发布的读命令，根据第二接口生成帧信息结构FIS序列，
第一接口执行全双工数据传送，而第二接口执行半双工数据传送。
2.如权利要求1所述的数据传送方法，其中，主机总线适配器根据本地命令排队NCQ来接收所发布的写命令和所发布的读命令。
3.如权利要求1所述的数据传送方法，其中，发布步骤进一步包括：
读主机总线适配器的第一寄存器，以检查该贮存设备的在先命令是否完成。
4.如权利要求1所述的数据传送方法，进一步包括：
通过发送与所发布的写命令和所发布的读命令的每个对应的帧信息结构FIS来取出命令。
5.如权利要求1所述的数据传送方法，其中，FIS序列包括直接存储器存取设置帧信息结构、程序IO设置帧信息结构、数据帧信息结构、以及设置设备位帧信息结构SDB FIS中的至少一个。
6.如权利要求5所述的数据传送方法，其中，所述FIS序列进一步包括无数据帧信息结构。
7.如权利要求1所述的数据传送方法，其中，在读和写直接存储器存取操作完成之后生成所述FIS。
8.一种包括中央处理单元CPU、主存储器、和贮存设备的计算系统的数据传送方法，所述贮存设备包括经由第一接口与CPU通信并经由第二接口内部地通信的主机总线适配器，该数据传送方法包括：
通过CPU从CPU向主存储器传送与输入/输出请求对应的命令队列；
通过CPU向主机缓冲器适配器传送指示从CPU向主存储器做出了输入/输出请求的信息；
由CPU通过响应于在贮存设备处的信息而向主存储器发送帧信息结构FIS，来取出输入/输出请求，该FIS对应于输入/输出请求；
通过CPU执行主存储器和贮存设备之间的全双工数据传送，该数据传送对应于输入/输出请求，根据在贮存设备处的第一接口来进行数据传送；
在数据传送之后，通过CPU根据第二接口生成FIS序列；
通过CPU在贮存设备处生成中断；以及
通过CPU，基于该中断完成所述输入/输出请求。
9.如权利要求8所述的数据传送方法，其中，第一接口被配置为执行全双工数据传送，而第二接口被配置为执行半双工数据传送。
10.如权利要求8所述的数据传送方法，其中，第一接口是外围组件互连直快PCIe接口，而第二接口是串行高级技术附件SATA接口。
11.一种贮存设备，包括：
第一接口电路，其被配置为根据第一接口发送和接收数据；
主机总线适配器，其被配置为根据第一接口与第一接口电路通信；
第二接口仿真器，其被配置为根据第二接口与主机总线适配器通信；
直接存储器存取电路，其被配置为从第一接口执行与被配置为执行作为全双工数据传送的数据传送的外部主机存储器的数据传送，并且被配置为根据第二接口在数据传送之后生成帧信息结构FIS序列；
至少一个非易失性存储器设备，其被配置为存储数据；以及
存储控制器，其被配置为根据输入/输出请求来控制所述至少一个非易失性存储器设备，该输入/输出请求从第二接口仿真器输出。
12.如权利要求11所述的贮存设备，其中，第一接口是外围组件互连直快PCIe接口，而第二接口是串行高级技术附件SATA接口。
13.一种计算系统，包括：
主机总线；
主机处理器，其经由第一接口与主机总线连接；
RAID控制器，其经由第一接口与主机总线连接，并且被配置为执行RAID功能；以及
经由第一接口与RAID控制器连接的多个贮存设备，该多个贮存设备的至少一个包括，
第一接口电路，其被配置为根据第一接口与外部设备通信，
主机总线适配器，其被配置为根据第一接口与第一接口电路通信，
第二接口仿真器，其被配置为根据第二接口与主机总线适配器通信，
直接存储器存取电路，其被配置为从第一接口执行与被配置为执行作为全双工数据传送的数据传送的外部主机存储器的数据传送，并且被配置为在数据传送之后根据第二接口生成帧信息结构FIS序列；
至少一个非易失性存储器设备，其被配置为用于存储数据；以及
存储控制器，其被配置为根据从第二接口仿真器输出的输入/输出请求来控制所述至少一个非易失性存储器设备。
14.如权利要求13所述的计算系统，其中，所述多个贮存设备的至少一个其他贮存设备是硬盘驱动器。
15.如权利要求13所述的计算系统，其中，第一接口电路包括：
PCIe物理层，其被配置为将从主机总线接收的至少一个模拟信号转换为数字数据，并且PCIe物理层被配置为将要发送的数字数据转换为模拟信号。
16.如权利要求15所述的计算系统，其中第一接口电路进一步包括：
PCIe链路层，其被配置为将在PCIe物理层发送和接收的数据转换为根据第一接口的数据分组。
17.如权利要求13所述的计算系统，其中，主机总线适配器是高级主机控制器接口AHCI控制器。
18.如权利要求17所述的计算系统，其中，AHCI控制器经由PCIe链路层与主机处理器通信。
19.如权利要求13所述的计算系统，其中，直接存储器存取电路包括：
第一直接存储器存取电路，其被配置为从主机存储器读数据；以及
第二直接存储器存取电路，其被配置为在主机存储器处写数据，第一直接存储器存取电路和第二直接存储器存取电路被配置为并行工作，使得第一直接存储器存取电路和第二直接存储器存取电路执行第一接口的全双工数据传送。
20.一种计算系统，包括：
处理器；
主存储器，该主存储器被配置为从处理器接收输入/输出请求；及
贮存设备，其被配置为：
从处理器接收指示已经进行输入/输出请求的门铃信息，
通过响应于接收门铃信息而向主存储器发送帧信息结构FIS相关信息，来从主存储器取出输入/输出请求，
使用与输入/输出请求对应的FIS相关信息来自动更新非易失性存储器设备，
根据所述输入/输出请求来执行全双工数据传送操作，该数据传送操作在主存储器和该贮存设备之间执行，
当数据传送操作完成时，向处理器发送中断，以及
响应于所述中断，从处理器接收指示输入/输出请求完成的信息。
CN201310608184.5A 2012-11-26 2013-11-26 贮存设备、包括其的计算系统及其数据传送方法 Active CN103838687B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0134589 2012-11-26
KR1020120134589A KR101988287B1 (ko) 2012-11-26 2012-11-26 저장 장치 및 그것을 포함하는 컴퓨팅 시스템, 및 그것의 데이터 전송 방법

Publications (2)

Publication Number Publication Date
CN103838687A CN103838687A (zh) 2014-06-04
CN103838687B true CN103838687B (zh) 2018-10-19

Family

ID=50514009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310608184.5A Active CN103838687B (zh) 2012-11-26 2013-11-26 贮存设备、包括其的计算系统及其数据传送方法

Country Status (6)

Country Link
US (1) US8990462B2 (zh)
JP (1) JP6265706B2 (zh)
KR (1) KR101988287B1 (zh)
CN (1) CN103838687B (zh)
DE (1) DE102013112894A1 (zh)
NL (1) NL2011838B1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9547472B2 (en) 2013-09-18 2017-01-17 HGST Netherlands B.V. ACK-less protocol for noticing completion of read requests
US9778859B2 (en) 2013-09-18 2017-10-03 Western Digital Technologies, Inc. Doorless protocol having multiple queue read requests in flight
US9535870B2 (en) 2013-09-18 2017-01-03 HGST Netherlands B.V. Acknowledgement-less protocol for solid state drive interface
US10025736B1 (en) 2014-04-17 2018-07-17 Bitmicro Networks, Inc. Exchange message protocol message transmission between two devices
US10042792B1 (en) * 2014-04-17 2018-08-07 Bitmicro Networks, Inc. Method for transferring and receiving frames across PCI express bus for SSD device
TWI579762B (zh) * 2014-05-06 2017-04-21 瑞昱半導體股份有限公司 固態硬碟控制電路及相關的固態硬碟裝置與固態硬碟存取系統
WO2016020979A1 (ja) * 2014-08-05 2016-02-11 株式会社日立製作所 計算機システム及び仲介デバイス
US9880783B2 (en) 2015-10-28 2018-01-30 Sandisk Technologies Llc System and method for utilization of a shadow data buffer in a host where the shadow data buffer is controlled by external storage controller
EP3374874A4 (en) * 2015-11-12 2019-07-17 Total Phase, Inc. SERIAL DEVICE EMULATOR USING TWO MEMORY SITES WITH DYNAMIC AND CONFIGURABLE RESPONSE
TWI615770B (zh) * 2015-11-17 2018-02-21 群聯電子股份有限公司 資料存取方法、記憶體控制電路單元與記憶體儲存裝置
CN113407244A (zh) 2016-03-01 2021-09-17 华为技术有限公司 一种级联板、ssd远程共享访问的系统和方法
KR20180043451A (ko) * 2016-10-19 2018-04-30 삼성전자주식회사 컴퓨팅 시스템 및 그것의 동작 방법
CN106909523B (zh) * 2017-02-24 2019-11-22 深圳市恒扬数据股份有限公司 大规模数据传输方法及系统
US11356636B2 (en) * 2018-01-19 2022-06-07 Caavo Inc Device identification and power state determination using media device information
CN110321063A (zh) * 2018-03-31 2019-10-11 深圳忆联信息系统有限公司 数据处理方法及存储设备
CN109446015B (zh) * 2018-10-26 2022-05-27 北京计算机技术及应用研究所 一种NVMe原型仿真验证结构
KR20200054004A (ko) * 2018-11-09 2020-05-19 삼성전자주식회사 호스트와 통신을 수행하는 전자 장치 및 그 동작 방법
US11176074B2 (en) 2019-10-22 2021-11-16 Via Labs, Inc. Chip and interface conversion device
TWI753541B (zh) * 2019-10-22 2022-01-21 威鋒電子股份有限公司 晶片及介面轉換裝置
US11782616B2 (en) 2021-04-06 2023-10-10 SK Hynix Inc. Storage system and method of operating the same
KR102555800B1 (ko) * 2021-04-06 2023-07-17 에스케이하이닉스 주식회사 스토리지 시스템 및 그 동작 방법
CN113703683B (zh) * 2021-08-28 2022-05-13 江苏华存电子科技有限公司 一种单一的优化冗余存储系统的装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391672A (zh) * 1999-09-22 2003-01-15 网孔公司 具有先进技术嵌入式接口仿真主机接口的廉价磁盘冗余阵列控制器系统及方法
CN102160044A (zh) * 2008-09-22 2011-08-17 美光科技公司 PCIe接口上的SATA大容量存储装置仿真

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7284082B2 (en) * 2004-08-19 2007-10-16 Lsi Corporation Controller apparatus and method for improved data transfer
JP2006139548A (ja) 2004-11-12 2006-06-01 Hitachi Global Storage Technologies Netherlands Bv メディア・ドライブ及びそのコマンド実行方法
JP2006164012A (ja) * 2004-12-09 2006-06-22 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びそのパワー・セーブ・モードの制御方法
CA2672100A1 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. Apparatus, system, and method for solid-state storage as cache for high-capacity, non-volatile storage
US8244937B2 (en) 2008-09-30 2012-08-14 Micron Technology, Inc. Solid state storage device controller with parallel operation mode
US9128699B2 (en) * 2008-12-22 2015-09-08 Intel Corporation Method and system for queuing transfers of multiple non-contiguous address ranges with a single command
US8055816B2 (en) 2009-04-09 2011-11-08 Micron Technology, Inc. Memory controllers, memory systems, solid state drives and methods for processing a number of commands
US8341338B2 (en) 2009-05-06 2012-12-25 Samsung Electronics Co., Ltd. Data storage device and related method of operation
US8352689B2 (en) * 2009-11-30 2013-01-08 Lsi Corporation Command tag checking in a multi-initiator media controller architecture
KR20100120518A (ko) 2009-05-06 2010-11-16 삼성전자주식회사 데이터 저장 장치 및 그것의 읽기 커멘드 처리 방법
US8131889B2 (en) 2009-11-10 2012-03-06 Apple Inc. Command queue for peripheral component
US20110296131A1 (en) 2010-05-31 2011-12-01 Samsung Electronics Co., Ltd Nonvolatile memory system and the operation method thereof
WO2012140670A2 (en) * 2011-04-11 2012-10-18 Ineda Systems Pvt. Ltd Multi-host sata controller
KR20120134589A (ko) 2011-06-03 2012-12-12 이훈규 멀티미디어 콘텐츠 제작 시스템 및 방법
US8713204B2 (en) * 2011-12-27 2014-04-29 Apple Inc. High-performance AHCI interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391672A (zh) * 1999-09-22 2003-01-15 网孔公司 具有先进技术嵌入式接口仿真主机接口的廉价磁盘冗余阵列控制器系统及方法
CN102160044A (zh) * 2008-09-22 2011-08-17 美光科技公司 PCIe接口上的SATA大容量存储装置仿真

Also Published As

Publication number Publication date
KR20140067404A (ko) 2014-06-05
NL2011838B1 (en) 2016-07-15
KR101988287B1 (ko) 2019-06-12
NL2011838A (en) 2014-05-27
US8990462B2 (en) 2015-03-24
CN103838687A (zh) 2014-06-04
US20140149607A1 (en) 2014-05-29
DE102013112894A1 (de) 2014-05-28
JP2014106977A (ja) 2014-06-09
JP6265706B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
CN103838687B (zh) 贮存设备、包括其的计算系统及其数据传送方法
KR101934519B1 (ko) 저장 장치 및 그것의 데이터 전송 방법
CN103150275B (zh) 掉电后重建闪存控制器中使用的元数据的方法及闪存装置
US8516161B2 (en) Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system
JP5159902B2 (ja) 入出力処理システム内のチャネル・サブシステムと通信するように構成された制御装置において可変長のデバイス・コマンド・ワード（ｄｃｗ）を処理するための方法
US7941570B2 (en) Bi-directional data transfer within a single I/O operation
CN101946242B (zh) 一种提供间接数据寻址的方法和系统
CN103744790B (zh) 智能可缩放存储切换架构
CN101839974B (zh) 一种双接口雷达数据记录仪
TWI699696B (zh) 具有介面控制機構之電子系統及其操作方法
CN104281413B (zh) 命令队列管理方法、存储器控制器及存储器储存装置
CN103403667A (zh) 数据处理方法和设备
CN101788888A (zh) 一种实现目标端驱动的方法及该目标端驱动
CN106980474B (zh) 一种基于pcie接口的数据记录仪
US8656059B2 (en) Methods for exchanging administrative information through a communication interface with limited administrative information exchange features

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant