CN103838281A - 带隙基准电路 - Google Patents

带隙基准电路 Download PDF

Info

Publication number
CN103838281A
CN103838281A CN201410098536.1A CN201410098536A CN103838281A CN 103838281 A CN103838281 A CN 103838281A CN 201410098536 A CN201410098536 A CN 201410098536A CN 103838281 A CN103838281 A CN 103838281A
Authority
CN
China
Prior art keywords
switch
band
temperature coefficient
band gap
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410098536.1A
Other languages
English (en)
Other versions
CN103838281B (zh
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410098536.1A priority Critical patent/CN103838281B/zh
Publication of CN103838281A publication Critical patent/CN103838281A/zh
Application granted granted Critical
Publication of CN103838281B publication Critical patent/CN103838281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明揭示了一种带隙基准电路，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端；第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，n个第二能带间隙元件分别通过n个第二开关单元接入所述第二温度系数电路；在一时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差，使得所述基准电压更加精准。

Description

带隙基准电路
技术领域
本发明涉及半导体器件的温度系数调整技术领域，特别是涉及一种带隙基准电路。
背景技术
作为对温度的依赖性不大的基准电压产生电路而为人熟知的带隙基准(Bandgap Voltage Reference，简称BGR)电路，由于产生于硅的能带间隙大致相等的基准电压，故被命名为带隙基准电路，在要得到高精度的基准电压的情况下经常被人们使用。
使用形成于半导体器件上现有的双极晶体管构成的带隙基准电路，通常采用基于正负固定温度系数物理补偿叠加的方式实现。具体的如图1所示，带隙基准电路1包括第一温度系数电路10和第二温度系数电路20。其中，所述第一温度系数电路10用于输出第一温度系数电压Vt，所述第二温度系数电路20用于输出第二温度系数电压△Vt。
所述第一温度系数电路10具有1个第一能带间隙元件M0，一般，所述第一能带间隙元件M0可以为漏极和栅极相互连接的晶体管M0。第一PMOS晶体管P1通过第一节点c向所述第一能带间隙元件M0提供电流，使得所述第一能带间隙元件M0具有一负温度系数的第一温度系数电压Vt。
所述第一温度系数电路10一般还包括第一电阻R1和第二电阻R2，所述第一电阻R1和第二电阻R2串联后连接所述第一节点c，从而使得所述第一电阻R1和第二电阻R2之间的第三节点a具有第三节点电压Va。
所述第二温度系数电路20具有n个第二能带间隙元件，分别为第1个第二能带间隙元件M1、第2个第二能带间隙元件M2，至第n个第二能带间隙元件Mn，一般，所述第二能带间隙元件亦可以为漏极和栅极相互连接的晶体管。所述n个第二能带间隙元件通过第二节点d并联连接。
所述第二温度系数电路20一般还包括第三电阻R3和第四电阻R4，所述第三电阻R3和第四电阻R4串联后连接所述第二节点d，从而使得所述第三电阻R3和第四电阻R4之间的第四节点b具有第四节点电压Vb。所述第三节点电压Va和第四节点电压Vb分别输入一差分放大器OP的两个输入端，以使得第三节点a和第四节点b的电压相等。
第二PMOS晶体管P2串联一第五电阻R5之后，通过第二节点d向所述n个第二能带间隙元件提供电流，使得所述第五电阻R5具有一正温度系数的第二温度系数电压△Vt。
所述第一PMOS晶体管P1和第二PMOS晶体管P2以及第三PMOS晶体管P3的栅极串联，所述差分放大器OP亦连接所述第三PMOS晶体管P3，所述第三PMOS晶体管P3的发射极连接基准电压输出端30，从而将所述第一温度系数电压Vt与第二温度系数电压的叠加△Vt，输出一个与温度系数无关的基准电压VREF。
然而，由于半导体工艺的原因，使得所述第一能带间隙元件M0、第1个第二能带间隙元件M1、第2个第二能带间隙元件M2至第n个第二能带间隙元件Mn相互之间存在不匹配，从而影响所述基准电压VREF的精确性。
发明内容
本发明的目的在于，提供一种带隙基准电路，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差。
为解决上述技术问题，本发明提供一种带隙基准电路，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端，其中，所述基准电压为所述第一温度系数电压与第二温度系数电压的叠加；
所述带隙基准电路还包括一第一能带间隙元件和n个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述n个第二能带间隙元件分别通过n个第二开关单元接入所述第二温度系数电路；
所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述n个第二开关单元还控制所述n个第二能带间隙元件选择性接入所述第一温度系数电路，在一时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，其中，n≥1。
进一步的，所述第一温度系数电路还包括第一节点，所述第二温度系数电路还包括第二节点，
所述第一开关单元的第一选择端连接所述第一节点，所述第一开关单元的第二选择端连接所述第二节点，所述第一开关单元接收一控制信号，所述控制信号控制所述第一开关单元的第一选择端导通或第二选择端导通；
第i个所述第二开关单元的第一选择端分别连接所述第二节点，第i个所述第二开关单元的第二选择端分别连接所述第一节点，第i个所述第二开关单元接收第i信号，所述第i信号控制第i个所述第二开关单元的第一选择端导通或第二选择端导通，其中，1≤i≤n。
进一步的，所述第一开关单元包括选择母开关和选择子开关，所述选择母开关的一端连接所述第一节点，所述选择母开关的另一端连接所述第一能带间隙元件，所述选择母开关接收所述控制信号，所述选择子开关的一端连接所述第二节点，所述选择子开关的另一端连接所述第一能带间隙元件，所述选择子开关接收n个所述第i信号；
第i个所述第二开关单元包括第i选择开关和第i控制开关，所述第i选择开关的一端连接所述第二节点，所述第i选择开关的另一端连接第i个所述第二能带间隙元件，所述第i选择开关接收所述第i信号，所述第i控制开关的一端连接所述第一节点，所述第i控制开关的另一端连接第i个所述第二能带间隙元件，所述第i控制开关接收所述第i信号。
进一步的，所述控制信号为高电平时，所述选择母开关闭合，所述控制信号为低电平时，所述选择母开关断开；
所述第i信号为高电平时，所述选择子开关闭合，所述第i选择开关断开，所述第i控制开关闭合，所述第i信号为低电平时，所述选择子开关断开，所述第i选择开关闭合，所述第i控制开关断开。
进一步的，所述控制信号和n个所述第i信号依次为高电平。
进一步的，所述带隙基准电路还包括第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元，所述第一电荷存储单元连接所述第一节点，所述第二电荷存储单元连接所述第二节点，所述第三电荷存储单元连接所述基准电压输出端。
进一步的，所述第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元均为电容。
进一步的，所述第一节点与所述第二节点并联后连接所述基准电压输出端。
进一步的，所述带隙基准电路还包括一差分放大器，所述差分放大器的两个输入端分别接入所述第一节点与所述第二节点的反馈电压，所述差分放大器输出端连接所述基准电压输出端。
进一步的，所述第一能带间隙元件和所述n个第二能带间隙元件均为漏极和栅极相互连接的晶体管。
与现有技术相比，本发明提供的带隙基准电路具有以下优点；
在本发明提供的带隙基准电路中，所述带隙基准电路还包括一第一能带间隙元件和n个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述n个第二能带间隙元件分别通过n个第二开关单元接入所述第二温度系数电路；所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述n个第二开关单元还控制所述n个第二能带间隙元件选择性接入所述第一温度系数电路，在一时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，与现有技术相比，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差，使得所述基准电压更加精准。
附图说明
图1为现有技术中带隙基准电路的示意图；
图2为本发明一实施例中带隙基准电路的示意图；
图3为本发明一实施例中带隙基准电路中各信号的示意图。
具体实施方式
下面将结合示意图对本发明的带隙基准电路进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种带隙基准电路，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端，其中，所述基准电压为所述第一温度系数电压与第二温度系数电压的叠加；所述带隙基准电路还包括一第一能带间隙元件和n个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述n个第二能带间隙元件分别通过n个第二开关单元接入所述第二温度系数电路；所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述n个第二开关单元还控制所述n个第二能带间隙元件选择性接入所述第一温度系数电路，在一时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差，使得所述基准电压更加精准。
以下请参考图2，具体说明本发明的带隙基准电路。在图2中，与图1相同的标号表示与现有技术相同的部件。在本实施例中，所述第一开关单元包括选择母开关SW01和选择子开关SW02，第i个所述第二开关单元包括第i选择开关SWi1和第i控制开关SWi2，例如，第1个所述第二开关单元包括第1选择开关SW11和第1控制开关SW12，第2个所述第二开关单元包括第2选择开关SW21和第2控制开关SW22，第n个所述第二开关单元包括第n选择开关SWn1和第n控制开关SWn2，以控制所述第一能带间隙元件分别与所述n个第二能带间隙元件接入方式。
如图2所示，带隙基准电路2包括第一温度系数电路210、第二温度系数电路220以及基准电压输出端230。其中，所述第一温度系数电路210用于输出第一温度系数电压Vt，所述第二温度系数电路220用于输出第二温度系数电压△Vt，所述基准电压输出端230将所述第一温度系数电压Vt与第二温度系数电压的叠加△Vt，输出一个与温度系数无关的基准电压VREF。
所述带隙基准电路2还包括一第一能带间隙元件M0和n个第二能带间隙元件，n个第二能带间隙元件分别为第1个第二能带间隙元件M1、第2个第二能带间隙元件M2，至第n个第二能带间隙元件Mn，其中，n≥1，例如，n可以取值为1、2、3、5、10、20等等，具体可以根据需要设置所述第二能带间隙元件的数量。较佳的，在本实施例中，所述第一能带间隙元件M0和所述n个第二能带间隙元件M1-Mn均为漏极和栅极相互连接的晶体管。但是，所述第一能带间隙元件M0和所述n个第二能带间隙元件M1-Mn并不限于为漏极和栅极相互连接的晶体管，在本发明的其它实施例中，所述第一能带间隙元件M0和所述n个第二能带间隙元件M1-Mn还可以为二极管，只要是可以提供正、负温度系数电压的元件，亦在本发明的思想范围之内。
较佳的，在本实施例中，所述第一温度系数电路210还包括第一节点c，所述第二温度系数电路220还包括第二节点d，所述选择母开关SW01的一端连接所述第一节点c，所述选择母开关SW01的另一端连接所述第一能带间隙元件M0，所述选择母开关SW01接收一控制信号CK0，所述控制信号CK0用于控制所述选择母开关SW01的闭合与关断。较佳的，所述选择母开关SW01还接受一补偿控制信号CK0B，所述补偿控制信号CK0B与所述控制信号CK0的信号方向相反，以补偿所述控制信号CK0。
所述选择子开关SW02的一端连接所述第二节点d，所述选择子开关SW02的另一端连接所述第一能带间隙元件M0，所述选择子开关SW02接收n个所述第i信号，分别为第1信号CK1、第2信号CK2至第n信号CKn，所述第i信号用于控制所述选择子开关SW02的闭合与关断。同理，所述选择子开关SW02还接受第i补偿信号，分别为第1补偿信号CK1B、第2补偿信号CK2B至第n补偿信号CKnB，所述第i补偿信号与第i信号的信号方向相反，以补偿所述第i补偿信号。
所述第i选择开关的一端连接所述第二节点d，所述第i选择开关的另一端连接第i个所述第二能带间隙元件，所述第i选择开关接收所述第i信号，所述第i控制开关的一端连接所述第一节点c，所述第i控制开关的另一端连接第i个所述第二能带间隙元件，所述第i控制开关接收所述第i信号。
例如，所述第1选择开关SW11的一端连接所述第二节点d，所述第1选择开关SW11的另一端连接第1个所述第二能带间隙元件M1，所述第1选择开关SW11接收所述第1信号CK1，所述第1信号CK1用于控制所述第1选择开关SW11的闭合与关断；所述第1控制开关SW12的一端连接所述第一节点c，所述第1控制开关SW12的另一端连接第1个所述第二能带间隙元件M1，所述第1控制开关SW12接收所述第1信号CK1，所述第1信号CK1用于控制所述第1控制开关SW12的闭合与关断。同理，所述第1选择开关SW11和所述第1控制开关SW12还接受第1补偿信号CK1B。所述第2选择开关SW21和第2控制开关SW22等具有与所述第1选择开关SW11和所述第1控制开关SW12相似的设计，根据本发明的上述描述，是本领域的普通技术人员可以理解的，在此不作赘述。
较佳的，在本实施例中，所述带隙基准电路2还包括第一电荷存储单元C1、第二电荷存储单元C2以及第三电荷存储单元C3，所述第一电荷存储单元C1连接所述第一节点c，用于存储所述第一节点c上的电荷，所述第二电荷存储单元C2连接所述第二节点d，用于存储所述第二节点d上的电荷，所述第三电荷存储单元C3连接所述基准电压输出端230，用于存储所述基准电压输出端230上的电荷，有利于使得所述基准电压VREF更加平稳。较佳的，在本实施例中，所述第一电荷存储单元C1、第二电荷存储单元C2以及第三电荷存储单元C3均为电容，但是，所述第一电荷存储单元C1、第二电荷存储单元C2以及第三电荷存储单元C3并不限于为电容，只要是可以存储电荷的电子元件即可。
较佳的，在本实施例中，所述带隙基准电路2还包括一差分放大器OP，所述差分放大器OP的两个输入端分别接入所述第一节点c与所述第二节点d的反馈电压，所述差分放大器OP输出端连接所述基准电压输出端230。
具体的，所述第一温度系数电路210一般还包括第一电阻R1和第二电阻R2，所述第一电阻R1和第二电阻R2串联后连接所述第一节点c，从而使得所述第一电阻R1和第二电阻R2之间的第三节点a具有第三节点电压Va。
所述第二温度系数电路220一般还包括第三电阻R3和第四电阻R4，所述第三电阻R3和第四电阻R4串联后连接所述第二节点d，从而使得所述第三电阻R3和第四电阻R4之间的第四节点b具有第四节点电压Vb。所述第三节点电压Va和第四节点电压Vb分别输入所述差分放大器OP的两个输入端，以使得第三节点a和第四节点b的电压基本相等。
第一PMOS晶体管P1通过第一节点c向所述第一能带间隙元件M0提供电流，使得所述第一能带间隙元件M0具有一负温度系数的第一温度系数电压Vt。第二PMOS晶体管P2串联一第五电阻R5之后，通过第二节点d向所述n个第二能带间隙元件提供电流，使得所述第五电阻R5具有一正温度系数的第二温度系数电压△Vt。
所述第一PMOS晶体管P1和第二PMOS晶体管P2以及第三PMOS晶体管P3的栅极串联，从而使得所述第一节点c与所述第二节点d并联后连接所述基准电压输出端230。所述差分放大器OP亦连接所述第三PMOS晶体管P3，所述第三PMOS晶体管P3的发射极连接基准电压输出端230，从而将所述第一温度系数电压Vt与第二温度系数电压的叠加△Vt，输出一个与温度系数无关的基准电压VREF。
较佳的，所述控制信号CK0为高电平时，所述选择母开关SW01闭合，所述控制信号CK0为低电平时，所述选择母开关SW01断开；所述第i信号为高电平时，所述选择子开关SW02闭合，所述第i选择开关SWi1断开，所述第i控制开关SWi2闭合，所述第i信号为低电平时，所述选择子开关SW02断开，所述第i选择开关SWi1闭合，所述第i控制开关SWi2断开。其中，在一个时间周期内，所述控制信号CK0和n个所述第i信号依次为高电平。
如图3所示，在一个时间周期T内，在第一时间t0时刻，所述控制信号CK0为高电平，所述第1信号CK1-所述第n信号CKn均为低电平。此时，所述选择母开关SW01闭合，所述选择子开关SW02断开，所述第一能带间隙元件M0接入所述第一节点c，所述第一能带间隙元件M0提供所述第一温度系数电压Vt；所述第i选择开关SWi1闭合，所述第i控制开关SWi2断开，n个第二能带间隙元件M1-Mn依次接入所述第二节点d，n个第二能带间隙元件M1-Mn提供所述第二温度系数电压△Vt。此时，所述基准电压VREF的具体数值标记为Vgs0。所述第一电荷存储单元C1存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
在第二时间t1时刻，所述控制信号CK0为低电平，所述第1信号CK1为高电平，所述第2信号CK2-所述第n信号CKn均为低电平。此时，所述第1选择开关SW11断开，所述第1控制开关SW12闭合，第1个第二能带间隙元件M1接入所述第一节点c，所述第1个第二能带间隙元件M1提供所述第一温度系数电压Vt；所述选择母开关SW01断开，所述选择字开关SW02闭合，所述第一能带间隙元件M0接入所述第二节点d；其余的所述第i选择开关SWi1闭合，其余的所述第i控制开关SWi2断开，其余的n-1个第二能带间隙元件M2-Mn依次接入所述第二节点d；相当于所述第一能带间隙元件M0与第1个第二能带间隙元件M1交换链接关系，所述第一能带间隙元件M0与第二能带间隙元件M2-Mn提供所述第二温度系数电压△Vt。此时，所述基准电压VREF的具体数值标记为Vgs1。所述第一电荷存储单元C1存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
在第三时间t2时刻，所述控制信号CK0为低电平，所述第2信号CK2为高电平，其余的所述第i信号CKi(所述第1信号CK1、所述第2信号CK3-所述第n信号CKn)均为低电平。此时，所述第2选择开关SW21断开，所述第2控制开关SW22闭合，第2个第二能带间隙元件M2接入所述第一节点c，所述第2个第二能带间隙元件M2提供所述第一温度系数电压Vt；所述选择母开关SW01断开，所述选择字开关SW02闭合，所述第一能带间隙元件M0接入所述第二节点d；其余的所述第i选择开关SWi1闭合，其余的所述第i控制开关SWi2断开，其余的n-1个第二能带间隙元件M1、M3-Mn依次接入所述第二节点d；相当于所述第一能带间隙元件M0与第2个第二能带间隙元件M2交换链接关系，所述第一能带间隙元件M0与第二能带间隙元件M1、M3-Mn提供所述第二温度系数电压△Vt。此时，所述基准电压VREF的具体数值标记为Vgs2。所述第一电荷存储单元C1存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
以此类推，直到在第n+1时间tn时刻，所述控制信号CK0为低电平，所述第n信号CKn为高电平，其余的所述第i信号CKi(所述第1信号CK1-所述第n-1信号CKn-1）均为低电平。此时，所述第n选择开关SWn1断开，所述第n控制开关SWn2闭合，第n个第二能带间隙元件Mn接入所述第一节点c，所述第n个第二能带间隙元件Mn提供所述第一温度系数电压Vt；所述选择母开关SW01断开，所述选择字开关SW02闭合，所述第一能带间隙元件M0接入所述第二节点d；其余的所述第i选择开关SWi1闭合，其余的所述第i控制开关SWi2断开，其余的n-1个第二能带间隙元件M1–Mn-1依次接入所述第二节点d；相当于所述第一能带间隙元件M0与第n个第二能带间隙元件Mn交换链接关系，所述第一能带间隙元件M0与第二能带间隙元件M1-Mn-1提供所述第二温度系数电压△Vt。此时，所述基准电压VREF的具体数值标记为Vgsn。所述第一电荷存储单元C1存储此时所述第一节点c的电荷，所述第二电荷存储单元C2存储此时所述第二节点d的电荷，所述第三电荷存储单元C3存储此时所述基准电压输出端230的电荷。
在整个时间周期T内，所述第一能带间隙元件M0接入所述第一温度系数电路210，提供所述第一温度系数电压Vt，然后所述第一能带间隙元件M0在先后与n个第二能带间隙元件M1–Mn交换连接关系，从而，使得在整个时间周期T内的所述基准电压VREF的平均电压值Vgs满足以下关系式：
Vgs=1/(n+1)×(Vgs0+Vgs1+Vgs2+…+Vgsn)
从而使得所述基准电压VREF更加精准，能够降低或避免由所述第一能带间隙元件M0、n个第二能带间隙元件M1–Mn之间的不匹配而造成的所述基准电压的偏差。并且，由于所述第一电荷存储单元C1、第二电荷存储单元C2以及第三电荷存储单元C3的设置，使得所述基准电压VREF为一个平稳的电压值，进一步提高所述基准电压VREF的精准性。
在本实施例中，所述第一能带间隙元件M0与n个第二能带间隙元件M1–Mn的交换顺序不做具体限制。一个时间周期T的长短亦不做限制，可以根据需要进行设置，但第1时间t0至第n+1时间tn的时间长短尽量相等。一个时间周期T结束后，进入下一个时间周期T，从而使连续提高所述基准电压VREF。
当然，上述实施例只是其中一个较佳的实施例，本发明的带隙基准电路并不限于上述实施例，例如，所述第一开关单元并不限于包括选择母开关SW01和选择子开关SW02，第i个所述第二开关单元并不限于包括第i选择开关SW i1和第i控制开关SW i2，所述第一开关单元和第i个所述第二开关单元还可以为三接头的开关，从而实现不同接入方式的选择，根据本发明的上述描述，三接头的开关的设置是本领域的普通技术人员可以理解的，在此不作赘述。
另外，本发明的带隙基准电路并不限于通过所述第一节点和所述第二节点的设置限制所述第一开关单元和第i个所述第二开关单元接入所述第一温度系数电路与第二温度系数电路的方式，只要在一时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，亦在本发明的思想范围之内。
综上所述，本发明提供一种带隙基准电路，提供一种带隙基准电路，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端，其中，所述基准电压为所述第一温度系数电压与第二温度系数电压的叠加；所述带隙基准电路还包括一第一能带间隙元件和n个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述n个第二能带间隙元件分别通过n个第二开关单元接入所述第二温度系数电路；所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述n个第二开关单元还控制所述n个第二能带间隙元件选择性接入所述第一温度系数电路，在一时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系。与现有技术相比，本发明具有以下优点：
在本发明提供的带隙基准电路中，通过在一时间周期内，改变所述第一开关单元与n个第二开关单元的导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，能够降低或避免由能带间隙元件之间的不匹配而造成的所述基准电压的偏差，使得所述基准电压更加精准。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种带隙基准电路，其特征在于，包括用于输出第一温度系数电压的第一温度系数电路、用于输出第二温度系数电压的第二温度系数电路、用于输出基准电压的基准电压输出端，其中，所述基准电压为所述第一温度系数电压与第二温度系数电压的叠加；
所述带隙基准电路还包括一第一能带间隙元件和n个第二能带间隙元件，所述第一能带间隙元件通过一第一开关单元接入所述第一温度系数电路，所述n个第二能带间隙元件分别通过n个第二开关单元接入所述第二温度系数电路；
所述第一开关单元还控制所述第一能带间隙元件选择性接入所述第二温度系数电路，所述n个第二开关单元还控制所述n个第二能带间隙元件选择性接入所述第一温度系数电路，在一个时间周期内，所述第一开关单元与n个第二开关单元改变导通状态，使所述第一能带间隙元件分别与所述n个第二能带间隙元件交换连接关系，其中，n≥1。
2.如权利要求1所述的带隙基准电路，其特征在于，所述第一温度系数电路还包括第一节点，所述第二温度系数电路还包括第二节点，
所述第一开关单元的第一选择端连接所述第一节点，所述第一开关单元的第二选择端连接所述第二节点，所述第一开关单元接收一控制信号，所述控制信号控制所述第一开关单元的第一选择端导通或第二选择端导通；
第i个所述第二开关单元的第一选择端分别连接所述第二节点，第i个所述第二开关单元的第二选择端分别连接所述第一节点，第i个所述第二开关单元接收第i信号，所述第i信号控制第i个所述第二开关单元的第一选择端导通或第二选择端导通，其中，1≤i≤n。
3.如权利要求2所述的带隙基准电路，其特征在于，所述第一开关单元包括选择母开关和选择子开关，所述选择母开关的一端连接所述第一节点，所述选择母开关的另一端连接所述第一能带间隙元件，所述选择母开关接收所述控制信号，所述选择子开关的一端连接所述第二节点，所述选择子开关的另一端连接所述第一能带间隙元件，所述选择子开关接收n个所述第i信号；
第i个所述第二开关单元包括第i选择开关和第i控制开关，所述第i选择开关的一端连接所述第二节点，所述第i选择开关的另一端连接第i个所述第二能带间隙元件，所述第i选择开关接收所述第i信号，所述第i控制开关的一端连接所述第一节点，所述第i控制开关的另一端连接第i个所述第二能带间隙元件，所述第i控制开关接收所述第i信号。
4.如权利要求3所述的带隙基准电路，其特征在于，所述控制信号为高电平时，所述选择母开关闭合，所述控制信号为低电平时，所述选择母开关断开；
所述第i信号为高电平时，所述选择子开关闭合，所述第i选择开关断开，所述第i控制开关闭合，所述第i信号为低电平时，所述选择子开关断开，所述第i选择开关闭合，所述第i控制开关断开。
5.如权利要求3所述的带隙基准电路，其特征在于，所述控制信号和n个所述第i信号依次为高电平。
6.如权利要求2-5中任意一项所述的带隙基准电路，其特征在于，所述带隙基准电路还包括第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元，所述第一电荷存储单元连接所述第一节点，所述第二电荷存储单元连接所述第二节点，所述第三电荷存储单元连接所述基准电压输出端。
7.如权利要求6所述的带隙基准电路，其特征在于，所述第一电荷存储单元、第二电荷存储单元以及第三电荷存储单元均为电容。
8.如权利要求2-5中任意一项所述的带隙基准电路，其特征在于，所述第一节点与所述第二节点并联后连接所述基准电压输出端。
9.如权利要求2-5中任意一项所述的带隙基准电路，其特征在于，所述带隙基准电路还包括一差分放大器，所述差分放大器的两个输入端分别接入所述第一节点与所述第二节点的反馈电压，所述差分放大器输出端连接所述基准电压输出端。
10.如权利要求1所述的带隙基准电路，其特征在于，所述第一能带间隙元件和所述n个第二能带间隙元件均为漏极和栅极相互连接的晶体管。
CN201410098536.1A 2014-03-17 2014-03-17 带隙基准电路 Active CN103838281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410098536.1A CN103838281B (zh) 2014-03-17 2014-03-17 带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410098536.1A CN103838281B (zh) 2014-03-17 2014-03-17 带隙基准电路

Publications (2)

Publication Number Publication Date
CN103838281A true CN103838281A (zh) 2014-06-04
CN103838281B CN103838281B (zh) 2015-10-21

Family

ID=50801905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410098536.1A Active CN103838281B (zh) 2014-03-17 2014-03-17 带隙基准电路

Country Status (1)

Country Link
CN (1) CN103838281B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042590A (zh) * 2007-04-19 2007-09-26 复旦大学 一种带隙基准参考源
US20120206192A1 (en) * 2011-02-15 2012-08-16 Fletcher Jay B Programmable bandgap voltage reference
CN102681583A (zh) * 2012-05-28 2012-09-19 天津大学 高精度带隙基准电路
CN103455074A (zh) * 2013-08-28 2013-12-18 深圳市芯海科技有限公司 一种带隙基准电路及芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042590A (zh) * 2007-04-19 2007-09-26 复旦大学 一种带隙基准参考源
US20120206192A1 (en) * 2011-02-15 2012-08-16 Fletcher Jay B Programmable bandgap voltage reference
CN102681583A (zh) * 2012-05-28 2012-09-19 天津大学 高精度带隙基准电路
CN103455074A (zh) * 2013-08-28 2013-12-18 深圳市芯海科技有限公司 一种带隙基准电路及芯片

Also Published As

Publication number Publication date
CN103838281B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN101330252B (zh) 具有温度补偿电路的直流至直流转换器
JP6346967B2 (ja) 基準電圧回路
US20160112042A1 (en) Gate Leakage Based Low Power Circuits
CN101038497B (zh) 补偿方法、补偿式调节器和电子电路
US20080224679A1 (en) Regulator With Improved Load Regulation
EP2713234A1 (en) A low power low dropout linear voltage regulator
CN103412606A (zh) 一种带隙基准电压源
US9948184B2 (en) Current balance method for multiphase switching regulators
CN104020815B (zh) 低失调带隙基准源电路及低失调缓冲电路
CN102664605A (zh) 一种低温漂特性的张弛振荡器及其调试方法
CN207198220U (zh) 电压比较器
CN103268134A (zh) 可提高瞬态响应的低压差电压调节器
CN104007777A (zh) 一种电流源产生器
CN104679084B (zh) 电压校准电路及低压差线性稳压系统
US10122185B2 (en) Battery management system
CN100549900C (zh) 电流发生装置以及应用该电流发生装置的反馈控制系统
CN209844567U (zh) 线性充电系统及恒流恒压控制电路
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
CN106656120A (zh) 时钟补偿电路、时钟电路和微控制器
CN104216451B (zh) 具有温度补偿的v/i变换器
CN104184474A (zh) 一种电阻补偿的dac电路
CN102187575B (zh) 低压自校准cmos峰值检测器
CN103838281B (zh) 带隙基准电路
CN105071785A (zh) 片上精准振荡器及其温度系数与频率的校准方法
CN103186161B (zh) 一种电流镜像电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant