CN103825432A - 用于驱动半导体器件的驱动器电路、系统及方法 - Google Patents

用于驱动半导体器件的驱动器电路、系统及方法 Download PDF

Info

Publication number
CN103825432A
CN103825432A CN201310574509.2A CN201310574509A CN103825432A CN 103825432 A CN103825432 A CN 103825432A CN 201310574509 A CN201310574509 A CN 201310574509A CN 103825432 A CN103825432 A CN 103825432A
Authority
CN
China
Prior art keywords
current
drive circuit
output
down controller
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310574509.2A
Other languages
English (en)
Inventor
拉斯洛·巴拉夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN103825432A publication Critical patent/CN103825432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种用于驱动半导体器件的驱动器电路、系统及方法。所述驱动器电路包括：降压转换器，其被配置为生成基线电流；以及，电容器，其耦合在所述降压转换器的输出端与地之间，所述电容器被配置为在所述降压转换器的关断期间储存电荷，并在所述降压转换器的接通期间对所储存的电荷进行放电作为峰值电流；其中，所述基线电流在所述电容器完全放电之前达到电流极限，并且在所述驱动器电路的输出端处的输出电流至少部分地基于所述基线电流和所述峰值电流。

Description

用于驱动半导体器件的驱动器电路、系统及方法
技术领域
本发明涉及驱动器电路，并且更为具体地，涉及一种用于高效生成在接通期间需要恒定电流的电流驱动型半导体器件的基极电流的驱动器电路。
背景技术
晶体管为一种常用于电子装置中对电信号和电功率进行放大和/或切换的半导体器件。晶体管由半导体材料组成并具有至少三个用于连接到外部电路上的端子，其中，施加到这些晶体管端子中的一对端子上的电压或电流改变流过另一对端子的电流。
例如，双极性结型晶体管（BJT）是一类公知的晶体管，该晶体管通常包括至少三个端子，基极、发射极以及集电极。通常，电流被施加到基极端子以将BJT转变到接通状态。一些电流系统可包括用于对该BJT进行控制和驱动的驱动器（在下文中被称为“驱动器电路”）。驱动器电路可被用于调节流过电路的电流和/或控制在电路中的其他系数或部件。驱动器电路可包括电路输入，该电路输入被配置为由电压源驱动到预定的正电压电平，并进一步被配置为通过耦合到该BJT的基极端子上的电阻器来施加电流。然后，该BJT将从其集电极端子到其发射极端子传导一电流，该电流多达从基极端子流到发射极端子的电流的β倍比率。β为与器件及操作条件相关的参数，其受工艺偏差制约；电路一般被设计为与具有β比率范围的器件一起操作以便于制造。
当前用于驱动晶体管（尤其是BJT）的电流系统和方法存在缺点。例如，在如上所述的驱动器电路系统中，通过电阻器来施加电压和设置基极电流以驱动BJT导致功率耗散。另外，在操作期间，空间电荷聚集在BJT的基极-发射极结中，而为关断该BJT（即，转变到关断状态），该空间电荷必须被消散。同样地，当前的系统和方法通常要求耗散，这就导致功率损耗，从而导致低效的功率维护。
发明内容
本申请涉及一种用于驱动半导体器件的驱动器电路，所述驱动器电路包括：降压转换器，其被配置为生成基线电流；以及电容器，其耦合在所述降压转换器的输出端与地之间，所述电容器被配置为在所述降压转换器的关断期间储存电荷，并在所述降压转换器的接通期间对所储存的电荷进行放电作为峰值电流，其中，所述基线电流在所述电容器完全放电之前达到电流极限，并且在所述驱动器电路的输出端处的输出电流至少部分地基于所述基线电流和所述峰值电流。
本申请还涉及一种系统，所述系统包括：降压转换器，其被配置为生成基线电流；以及电容器，其耦合在所述降压转换器的输出端与地之间，所述电容器被配置为在所述降压转换器的关断期间储存电荷，并在所述降压转换器的接通期间对所储存的电荷进行放电作为峰值电流，其中所述基线电流在所述电容器完全放电之前达到电流极限，输出电流至少部分地基于所述基线电流和所述峰值电流，以及所述峰值电流大于至少两倍的所述基线电流的电流极限。
本申请还涉及一种生成输出电流的方法，所述方法包括：在降压转换器的关断期间，在电容器中存储电荷；在所述降压转换器的接通期间，对所储存的电荷进行放电作为峰值电流；以及在所述降压转换器的接通期间，利用降压转换器来生成基线电流，其中所述基线电流在所述电容器完全放电之前达到电流极限，所述输出电流为所述基线电流与所述峰值电流之和，以及所述峰值电流大于两倍的所述基线电流的电流极限。
附图说明
随着下文与所要求保护的主题一致的实施例的详细描述，这些主题的特征和优点将变得显而易见，下文的描述应参照附图进行考虑，在附图中：
图1示出了与本申请一致的驱动器电路的一示例性实施例；
图2示出了与本申请一致的驱动器电路的另一示例性实施例；
图3示出了与本申请一致的驱动器电路的一个示例性实施例；
图4示出了与本申请一致的驱动器电路的一示例性实施例；
图5为根据一些示例性实施例的操作流程图；以及
图6示出了根据一些示例性实施例的波形图。
尽管下述具体实施方式将参照说明性实施例来进行，但是对本领域的技术人员来说，许多替换、修改和变形都是显而易见的。
具体实施方式
概括地，本申请针对一种用于高效地驱动晶体管的系统。特别地，该系统包括：用于驱动负载的电流控制切换器件（例如双极性结型晶体管BJT），以及被耦合到该BJT上并被配置为高效地驱动该BJT的驱动器电路。所述BJT在接通期间会需要恒定的电流驱动。所述驱动器电路包括降压转换器配置，所述降压转换器配置用于高效地生成用于驱动所述BJT的基极端子区的基极电流。所述驱动器电路的降压转换器配置被配置为提供一种更高效的生成BJT操作所需的基极电流的方法。
图1示出了与本申请一致的用于驱动晶体管的系统100。图1中所描述的系统100可以包括在通用的或定制的集成电路（IC）中或组成通用的或定制的集成电路的一部分，所述通用的或定制的集成电路例如半导体集成电路芯片、片上系统（SoC）等等。系统100可包括驱动器电路102，所述驱动器电路102被配置为生成电流并将电流施加到BJT104来驱动负载106。BJT104可包括三个不同掺杂的半导体区：发射区、基区和集电区。如图所示，BJT104为NPN配置，并且三区分别为n型、p型和n型，其中，每个半导体区被连接到一端子，适当地标记为：发射极（e）、基极（b）和集电极（c）。
如图所示，驱动器电路102包括降压转换器配置，所述降压转换器配置用于生成基极电流IB并将基极电流IB施加到BJT104的基极端子b。然后，基极电流IB被放大以产生大的集电极和发射极电流。例如，当从发射极e到基极b测量到正的电势差（即，当基极b相对于发射极e为高）时，BJT104为正向激活（或简单地，“激活”）或处于饱和。如果在集电极端子处的电压高于在基极端子处的电压，则BJT104处于激活模式。如果在基极端子处的电压高于在集电极端子处的电压，则BJT104处于饱和，这相当于逻辑的“接通”或者说闭合的开关。在接通状态下，电流在BJT104的集电极c和发射极e之间流动。
一些电流驱动类的半导体器件（例如，诸如BJT104）以及一些电压驱动类的器件（例如，结型场效应晶体管（JEFT））在接通期间需要恒定的电流驱动。驱动器电路102的降压转换器配置被配置为高效地生成用于BJT104的基极电流IB，所述基极电流在驱动器电路102的操作期间是连续的。如图所示，BJT104具有耦合到驱动器电路102的输出端的基极b。驱动器电路102可包括电感器L和输出电容器C。电感器L可经由切换器件110耦合到电压源108。如图所示，切换器件110为场效应晶体管（FET），更加具体地为P沟道单栅极增强型FET。切换器件110可由控制电路112来进行控制。正如通常所理解的，控制电路112可被配置为对切换器件110在断开与闭合状态之间进行控制。例如，如果切换器件110断开，则电压源108从电路中移除并与电感器L断开连接，然而，如果切换器件110闭合，则电压源108被耦合到电感器L上。控制电路112可包括脉宽调制（PWM）电路、电源开关驱动器电路以及电源开关电路，所述电源开关电路至少包括一个电源开关器件（例如，PMOS，NMOS，SiC，等等）。
电感器L可进一步被耦合到二极管114，以在切换器件110的关断期间为电感电流提供通路。如图所示，二极管114可包括肖特基二极管114。应该注意的是，二极管114可包括：以与切换器件110互补的方式进行控制的其他已知类型的二极管或同步整流器解决方案（例如，诸如金属氧化物半导体FET即MOSFET），其被配置为与高频电路一起使用并提供正向上的低电压降以及快速切换行为。
在一些示例性实施例中，BJT104可包括碳化硅（SiC）或为SiC器件。SiC具有对于诸如BJT之类的半导体功率器件有利的材料特性。例如，SiC具有高击穿电场，这使得其能够用于制造小尺寸、低阻抗并可快速切换的高电压、高功率器件。SiC的击穿场大约比硅的击穿场高十倍。SiC还具有比硅高近三倍的热导率。因此，SiC器件能够在极高的功率电平下操作，同时高效地消散生成的余热。SiC的宽带隙为SiC器件开辟了在极高温下的应用，而这对于实现例如井下钻探或制作紧凑、轻质电力电子装置来说极为重要。
由于以上所述的特性，具有SiC的晶体管的电鲁棒极高。在高温下操作的能力使其能够更长时间的经受短路操作或过度负载状态。由SiC制造的功率晶体管具有正温度系数，这使其免于麻烦的二次击穿，并使其易于并联。SiC的高的饱和电子漂移速度允许SiC器件在高频下操作，这也有利于减小无源装置的尺寸。
如果BJT104包括SiC，则BJT104可具有以下特性。BJT104可具有宽带隙，因此，BJT104的基极发射极电压VBE在导通期间可以为～3伏。BJT104具有的基极阻抗RB明显低于通常在MOSFET中提供的栅极阻抗RG。BJT104在导通期间通常需要直流（DC）基极电流IB。最后，包括SiC的BJT104可具有“与MOSFET类似”的电容CBE和CBC，所述电容需要被快速充电以实现快速切换速度。因此，BJT104在快速切换间隔期间可以被认为是电荷控制器件即，该器件的切换性能由电荷可多快地进出电容来决定。
尽管图1-4示出了对BJT104进行驱动的驱动器电路102，但是示例性实施例可以变化并且不限于此。例如，驱动器电路102被配置为生成高峰值电流，然后生成较低的稳态电流，这可以被用于驱动除SiC的BJT之外的其他器件。因此，驱动器电路102可以被用于驱动任一具有与SiC BJT相似的电流分布的器件（例如高电流晶闸管或SiC金属氧化物半导体FET即MOSFET）。尽管高电流晶闸管或SiC MOSFET的操作可以不同于针对SiC BJT所公开的操作，但是示例性实施例可以被配置为生成所需要的电流。
典型的电流驱动器电路系统包括连接到BJT的基极上的电阻器。相反地，示例性实施例可包括用于驱动器电路102的降压转换器配置，这比常规使用的电阻器更加有效。然而，示例性实施例不限于此，而是可以包括不同于图1所示的降压转换器的配置。由于驱动器电路102生成的基极电流IB（在电流极限内）与源电压VDC和基极-发射极电压VBE都相独立，因此驱动器电路102可导致多达75%的功率节省（假设15伏偏置，SiC BJT以及80%有效的降压转换），即功率损耗为1/4。
例如，典型的电流驱动器电路可生成用于BJT的恒定的稳态基极电流。由于基极电流IB为BJT必须携带的最大集电极电流的函数，故而典型的驱动电路必须基于初始的高峰值电流来生成恒定的稳态基极电流以使BJT能够转变到接通状态。
与此相反，驱动器电路102可被配置为提供初始的峰值电流用于将BJT104转变到接通状态，并且还在接通期间以更高的效率来提供稳态基极电流IB。为了提供该初始的峰值电流，驱动器电路102可以在输出电容器C中储存电荷。在BJT104接通的情况下，储存在输出电容C中的电荷可被放电到BJT104的基极端子b以提供快速切换行为通常所需要的初始的高峰值电流。
为了以改进的效率来提供稳态基极电流IB，驱动器电路102可被配置为在BJT104的接通期间工作在电流极限设置值。由于输出电容器C可提供BJT104所需要的用于转变到接通状态的初始的高峰值电流，所以驱动器电路102可工作在电流极限设置值，并在转变到接通状态之后，仅基于BJT104所需要的稳态基极电流IB来生成电流。因此，驱动器电路102可将基极电流IB从BJT104所需要的用于转变到接通状态的最大值减少到稍高于BJT104所需要的用于操作的最小的稳态基极电流IB。因此，正接通电压可变为VBE+IB*RSW，这是实现理想效率的最佳电压。由于降压转换器配置的高频操作，驱动器电路102将通过输出电容C被放电的时间来达到电流极限，从而在驱动器电路102的操作期间提供不间断的、连续的基极电流IB。
由于驱动器电路102可被配置为在BJT104的导通时段期间减少基极电流IB，故而驱动器电路102可减少驱动器功率损耗或使驱动器功率损耗最小。如上所述，基极电流IB为器件必须携带的最大的集电极电流的函数，因此，如果BJT从12伏轨中需要1安的基极电流，那么这可导致12瓦的驱动器功率损耗，该功率损耗中仅3瓦是由于BJT（由于IB*VBE）导致的。当驱动器电路102不通过电阻器为BJT104加电时，驱动器功率损耗可被减少。另外，由于驱动器电路102可减少所需要的稳态基极电流IB，故而驱动器电路102可进一步减少在BJT104的导通时段期间的驱动器功率损耗。为此，驱动器电路102可被配置为在接通和关断时发送附加的峰值电流，来向BJT104的电容CBE和CBC进行充电和放电。为了实现受益于BJT104的极快的切换速度，峰值电流应处于两倍到四倍的基极电流IB的范围内。
驱动器电路102可被配置为减轻源电感的负反馈效应。例如，接通和关断的峰值电流必须来源于适当的电压电平（例如，在接通时为+10伏或更高，并且在关断时为-10伏或更低）。驱动器电路102可被配置为高效地提供在BJT104的接通期间的正的、高电压的初始峰值电流，以及稳态基极电流。例如，驱动器电路102可被配置为提供接近于利用以下等式所计算的最小电压，VMIN=VBE+IB*RDRV，其中IB*RDRV为驱动器电路102的输出阻抗两端的电压降。驱动器电路102还可以被配置为实现所期望的（从BJT104的基极端子b流出的）关断电流的振幅。
参照图2，用于驱动晶体管的系统200的另一示例性实施例被示出在图2中。如图所示，系统200可包括图1的驱动器电路102和BJT104。系统200进一步包括电流变压器216和二极管218，电流变压器216和二极管218耦合到驱动器电路102、BJT104以及负载106以提供成比例的基极驱动配置。系统200可被配置为进一步提高驱动器电路102的效率。例如，驱动器电路102的电流极限可被设置为较低值，目的在于提供刚好的驱动电流以使得集电极电流开始流动。
图3示出了根据一些示例性实施例的用于驱动晶体管的系统300。除图3中添加了由信号325控制的受控开关320外，图3中所示的系统300与图1中所示的系统100相似。根据一些示例性实施例，驱动器电路102的输出端和BJT104的基极端子b可被受控开关320分隔。受控开关320可在BJT104的关断期间允许输出电容器C充电至更高电压，由此，驱动器电路102可以在所述更高电压处（例如，12伏左右）闲置。在BJT104的接通情况下，储存在输出电容器C中的更高的电压可被放电到BJT104的基极端子b以提供快速切换行为通常所需要的初始的高峰值电流。
图4示出了根据一些示例性实施例的用于驱动晶体管的系统400。除图4中添加了由信号425控制的受控开关420外，图4中所示的系统400与图2中所示的系统200相似。根据一些示例性实施例，驱动器电路102的输出端和BJT104的基极端子b可被受控开关420分隔。受控开关420可在BJT104的关断期间允许输出电容器C充电至更高电压，由此，驱动器电路102可以在所述更高电压处（例如，12伏左右）闲置。在BJT104的接通情况下，储存在输出电容器C中的更高的电压可被放电到BJT104的基极端子b以提供快速切换行为通常所需要的初始的高峰值电流。
图5示出了根据一些示例性实施例的操作的流程图。在步骤510处，在BJT104的关断期间，电荷可被储存在电容器中。在步骤520处，在BJT104的接通期间，所储存的电荷可被放电作为峰值电流。在步骤530处，在BJT104的接通期间，可以利用降压转换器生成基线电流，该基线电流在电容器被完全放电之前达到电流极限。因此，输出电流在由电容器提供的峰值电流与由降压转换器生成的基线电流之间可以是连续的。
图6示出了根据一些示例性实施例的波形图。信号610为命令BJT104接通或关断的控制信号，其中数字高信号对应于BJT104处于接通状态。信号620为BJT104的基极电流的示例。信号620中所示的初始的峰值电流是由向BJT104放电的输出电容器C引起的。信号630为驱动器电路102中的降压电感器电流的示例，并且在BJT104的接通期间，将经输出电容器C滤波而成为基极电流。最后，信号640为降压输出电压的示例。
这里所描述的某些实施例可以在系统中实现，该系统包括以独立或组合的方式存储有指令的一个或多个存储介质，所述指令在由一个或多个处理器执行时实现这里所描述的方法和/或操作。处理器可以包括例如系统CPU（例如，核心处理器）和/或可编程电路。因此，根据这里所描述的方法的操作旨在可以分布在多个物理装置上，比如在几个不同的物理位置上的处理结构。
存储介质可以包括任何类型的有形介质，例如，任何类型的磁盘（包括软盘、光盘、压缩光盘只读存储器（CD-ROM），可擦写压缩光盘（CD-RW），数字多用光盘（DVD）和磁光盘），半导体装置（比如只读存储器（ROM），诸如动态和静态的RAM之类的随机存取存储器（RAM），可擦除可编程只读存储器（EPROM），电可擦除可编程只读存储器（EEPROM），闪存，磁卡或光卡），或者适合于存储电子指令的任一类型的介质。
这里所描述的各种示例性实施例可以利用硬件元件，软件元件，或其任意组合来实现。硬件元件的示例可包括处理器、微处理器、电路、电路元件（例如，晶体管、电阻器、电容器，等等）、集成电路、特定用途集成电路（ASIC）、可编程逻辑装置（PLD）、数字信号处理器（DSP）、现场可编程门阵列（FPGA）、逻辑门、寄存器、半导体装置、芯片、微芯片、芯片集，等等。
在这里的任一实施例中所使用的“电路系统”或“电路”可以以单个或以任一组合的方式包括例如硬线电路、可编程电路、状态机电路，存储由可编程电路系统执行的指令的固件，和/或包括在更大系统中的电路，例如，包括在一部分集成电路中的分立元件。另外，这里所描述的任一开关装置可包括已知的或后开发的开关电路的任一类型，例如，诸如MOS晶体管、BJT、SiC等等。
在整个说明书中提及的“一个示例性实施例”或“示例性实施例”意味着所描述的与示例性实施例有关的特定的特征、结构或特性包括在至少一个示例实施例中。因此，在整个说明书的不同位置出现的短语“在一个示例性实施例中”或“在示例性实施例中”不需要全部涉及相同的示例性实施例。此外，所述特定的特征、结构或特性可以在一个或多个示例性实施例中以任一适当的方式组合。
这里所使用的术语和表述被用做描述而不是限制，并且在使用这些术语和表述时无意于排除所示和所描述特征（或其部分的）的任何等同物，并且应该认识到，各种变化可能包含在权利要求的范围内。因此，该权利要求旨在涵盖所有此类等同物。各种特征、方面、以及示例性实施例在这里已经被描述，该特征、方面以及示例性实施例可相互结合并且可变型和修改，正如本领域技术人员所能理解的那样。因此，本发明公开内容应该被认为包括了这些组合、变型和修改。

Claims (20)

1.一种用于驱动半导体器件的驱动器电路，所述驱动器电路包括：
降压转换器，其被配置为生成基线电流；以及
电容器，其耦合在所述降压转换器的输出端与地之间，所述电容器被配置为在所述降压转换器的关断期间储存电荷，并在所述降压转换器的接通期间对所储存的电荷进行放电作为峰值电流，
其中，所述基线电流在所述电容器完全放电之前达到电流极限，并且在所述驱动器电路的输出端处的输出电流至少部分地基于所述基线电流和所述峰值电流。
2.根据权利要求1所述的驱动器电路，其中，所述半导体器件为双极性结型晶体管，并且其中，所述驱动器电路被配置为将所述输出电流输出到所述双极性结型晶体管的基极端子。
3.根据权利要求2所述的驱动器电路，其中，所述双极性结型晶体管为碳化硅器件。
4.根据权利要求1所述的驱动器电路，进一步包括：
受控开关，其耦合在所述降压转换器的输出端与所述驱动器电路的输出端之间，所述受控开关被配置为在所述降压转换器的接通期间导通，
其中，所述电容器被配置为：与所述受控开关导通时相比，所述电容器在所述受控开关不导通时充电至更高的电压。
5.根据权利要求4所述的驱动器电路，其中，所述电容器被配置为：当所述受控开关开始导通时，将所述更高的电压放电到所述半导体器件中的双极性结型晶体管的基极端子。
6.根据权利要求1所述的驱动器电路，其中，所述峰值电流大于至少两倍的所述基线电流的电流极限。
7.根据权利要求1所述的驱动器电路，其中，所述降压转换器包括：
电感器，所述电感器耦合在输入电压源与所述降压转换器的输出端之间；以及
第一开关，所述第一开关耦合在所述电压源与所述电感器之间。
8.根据权利要求7所述的驱动器电路，其中，所述降压转换器进一步包括：
控制电路，所述控制电路被配置为控制所述第一开关导通来增加所述基线电流，并控制所述第一开关不导通来减少所述基线电流；以及
二极管，所述二极管具有耦合到地的第一端和耦合在所述电感器与所述第一开关之间的第二端，所述二极管被配置为在所述控制电路的关断期间为电感器电流提供通路。
9.根据权利要求1所述的驱动器电路，进一步包括：
变压器，所述变压器被配置为基于外部电流来生成变压器电流，
其中，在所述驱动器电路的输出端处的所述输出电流至少部分地基于所述变压器电流。
10.根据权利要求9所述的驱动器电路，进一步包括：
二极管，所述二极管具有耦合到所述降压转换器的输出端上的第一端；以及
电阻器，所述电阻器耦合在所述二极管的第二端与地之间，
其中，所述电流变压器与所述电阻器并联。
11.根据权利要求9所述的驱动器电路，其中，所述基线电流的电流极限近似等于所述半导体器件中的双极性结型晶体管的操作所需的最小电流。
12.根据权利要求11所述的驱动器电路，其中，所述电流变压器被配置为基于所述外部电流来增加所述变压器电流。
13.一种系统，所述系统包括：
降压转换器，其被配置为生成基线电流；以及
电容器，其耦合在所述降压转换器的输出端与地之间，所述电容器被配置为在所述降压转换器的关断期间储存电荷，并在所述降压转换器的接通期间对所储存的电荷进行放电作为峰值电流，其中
所述基线电流在所述电容器完全放电之前达到电流极限，
输出电流至少部分地基于所述基线电流和所述峰值电流，以及
所述峰值电流大于至少两倍的所述基线电流的电流极限。
14.根据权利要求13所述的系统，进一步包括：
包括碳化硅的双极性结型晶体管，所述双极性结型晶体管的基极被配置为接收所述输出电流。
15.根据权利要求13所述的系统，进一步包括：
受控开关，其耦合到所述降压转换器的输出端，所述受控开关被配置为在所述降压转换器的接通期间导通，
其中，所述电容器被配置为：与所述受控开关导通时相比，所述电容器在所述受控开关不导通时被充电至更高的电压。
16.根据权利要求15所述的系统，其中，所述电容器被配置为：当所述受控开关开始导通时，将所述更高的电压放电到所述双极性结型晶体管的基极端子。
17.根据权利要求14所述的系统，进一步包括：
电流变压器，所述电流变压器被配置为基于外部电流来生成变压器电流，
其中，所述输出电流为所述基线电流、所述峰值电流以及所述变压器电流之和。
18.一种生成输出电流的方法，所述方法包括：
在降压转换器的关断期间，在电容器中存储电荷；
在所述降压转换器的接通期间，对所储存的电荷进行放电作为峰值电流；以及
在所述降压转换器的接通期间，利用降压转换器来生成基线电流，其中
所述基线电流在所述电容器完全放电之前达到电流极限，
所述输出电流为所述基线电流与所述峰值电流之和，以及
所述峰值电流大于两倍的所述基线电流的电流极限。
19.根据权利要求18所述的方法，进一步包括：
用所述输出电流对包括碳化硅的双极性结型晶体管进行驱动。
20.根据权利要求19所述的方法，进一步包括：
基于在所述双极性结型晶体管的集电极处的电流来生成变压器电流，其中，所述输出电流为所述基线电流、所述峰值电流和所述变压器电流之和。
CN201310574509.2A 2012-11-15 2013-11-15 用于驱动半导体器件的驱动器电路、系统及方法 Pending CN103825432A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261726710P 2012-11-15 2012-11-15
US61/726,710 2012-11-15

Publications (1)

Publication Number Publication Date
CN103825432A true CN103825432A (zh) 2014-05-28

Family

ID=50681124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310574509.2A Pending CN103825432A (zh) 2012-11-15 2013-11-15 用于驱动半导体器件的驱动器电路、系统及方法

Country Status (3)

Country Link
US (1) US20140132312A1 (zh)
KR (1) KR20140063466A (zh)
CN (1) CN103825432A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104967316A (zh) * 2015-07-13 2015-10-07 南京航空航天大学 Buck型双电源碳化硅双极性晶体管驱动电路及其控制方法
CN109547000A (zh) * 2018-12-20 2019-03-29 深圳市必易微电子有限公司 电荷回收电路及方法、供电电路及方法以及开关电源电路系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627962B2 (en) * 2015-03-09 2017-04-18 Texas Instruments Incorporated Fast blocking switch
CN104901668B (zh) * 2015-05-14 2017-11-28 湖南大学 一种碳化硅双极结型晶体管的静态驱动装置及方法
US11585844B1 (en) * 2021-09-09 2023-02-21 Board Of Regents, The University Of Texas System Systems, circuits, and methods to detect gate-open failures in MOS based insulated gate transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418702A (en) * 1993-01-04 1995-05-23 U.S. Philips Corporation Switch mode power supply with BJT/MOSFET cascode circuit
US7218164B2 (en) * 2004-03-31 2007-05-15 Stmicroelectronics, S.R.L. Emitter switching driving network to control the storage time
CN101090239A (zh) * 2006-12-14 2007-12-19 崇贸科技股份有限公司 电源转换器的补偿电路与方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860184A (en) * 1987-09-23 1989-08-22 Virginia Tech Intellectual Properties, Inc. Half-bridge zero-voltage switched multi-resonant converters
US6232752B1 (en) * 1999-11-10 2001-05-15 Stephen R. Bissell DC/DC converter with synchronous switching regulation
JP3494154B2 (ja) * 2001-03-12 2004-02-03 日産自動車株式会社 パワートランジスタの駆動用電源回路
TW200723195A (en) * 2005-12-01 2007-06-16 Tm Technology Inc Driving circuit capable of reducing power consumption
US7688045B2 (en) * 2006-08-07 2010-03-30 Addtek Corp. DC power conversion circuit with constant current output
US8193848B2 (en) * 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
WO2012030867A2 (en) * 2010-08-30 2012-03-08 The Trustees Of Dartmouth College High-efficiency base-driver circuit for power bipolar junction transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418702A (en) * 1993-01-04 1995-05-23 U.S. Philips Corporation Switch mode power supply with BJT/MOSFET cascode circuit
US7218164B2 (en) * 2004-03-31 2007-05-15 Stmicroelectronics, S.R.L. Emitter switching driving network to control the storage time
CN101090239A (zh) * 2006-12-14 2007-12-19 崇贸科技股份有限公司 电源转换器的补偿电路与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104967316A (zh) * 2015-07-13 2015-10-07 南京航空航天大学 Buck型双电源碳化硅双极性晶体管驱动电路及其控制方法
CN109547000A (zh) * 2018-12-20 2019-03-29 深圳市必易微电子有限公司 电荷回收电路及方法、供电电路及方法以及开关电源电路系统

Also Published As

Publication number Publication date
US20140132312A1 (en) 2014-05-15
KR20140063466A (ko) 2014-05-27

Similar Documents

Publication Publication Date Title
Ren et al. A compact gate control and voltage-balancing circuit for series-connected SiC MOSFETs and its application in a DC breaker
JP7149942B2 (ja) ゲート駆動回路およびそれを動作させる方法
JP6392347B2 (ja) スイッチング回路およびこれを備えた電源回路
Seidel et al. A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors
JP6419649B2 (ja) ゲート駆動回路
JP2010051165A (ja) 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
Ramanarayanan et al. Course material on switched mode power conversion
KR101831371B1 (ko) 안정화된 스위칭 주파수를 갖는 벅 변환기
WO1998007237A1 (en) Cryogenically-cooled switching circuit
CN103825432A (zh) 用于驱动半导体器件的驱动器电路、系统及方法
CN105281729B (zh) 用于控制功率半导体开关的方法和电路
US9608514B2 (en) Diode circuit and power factor correction boost converter using the same
Zhang et al. High-frequency integrated gate drivers for half-bridge GaN power stage
CN108574399A (zh) 电力电子装置、控制方法和包括单个半导体封装的装置
JP2018093702A (ja) ノーマリオン型トランジスタを組み込んだパワーコンバータのためのゲートドライバ回路及びその方法
Maksimović et al. Monolithic very high frequency GaN switched-mode power converters
CN103248205B (zh) 开关驱动器电路、电源系统和用于控制电源开关的方法
Ma Driving GaN power transistors
US20160134271A1 (en) Buffer circuit
US8416015B2 (en) Active rectifying apparatus
KR102313483B1 (ko) 스위칭 장치 및 전력 변환 장치
JP2013536665A (ja) バックコンバータ、および、少なくとも１つのｌｅｄに対する電流を形成する方法
CN108476018B (zh) 缓冲电路及半导体装置
Zhou et al. A 1200V/100A all-SiC power module for boost converter of EV/HEV's motor driver application
JP2008306919A (ja) 集積電力変換装置およびゲートドライバ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140528