CN103823781A

CN103823781A - 一种现场可编程门阵列逻辑代码的下载装置

Info

Publication number: CN103823781A
Application number: CN201410074932.0A
Authority: CN
Inventors: 胡凯; 杨海钢; 徐春雨; 曾宪理; 王德利
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2014-03-03
Filing date: 2014-03-03
Publication date: 2014-05-28
Anticipated expiration: 2034-03-03
Also published as: CN103823781B

Abstract

本发明公开了一种现场可编程门阵列逻辑代码下载装置，该装置由计算机、USB接口、USB协议转换器、晶体振荡器、JTAG下载接口模块、系统控制器组成，USB接口与计算机数据端连接，电源转换器与USB接口连接，USB协议转换器与USB接口和系统控制器连接，系统控制器分别与USB协议转换器、晶体振荡器和JTAG下载接口模块连接，JTAG下载接口模块与系统控制器连接，本发明通过USB接口对FPGA器件进行JTAG模式下的逻辑代码下载。该装置在进行FPGA逻辑代码下载时下载速率可调，并可在下载的同时监测FPGA器件工作状态及逻辑代码下载进度。

Description

一种现场可编程门阵列逻辑代码的下载装置

技术领域

本发明涉及现场可编程门阵列器件(FPGA)的下载技术领域，尤其涉及一种JTAG(国际标准测试协议)模式下通过USB接口对FPGA进行逻辑代码下载的技术。

背景技术

现场可编程门阵列器件实现的逻辑功能由用户对其进行编程下载来确定，对现场可编程门阵列器件进行编程需使用专门的逻辑代码下载装置。目前，针对现有技术的现场可编程门阵列的下载装置为基于并口(LPT口，又称打印机接口)的下载装置，该下载装置下载逻辑代码速率较慢，采用分立数字元件实现控制器，稳定性比较差。随着计算机硬件技术的快速发展，近些年生产的计算机已很少具有并口，取而代之是方便高效的USB接口。

发明内容

(一)要解决的技术问题

为了解决现有技术的问题，本发明的目的在于提供一种现场可编程门阵列逻辑代码的下载装置。

(二)技术方案

本发明一种现场可编程门阵列逻辑代码的下载装置，可以通过以下技术方案来实现：该下载装置主要包括：计算机、USB接口、USB协议转换器、晶体振荡器、JTAG下载接口模块、系统控制器组成，其中：

计算机，接收符合USB协议的现场可编程门阵列的串行工作状态信息，输出现场可编程门阵列的逻辑代码；

USB接口与计算机数据端连接，接收并发送逻辑代码，接收并发送符合USB协议的现场可编程门阵列的串行工作状态信息，输出5V电压信号至电源转换器；

电源转换器与USB接口连接，将电压信号转换成两路电压信号，用于为USB协议转换器和系统控制器的供电；

USB协议转换器与USB接口和系统控制器连接，接收系统控制器输出的关于可编程逻辑门阵列工作状态的8位并行数据，生成并输出符合USB协议的现场可编程门阵列的串行工作状态信息，接收USB接口输出的逻辑代码，对逻辑代码进行USB协议转换，生成并输出8位并行数据；

系统控制器分别与USB协议转换器、晶体振荡器和JTAG下载接口模块连接，接收晶体振荡器输出的时钟信号，接收USB协议转换器输出的8位并行数据，并根据国际标准测试协议，将时钟信号、8位并行数据转换生成并输出现场可编程门阵列下载所需的现场可编程门阵列的测试时钟TCK、测试模式选择信号TMS和输入测试数据信号TDI；将接收JTAG下载接口模块中的测试数据TDO转换并输出关于可编程逻辑门阵列工作状态的8位并行数据；

JTAG下载接口模块与系统控制器连接，下载并输出系统控制器生成的测试时钟TCK、测试模式选择信号TMS和输入测试数据信号TDI，接收并输出现场可编程门阵列产生的测试数据TDO信号。

(三)有益效果

本发明中的装置正是针对现场可编程门阵列器件而设计的。本发明通过USB(通用串行总线)接口对FPGA器件进行JTAG模式下的逻辑代码下载。该装置在进行FPGA逻辑代码下载时下载速率可调，并可在下载的同时监测FPGA器件工作状态及逻辑代码下载进度。该装置控制模块中下载速率选择单元不仅能够灵活的设置现场可编程门阵列器件的下载速率，还能通过装置控制模块中下载进度显示单元和下载状态显示监测现场可编程门阵列器件的下载过程。装置中系统控制器采用现场可编程门阵列实现，代替传统下载装置中的分立数字元件，稳定性较高。该装置对于现场可编程门阵列器件的程序开发与调试有重要意义，是自研现场可编程门阵列器件的应用推广中必不可少的配套装置。

它的优点在于硬件电路简单、下载速率可控、现场可编程门阵列下载状态可实时显示、人机接口友好、使用简便、工作稳定等。

附图说明

图1所示是现场可编程门阵列逻辑代码的下载装置电路原理框图；

图2所示是现场可编程门阵列逻辑代码的计算机中控制模块功能框图；

图3所示是现场可编程门阵列逻辑代码的下载装置下载流程框图。

具体实施方式

为使本发明的技术方案更加清晰，下面结合附图对本发明进行详细描述。

图1是本发明一种现场可编程门阵列逻辑代码下载装置电路原理框图，该装置由计算机、USB接口、USB协议转换器、晶体振荡器、JTAG下载接口模块、系统控制器组成，其中：计算机，接收符合USB协议的现场可编程门阵列(FPGA)的串行工作状态信息，输出现场可编程门阵列的逻辑代码；USB接口与计算机数据端连接，接收并发送逻辑代码，接收并发送符合USB协议的现场可编程门阵列的串行工作状态信息，输出5V电压信号至电源转换器；电源转换器与USB接口连接，将电压信号转换成两路电压信号，用于为USB协议转换器和系统控制器的供电；USB协议转换器与USB接口和系统控制器连接，接收系统控制器输出的关于可编程逻辑门阵列工作状态的8位并行数据，生成并输出符合USB协议的现场可编程门阵列的串行工作状态信息，接收USB接口输出的逻辑代码，对逻辑代码进行USB协议转换，生成并输出8位并行数据；系统控制器分别与USB协议转换器、晶体振荡器和JTAG下载接口模块连接，接收晶体振荡器输出的时钟信号，接收USB协议转换器输出的8位并行数据，并根据国际标准测试协议(JTAG)，将时钟信号、8位并行数据转换生成并输出现场可编程门阵列下载所需的现场可编程门阵列的测试时钟TCK、测试模式选择信号TMS和输入测试数据信号TDI；将接收JTAG下载接口模块中的测试数据TDO转换并输出关于可编程逻辑门阵列工作状态的8位并行数据；JTAG下载接口模块与系统控制器连接，下载并输出系统控制器生成的测试时钟TCK、测试模式选择信号TMS和输入测试数据信号TDI，接收并输出现场可编程门阵列产生的测试数据TDO信号。

所述电源转换器，接收并将USB接口输出的5V直流电压转换产生1.5V和3.3V两种直流电压，并将此两种电源分别输出至USB协议转换器和系统控制器，用于USB协议转换器和系统控制器工作所需的1.5V和3.3V直流电源供电。USB协议转换器选取FT245R转换器。系统控制器采用EP1C3T100控制器。所述时钟信号是20MHz方波信号用于系统控制器自身的时钟。

在对现场可编程门阵列器件进行逻辑代码下载时，JTAG下载接口模块通过读取现场可编程门阵列器件的TDO输出波形来获取现场可编程门阵列器件的工作状态，并通过USB接口将现场可编程门阵列器件的工作状态传回计算机的控制模块，计算机的控制模块根据现场可编程门阵列器件的状态信息来控制JTAG下载接口模块的下一步操作。

当需要对FPGA进行下载时，计算机通过USB接口发送数据至USB协议转换器，转换器将复杂的USB格式数据转换成简单的并行数据，系统控制器读取这些数据，并将这些数据转换成FPGA基于国际标准检测协议JTAG输入时所需的TCK、TMS、TDI信号，同时监测器件输出的TDO信号。JTAG下载接口模块通过读取FPGA器件的TDO端口输出波形来获取FPGA的工作状态，并通过USB接口将FPGA的工作状态传回计算机的控制单，计算机的控制单元根据FPGA的状态信息来控制装置的下一步操作。

图2是本发明控制模块功能框图。在进行代码下载之前，首先扫描FPGA是否正确安装，在界面上选择逻辑代码下载速率和选择将要下载的逻辑代码文件，然后对FPGA进行逻辑代码下载，界面上指示下载进度，状态栏显示器件下载状态。所述计算机中具有一控制模块，用于向下载装置发送指令和逻辑代码，并接收下载装置输出的可编程逻辑门阵列的工作状态信息；所述控制模块具有：器件扫描单元，用于在进行逻辑代码下载前检测JTAG下载接口模块与现场可编程门阵列是否正确连接；下载速率选择单元，用于将在下载逻辑代码时选择下载速率；下载文件选择单元，用于在下载逻辑代码前选择不同的逻辑代码文件；下载单元，用于控制USB接口开始进行逻辑代码下载；下载进度显示单元，用于显示逻辑代码文件向USB接口发送的进度；下载状态显示单元，接收USB接口返回的可编程逻辑门阵列的工作状态信息，用于下载逻辑代码前后显示现场可编程门阵列工作状态。

所述器件扫描的具体实现方案为：计算机通过USB接口向USB协议转换器发送器件发送扫描指令，扫描指令经过USB协议转换后生成8位并行数据并发送至系统控制器，系统控制器接收指令后产生对应的TCK、TMS、TDI信号时序，并输出至FPGA，系统控制器同时监测FPGA的TDO管脚输出波形，装置根据TDO波形识别已连接上的FPGA，并将扫描结果通过USB接口传回计算机，计算机将FPGA的扫描结果显示在界面上。若TDO上输出波形与扫描芯片扫描指令预期输出不符，则在软件界面上显示器件未正确连接。

图3所示是本发明下载流程框图，包括步骤如下：

JTAG下载接口模块首先对FPGA进行复位操作；系统控制器接收复位指令后产生对应的国际标准测试协议的TCK、TMS、TDI信号时序，并同时监测国际标准测试协议的TDO信号，JTAG下载接口模块根据TDO波形获取FPGA器件复位结果，并将复位结果通过USB接口传回计算机，计算机将复位结果显示在状态栏中。

对FPGA复位结果成功与否进行判断：

若FPGA复位失败，则下载结束。开发人员需检查系统连接情况，确认无误后再启动下一次复位操作。

若FPGA复位成功，则JTAG下载接口模块接下来进行FPGA初始化操作，系统控制器收到初始化指令后输出相应时序的TCK、TMS、TDI信号，同时监测TDO信号，装置根据TDO波形获取FPGA初始化结果，并将初始化结果通过USB接口传回计算机，计算机将初始化结果显示在状态栏中。若FPGA初始化失败，则下载结束。

若FPGA初始化成功，则装置开始向FPGA进行逻辑代码下载，系统控制器将通过USB接口接收到的计算机发送过来的逻辑代码数据转换为相应时序的TCK、TMS、TDI信号，并发送至JTAG下载接口模块，若此逻辑代码数据发送失败，则下载结束。

若逻辑代码下载完成，JTAG下载接口模块将对FPGA进行解冻操作，JTAG下载接口模块将控制FPGA进入解冻阶段，系统控制器接收解冻指令后产生对应的TCK、TMS、TDI信号时序，并同时监测TDO信号，根据TDO波形判断FPGA解冻结果，并将解冻结果通过USB接口传回计算机，计算机将FPGA的解冻结果显示在状态栏中，至此下载操作全部完成。

上述功能模块均为市场上常见功能模块或可简单实现模块，本领域相关技术人员均熟悉其具体实现方法，因此，在本发明中不再对各模块的具体结构和实现方法一一赘述。

以上所述为本发明的一种具体实现方法，但显然本发明的具体实现形式并不局限于此。应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理情况下，对它进行的各种显而易见的改变都在本发明的保护范围之内。

Claims

1.一种现场可编程门阵列逻辑代码下载装置，其特征在于：由计算机、USB接口、USB协议转换器、晶体振荡器、JTAG下载接口模块、系统控制器组成，其中：

2.根据权利要求1所述现场可编程门阵列逻辑代码的下载装置，其特征在于：所述电源转换器，接收并将USB接口输出的5V直流电压转换产生1.5V和3.3V两种直流电压，并将此两种电源分别输出至USB协议转换器和系统控制器，用于USB协议转换器和系统控制器工作所需的1.5V和3.3V直流电源供电。

3.根据权利要求1所述现场可编程门阵列逻辑代码的下载装置，其特征在于：计算机中具有一控制模块，用于向下载装置发送指令和逻辑代码，并接收下载装置输出的可编程逻辑门阵列的工作状态信息；所述控制模块具有：

器件扫描单元，用于在进行逻辑代码下载前检测JTAG下载接口模块与现场可编程门阵列是否正确连接；

下载速率选择单元，用于将在下载逻辑代码时选择下载速率；

下载文件选择单元，用于在下载逻辑代码前选择不同的逻辑代码文件；

下载单元，用于控制USB接口开始进行逻辑代码下载；

下载进度显示单元，用于显示逻辑代码文件向USB接口发送的进度；

下载状态显示单元，接收USB接口返回的可编程逻辑门阵列的工作状态信息，用于下载逻辑代码前后显示现场可编程门阵列工作状态。

4.根据权利要求1所述现场可编程门阵列逻辑代码的下载装置，其特征在于：USB协议转换器选取FT245R转换器。

5.根据权利要求1所述现场可编程门阵列逻辑代码的下载装置，其特征在于：系统控制器采用EP1C3T100控制器。

6.根据权利要求1所述现场可编程门阵列逻辑代码的下载装置，其特征在于：在对现场可编程门阵列器件进行逻辑代码下载时，JTAG下载接口模块通过读取现场可编程门阵列器件的TDO输出波形来获取现场可编程门阵列器件的工作状态，并通过USB接口将现场可编程门阵列器件的工作状态传回计算机的控制模块，计算机的控制模块根据现场可编程门阵列器件的状态信息来控制JTAG下载接口模块的下一步操作。

7.根据权利要求1所述现场可编程门阵列逻辑代码的下载装置，其特征在于：所述时钟信号是20MHz方波信号用于系统控制器自身的时钟。