CN103812798A - 均衡器 - Google Patents
均衡器 Download PDFInfo
- Publication number
- CN103812798A CN103812798A CN201210436714.8A CN201210436714A CN103812798A CN 103812798 A CN103812798 A CN 103812798A CN 201210436714 A CN201210436714 A CN 201210436714A CN 103812798 A CN103812798 A CN 103812798A
- Authority
- CN
- China
- Prior art keywords
- pad
- signal
- perforation
- equalizer
- microstrip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一种均衡器,包括一电路板、设置于该电路板上的均衡模块、第一及第二接地贯孔,该均衡模块包括两个接入端、第一及第二信号贯孔、第一及第二电阻、两个输出端、一第一微带线及一第二微带线。该第一微带线从第一信号贯孔与底层电连接处的焊盘上远离第二电阻的一侧延伸而出且在弯折后与连接第二电阻的第一端的焊盘相连,该第二微带线从第二信号贯孔与底层电连接处的焊盘上远离第二电阻的一侧延伸而出且在弯折后与连接第二电阻的第二端的焊盘相连。上述均衡器补偿效果较佳且走线区域面积较小。
Description
技术领域
本发明涉及一种均衡器。
背景技术
高频信号如数字信号在传输过程中容易发生高频衰减,导致数字信号传输错误率上升,故,在传输数字信号前常需通过均衡器对数字信号进行高频补偿,但现在的均衡器通常仅能对数字信号进行一级高频补偿,并不能根据实际需要进行多级高频补偿,对于数字信号的高频补偿效果较为有限。另外,现在的电路板上组件愈来愈多,因此,如何能够节省布线空间成为了现在设计电路板的重要问题。
发明内容
鉴于上述状况,有必要提供一种补偿效果较佳且走线区域面积较小的均衡器。
一种均衡器,包括一电路板、设置于该电路板上的均衡模块、第一及第二接地贯孔,该电路板为一多层板,该均衡模块包括第一及第二接入端、第一及第二信号贯孔、第一及第二电阻、第一及第二输出端、第一微带线及第二微带线,该第一及第二信号贯孔均贯穿该多层电路板,且该第一信号贯孔与顶层、中间层以及底层分别通过第一至第三焊盘电性连接,第二信号贯孔与顶层、中间层及底层分别通过第四至第六焊盘电性连接,该第一接入端连接至第一焊盘,该第二接入端连接至第四焊盘,该第一输出端连接至第二焊盘,该第二输出端连接至第五焊盘;该第一电阻的两端分别连接于第三及第六焊盘,一第七焊盘及一第八焊盘位于底层上且设置于第三及第六焊盘的同一侧,第七焊盘与第三焊盘之间的连线平行于第八焊盘与第六焊盘之间的连线,该第二电阻的两端分别连接于第七及第八焊盘;该第一微带线从第三焊盘上远离第七焊盘的一侧延伸而出且弯折后与第七焊盘相连,该第二微带线从第六焊盘上远离第八焊盘的一侧延伸而出且弯折后与第八焊盘相连;该第一及第二接地贯孔均电性连接电路板的所有地平面,且该第一接地贯孔设置于第一信号贯孔远离第二信号贯孔的一侧,第二接地贯孔设置于第二信号贯孔远离第一信号贯孔的一侧。
该均衡器可对高频信号进行多级补偿,补偿效果较佳,可以有效地降低传输信号的错误率,且其走线区域面积较小,可增加电路可布线空间。
附图说明
图1及是本发明均衡器的较佳实施方式的立体图。
图2是图1的另一方向的立体图。
图3是图1所示均衡器中的均衡模块的较佳实施方式的立体图。
图4是信号未经过本发明较佳实施方式的均衡器时的时域波形与经过图1所示的均衡器后的时域波形的对比图。
图5是SAS信号未经过本发明较佳实施方式的均衡器时的仿真眼图。
图6是SAS信号经过图1所示的均衡器后的仿真眼图。
主要元件符号说明
均衡器 | 100 |
电路板 | 10 |
顶层 | 11 |
第三层 | 13 |
底层 | 18 |
均衡模块 | 30 |
第一接入端 | 31 |
第二接入端 | 310 |
第一信号贯孔 | 32 |
第二信号贯孔 | 33 |
电阻 | R1、R2、R3 |
第一输出端 | 35 |
第二输出端 | 350 |
微带线 | 36、38 |
焊盘 | 21-26 |
接地贯孔 | 50、55 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1-3,本发明均衡器100的较佳实施方式包括一多层电路板10、设置于该多层电路板10上的均衡模块30以及两接地贯孔50、55。该多层电路板10接入待均衡的信号,然后通过该均衡模块30对该接入的信号进行均衡处理,实现对该信号的多级高频补偿。于本发明实施方式中,以一八层电路板10为例进行说明(图1中仅示出三层)。
该均衡模块30包括第一接入端31、第二接入端310、一第一信号贯孔32、一第二信号贯孔33、电阻R1、电阻R2、第一输出端35、第二输出端350以及两根微带线36、38。
该第一信号贯孔32及第二信号贯孔33贯穿该八层电路板10设置,且该第一信号贯孔32与顶层11、第三层13以及底层18分别通过焊盘21、23及25电性连接。第二信号贯孔33与顶层11、第三层13以及底层18分别通过焊盘22、24及26电性连接。本实施方式中,该第一信号贯孔32及第二信号贯孔33均成圆柱体状。
该第一接入端31及第二接入端310分别连接至焊盘21及22。于本实施方式中,该第一接入端31及第二接入端310为对应该第一信号贯孔32及第二信号贯孔33的两个矩形片体状,该两个矩形片体状均设置于顶层11的表面上。该第一接入端31及第二接入端310用于将电路板10的顶层11上接入的待均衡的信号接入至该均衡模块30进行均衡处理。
该第一输出端35及第二输出端350分别连接至焊盘23及24。于本实施方式中,该第一输出端35及第二输出端350为对应该第一信号贯孔32及第二信号贯孔33的两个矩形片体,该两个矩形片体均设置于第三层13的表面上。该第一输出端35及第二输出端350用以将由电路板10的顶层11上接入的且经过均衡模块30均衡处理后的信号输出至后端电子组件。
该焊盘25及26上还分别电性连接电阻R1的两端,该焊盘27及28位于焊盘25及26的同一侧,且焊盘25与27之间的连线平行于焊盘26与28之间的连线。该焊盘27及28上分别电性连接电阻R2的两端。
该两根微带线36及38的结构相同,下面将以微带线36为例对两根微带线的结构进行描述。该微带线36包括第一段360、第二段362及第三段366,其中第一段360从焊盘25未朝向焊盘27的一侧边向远离焊盘27的方向延伸而成,第三段366从焊盘27上朝向焊盘25的一侧边向焊盘25的方向延伸而成,第二段362大致呈U字形,且第二段362的一端与第一段360上未与焊盘25相连的一端相连,第二段362的第二端与第三段366上未与焊盘27相连的一端相连。
该两接地贯孔50、55与第一信号贯孔32、第二信号贯孔33呈直线排列,且该两接地贯孔50及55均电性连接电路板10的所有地平面,以为第一信号贯孔32及第二信号贯孔33提供完整的电流回流路径。其中,该接地贯孔50设置于第一信号贯孔32远离第二信号贯孔33的一侧,接地贯孔55设置于第二信号贯孔33远离第一信号贯孔32的一侧。
该接地贯孔50设置于微带线36的第二段362上未邻近电阻R1的一侧,接地贯孔55设置于微带线38的第二段上未邻近电阻R1的一侧。
由第一接入端31及第二接入端310接入的第一信号经过第一信号贯孔32及第二信号贯孔33时,部分第一信号直接从第一输出端35及第二输出端350输出;部分第一信号经第一信号贯孔32及第二信号贯孔33被传送至电阻R1,然后电阻R1反射回的部分第一信号将沿原路径返回至第一输出端35及第二输出端350,与第一接入端31及第二接入端310接入的完整的第一信号迭加形成一第二信号,再由第一输出端35及第二输出端350输出,实现对该第一信号的一级补偿。待该接入的第一信号经过第一信号贯孔32、第二信号贯孔33、电阻R1以及微带线36、38传送至电阻R2时,信号将被电阻R2沿原路径反射,其中部分信号将多次反射于电阻R2与电阻R1之间,部分信号则经过电阻R1与被电阻R1反射回去的信号一起经过第一信号贯孔32及第二信号贯孔33传送至第一输出端35及第二输出端350,并与接入的完整的第一信号迭加形成一第三信号,再由第一输出端35及第二输出端350输出,实现对该第一信号的二级补偿。其中,通过搭配电阻R1及R2的不同电阻值和微带线36及38的长度,可产生不同程度之均衡效应。
请参阅图4,其中曲线L1为未使用均衡器之差模输入损耗波形图,曲线L2为使用本发明的均衡器的波形图,其中曲线L2是均衡器中电阻R1的值取100欧姆,电阻R2的值取10欧姆获得的。比对该曲线L1与曲线L2可知:本发明的均衡效应在2.5GHz频率之前呈现平缓的响应,能够有效补偿高频传输损耗。
请参阅图5及图6,其中图5是待测SAS信号未经过均衡器时的仿真眼图,图6是待测SAS信号经过本发明均衡器后的仿真眼图。比对两图可见:当不加上均衡器时,因为通道衰减以及符际干扰效应,SAS信号之信号完整性不能符合SAS信号之要求。相对来说,当加上本发明均衡器时,虽然信号低频成分降低,但因为均衡器能有效加强波形之高频能量,反而能有效对抗通道衰减以及符际干扰效应,使信号完整性符合SAS信号之要求。
本发明的均衡器100可依次实现对高频信号的多级补偿,补偿效果较佳,可以有效降低传输信号的错误率。而且,本发明均衡器100的走线区域面积较小,增加电路可布线空间。
另外,本领域技术人员还可在本发明精神内做其它变化,当然,这些依据本发明精神所做的变化,都应包含在本发明所要求保护的范围内。
Claims (7)
1.一种均衡器,包括一电路板、设置于该电路板上的均衡模块、第一及第二接地贯孔,该电路板为一多层板,该均衡模块包括第一及第二接入端、第一及第二信号贯孔、第一及第二电阻、第一及第二输出端、第一微带线及第二微带线,该第一及第二信号贯孔均贯穿该多层电路板,且该第一信号贯孔与顶层、中间层以及底层分别通过第一至第三焊盘电性连接,第二信号贯孔与顶层、中间层及底层分别通过第四至第六焊盘电性连接,该第一接入端连接至第一焊盘,该第二接入端连接至第四焊盘,该第一输出端连接至第二焊盘,该第二输出端连接至第五焊盘;该第一电阻的两端分别连接于第三及第六焊盘,一第七焊盘及一第八焊盘位于底层上且设置于第三及第六焊盘的同一侧,第七焊盘与第三焊盘之间的连线平行于第八焊盘与第六焊盘之间的连线,该第二电阻的两端分别连接于第七及第八焊盘;该第一微带线从第三焊盘上远离第七焊盘的一侧延伸而出且弯折后与第七焊盘相连,该第二微带线从第六焊盘上远离第八焊盘的一侧延伸而出且弯折后与第八焊盘相连;该第一及第二接地贯孔均电性连接电路板的所有地平面,且该第一接地贯孔设置于第一信号贯孔远离第二信号贯孔的一侧,第二接地贯孔设置于第二信号贯孔远离第一信号贯孔的一侧。
2.如权利要求1所述的均衡器,其特征在于:该第一微带线包括第一段、第二段及第三段,其中第一段从第三焊盘上未朝向第七焊盘的一侧边向远离第七焊盘的方向延伸而成,第三段从第七焊盘上朝向第三焊盘的一侧边向第三焊盘的方向延伸而成,第二段呈U字形,且其一端与第一段上未连接于第三焊盘的一端相连,该第二段的另一端与第三段上未与第七焊盘相连的一端相连;该第二微带线包括第一段、第二段及第三段,其中第一段从第六焊盘上未朝向第八焊盘的一侧边向远离第八焊盘的方向延伸而成,第三段从第八焊盘上朝向第六焊盘的一侧边向第六焊盘的方向延伸而成,第二段呈U字形,且其一端与第一段上未连接于第六焊盘的一端相连,该第二段的另一端与第三段上未与第八焊盘相连的一端相连。
3.如权利要求1或2所述的均衡器,其特征在于:该第一及第二接入端均为矩形导电片。
4.如权利要求3所述的均衡器,其特征在于:该第一及第二接入端设置于顶层的表面上。
5.如权利要求1或2所述的均衡器,其特征在于:该第一及第二输出端均为矩形导电片。
6.如权利要求5所述的均衡器,其特征在于:该第一及第二输出端设置于中间层的表面上。
7.如权利要求1所述的均衡器,其特征在于:该第一及第二信号贯孔、第一及第二接地贯孔呈直线排列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210436714.8A CN103812798A (zh) | 2012-11-06 | 2012-11-06 | 均衡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210436714.8A CN103812798A (zh) | 2012-11-06 | 2012-11-06 | 均衡器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103812798A true CN103812798A (zh) | 2014-05-21 |
Family
ID=50709014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210436714.8A Pending CN103812798A (zh) | 2012-11-06 | 2012-11-06 | 均衡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103812798A (zh) |
-
2012
- 2012-11-06 CN CN201210436714.8A patent/CN103812798A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8952250B2 (en) | Connection structure and connection method for suprressing radiation of common noise in a superimposed wiring member | |
TW201138563A (en) | Reducing far-end crosstalk in chip-to-chip communication systems and components | |
WO2017099885A1 (en) | Capacitive compensation structures using partially meshed ground planes | |
CN102083277B (zh) | 印刷电路板及其布线方法 | |
CN102238810A (zh) | 印刷电路板及其布线方法 | |
TW201345209A (zh) | 等化器 | |
US20070238224A1 (en) | Printed circuit board | |
WO2016105782A1 (en) | Two-part electrical connector | |
JP2016018628A (ja) | 信号伝送用ケーブル | |
JP6202859B2 (ja) | プリント回路板及び電子機器 | |
CN103812798A (zh) | 均衡器 | |
CN103516311B (zh) | 均衡器 | |
US20140119422A1 (en) | Multi-stage equalizer | |
CN110730556B (zh) | 高速电路及低频减少被动等化器 | |
CN203675437U (zh) | 电路板及具有此电路板的电子装置 | |
US20060245229A1 (en) | Memory module having a matching capacitor and memory system having the same | |
JP6441850B2 (ja) | 多層プリント配線板 | |
CN103873400A (zh) | 均衡器 | |
CN103873401A (zh) | 均衡器 | |
US11395401B1 (en) | Printed circuit board structure and method for improved electromagnetic compatibility performance | |
Kim et al. | SI considerations in flexible channels on high-speed intra-panel interface for large-size flat panel display applications | |
EP2999316B1 (en) | Pin arrangement and electronic assembly comprising the same | |
Oikawa | An Energy Efficient DDR5 I/O Performance Boost in Clamshell Configuration by Charge Pumping From Non-Target Device | |
TWI462538B (zh) | 等化器 | |
TW201004519A (en) | Signal transmission structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140521 |