CN103779464A - 覆晶式发光二极管及其应用 - Google Patents

覆晶式发光二极管及其应用 Download PDF

Info

Publication number
CN103779464A
CN103779464A CN201210489396.1A CN201210489396A CN103779464A CN 103779464 A CN103779464 A CN 103779464A CN 201210489396 A CN201210489396 A CN 201210489396A CN 103779464 A CN103779464 A CN 103779464A
Authority
CN
China
Prior art keywords
layer
diamond
compound structure
semiconductor epitaxial
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210489396.1A
Other languages
English (en)
Inventor
甘明吉
宋健民
蔡百扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RiteDia Corp
Original Assignee
RiteDia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RiteDia Corp filed Critical RiteDia Corp
Publication of CN103779464A publication Critical patent/CN103779464A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明是有关于一种覆晶式发光二极管，包括：基板、半导体磊晶多层复合结构、第一与第二电极、第一与第二类金刚石/导电材料多层复合结构与绝缘保护层，其中，绝缘保护层为一具有不同折射率材料的堆栈结构，以及第一与第二类金刚石/导电材料多层复合结构于所述覆晶式发光二极管里可缓冲热应力现象，因此，所述覆晶式发光二极管可提升其整体输出光率，并避免元件光电特性变差，进而提高其可靠度与寿命。本发明亦关于上述覆晶式发光二极管的制法与应用。

Description

覆晶式发光二极管及其应用
技术领域
本发明关于一种覆晶式发光二极管及其制造方法与使用其的芯片板上封装结构，尤指一种结构中可以达到缓和热膨胀系数差异(coefficientthermal expansion mismatch)及提升输出光率的覆晶式发光二极管及其制造方法与使用其的芯片板上封装结构。
背景技术
公元1962年，通用电气公司的尼克·何伦亚克(Nick Holonyak Jr.)开发出第一种实际应用的可见光发光二极管(Light Emitting Diode，LED)，而随着科技日益更新，各种色彩发光二极管开发也应蕴而生。而对于现今人类所追求永续发展为前提的情形下，发光二极管的低耗电量以及长效性的发光等优势下，已逐渐取代日常生活中用来照明或各种电器设备的指示灯或光源等用途。更有甚者，发光二极管朝向多色彩及高亮度的发展，已应用在大型户外显示广告牌或交通号志。
21世纪起，电子产业的蓬勃发展，电子产品在生活上已经成为不可或缺的一部分，因此企业对于电子产品开发方向以多功能及高效能发展等为主，也开始将发光二极管芯片应用于各种电子产品。其中尤其是可携式电子产品种类日渐众多，电子产品的体积与重量越来越小，所需的电路载板体积亦随之变小，因此，电路载板的散热效果成为值得重视的问题之一。
以现今经常使用的发光二极管芯片而言，由于发光亮度够高，因此可广泛应用于显示器背光源、小型投影机以及照明等各种电子装置中。然而，目前LED的输入功率中，将近80％的能量会转换成热能，倘若承载LED元件的载板无法有效地散热时，便会使得发光二极管芯片界面温度升高，除了影响发光强度之外，亦可能因热度在发光二极管芯片中累积而造成各层材料受热膨胀，促使结构中受到损伤而对产品寿命产生不良影响此外，由于发光二极管内所激发的光线是以一放射方式扩散，并非所有光线都会经由发光二极管表面而散射出，故造成出光率不佳，且无法达到最有效的出光率。
据此，申请人于所提出的中国台湾专利申请号第100146548、100146551以及101120872号中均已揭露以类金刚石与导电材料所组成的堆栈结构或多层结构可有效地改善发光二极管的散热效率以及缓和或去除发光二极管受热膨胀的不良影响，惟相关前案并未揭露其优化的堆栈结构散热效率。是以，为优化散热效率，申请人经详加研究后，还具体提出特定导电材料及类金刚石经适当堆栈后，即可优化发光二极管的散热效率。
发明内容
本发明的主要目的在于提供一种覆晶式发光二极管，其具有缓和热膨胀系数差异及提升输出光率的结构设计，可在发光二极管运作产生热量的过程中持续使热量散失。即使有部分热量并未自发光二极管中散失而促使整体结构产生热膨胀或变形，其中设置的类金刚石/导电材料多层复合结构亦可缓和对应的热应力，而保护不受损伤，并且能通过绝缘保护层汇聚光束而提升输出光率。
为达成上述目的，本发明的一态样提供一种覆晶式发光二极管，包括：一基板，具有一第一表面以及一相对于该第一表面的第二表面；一半导体磊晶多层复合结构，其位于该基板的该第二表面上方且包含一第一半导体磊晶层、一第二半导体磊晶层以及一盲孔，其中，该第一半导体磊晶层与该第二半导体磊晶层层叠设置，且该盲孔贯穿该第二半导体磊晶层；一第一电极，位于该半导体磊晶多层复合结构的该第一半导体磊晶层上方；一第一类金刚石/导电材料多层复合结构，填充于该半导体磊晶多层复合结构的该盲孔中，并覆盖于该第一电极上方，且电性连接该半导体磊晶多层复合结构的该第一半导体磊晶层；一第二电极，位于该半导体磊晶多层复合结构的该第二半导体磊晶层上方；以及一第二类金刚石/导电材料多层复合结构，位于该半导体磊晶多层复合结构的该第二电极上方，并电性连接该半导体磊晶多层复合结构的该第二半导体磊晶层。此外，于本发明的另一态样中，该覆晶式发光二极管还包括一绝缘保护层，其是覆盖该半导体磊晶多层复合结构的该第一半导体磊晶层的侧壁以及该第二半导体磊晶层的侧壁，以及该盲孔的内壁表面，以隔绝该第一类金刚石/导电材料多层复合结构与该第二半导体磊晶层之间的接触。
本发明上述覆晶式发光二极管中，将电性连接至半导体磊晶多层复合结构中N型半导体磊晶层与P型半导体磊晶层的对应电极，并且在其对应电极上皆设计成溅镀成类金刚石/导电材料多层复合结构。换言之，设置于N型半导体磊晶层表面的对应N型电极，可先行沉积一般作为N型电极的金属，再沉积类金刚石，并且可以选择性重复沉积适用的导电材料层与类金刚石层，据此形成类金刚石/导电材料多层复合结构，以做为对应N型电极的N型的复合结构。同样，对于P型半导体磊晶层，亦可先行沉积一般作为P型电极的金属，再沉积类金刚石，并且可以选择性重复沉积适用的导电材料层与类金刚石层，据此形成类金刚石/导电材料多层复合结构，以做为对应P型电极的P型的复合结构。
上述绝缘保护层为一具有不同折射率材料的堆栈结构，当发光二极管通入电流后，可使电子激发形成光线，并使光线向发光二极管的表面及侧面进行扩散，此时，即可通过绝缘保护层将扩散至侧面光线反射至覆晶式发光二极管的出光面，进而提升出光率。
上述类金刚石/导电材料多层复合结构可以让本发明的覆晶式发光二极管，对于热膨胀系数差异所造成应力，具有缓冲能力。换言之，上述类金刚石/导电材料多层复合结构，可在发光二极管运作产生热量的过程中加速热量散失，即使部分热量没有自发光二极管中散失而累积造成整体结构发生热膨胀，类金刚石/导电材料多层复合结构亦可缓冲对应的热应力，而可保护覆晶式发光二极管中其余构件不受损伤。
综上所述，本发明覆晶式发光二极管可提升其整体输出光率，并避免元件光电特性变差，进而提高其可靠度与寿命。
本发明上述覆晶式发光二极管中，该绝缘保护层由两种或以上的不同折射率材料堆栈设置；其中，上述该不同折射率材料可至少一选自由类金刚石(DLC)、氧化钛(TixOy)、二氧化硅(SiO2)、氮化硅(SiN)、砷化镓(GaAs)、砷化铝(AlAs)所组成的群组，其中，氧化钛(TixOy)可使用如氧化钛(TiO)、二氧化钛(TiO2)或三氧化二钛(Ti2O3)等；在本发明中，绝缘保护层内的不同折射率材料可以依序周期性堆栈设置而具有布拉格反射镜(DistributeBragg Reflector，DBR)的特性，且使得发光二极管中发射至侧面的光线可通过绝缘保护层反射至覆晶式发光二极管的出光面，进而提升输出光率；此外，在本发明中，还可以在绝缘保护层的外侧设置一金属保护层，该金属保护层可至少一选自由铝(Al)、钛(Ti)、钼(Mo)、镍(Ni)、银(Ag)、金(Au)、铂(Pt)、或其合金所组成的群组，因此，通过该金属保护层，还能增加发光二极管发射至侧面的光线反射至覆晶式发光二极管的出光面的反射率，进而更加提升输出光率。
较佳而言，在第二表面可通过蚀刻或显影处理，使第二表面形成一图形化表面，并可有效提升发光二极管的出光率，且可以控制其偏极以及光场分布。
此外，在第一表面可通过蚀刻或显影处理，使第一表面形成一图形化表面或一粗糙化表面，并可有效提升发光二极管的出光率。
本发明上述覆晶式发光二极管中，该半导体磊晶多层复合结构还可以包括一无掺杂半导体磊晶层，该无掺杂半导体磊晶层夹置于该第一半导体磊晶层与该基板的该第二表面之间；因此，该无掺杂半导体磊晶层当作该第一半导体磊晶层与该基板之间的一缓冲层，避免该第一半导体磊晶层与该基板之间晶格不匹配程度过大，并防止成长该第一半导体磊晶层时，其磊晶缺陷密度过高的情形出现，并且可避免上述覆晶式发光二极管有静电放电及电流漏电的情形。
本发明上述覆晶式发光二极管中，该半导体磊晶多层复合结构可以选择性还包括一活性中间层，该活性中间层夹置于该第一半导体磊晶层与该第二半导体磊晶层之间。除此之外，本发明上述覆晶式发光二极管结构中设有该盲孔，而该盲孔贯穿该活性中间层。于本发明中，该活性中间层可为多量子井层(multiple quantum well layer)，用以提升发光二极管中电能转换成光能的效率。
较佳而言，该第一半导体磊晶层、该第一电极以及该第一类金刚石/导电材料多层复合结构为N型，该第二半导体磊晶层、该第二电极以及该第二类金刚石/导电材料多层复合结构为P型。
上述该导电材料层或该导电材料的材质可以选自由铟锡氧化物(indium tin oxide，ITO)、氧化铝锌(aluminum zinc oxide，AZO)、氧化锌(ZnO)、石墨烯(graphene)、钛(Ti)、铝(Al)、铬(Cr)、镍(Ni)、铂(Pt)、钼(Mo)、钨(W)、银(Ag)、铂(Pt)、以及金(Au)所组群组的至少一者。换言之，该导电材料层或该金属可使用上述材质的合金或金属混合物构成。由于类金刚石具有较佳的热膨胀系数(coefficient of thermal expansion，CTE)，因此做为电极的类金刚石/导电材料多层复合结构便可以在整体发光二极管受热膨胀时，缓冲热膨胀所产生的应力，因此发光二极管整体结构则不易受影响，同时亦可以加速发光二极管运作时热量散失，降低发光二极管整体结构因热受损的可能性。举例而言，可以使用铝(Al)、钛(Ti)、钼(Mo)、镍(Ni)、铂(Pt)、以及金(Au)做为导电材料层，并与导电性类金刚石层相互层叠，即可构成本发明所述的类金刚石/导电材料多层复合结构。
于本发明的一具体态样中，上述第一类金刚石/导电材料多层复合结构可包括一第一类金刚石/金属堆栈层与一第一金属合金层，且该第一金属合金层设置于该第一类金刚石/金属堆栈层上；以及上述第二类金刚石/导电材料多层复合结构可包括一第二类金刚石/金属堆栈层与一第二金属合金层，且该第二金属合金层设置于该第二类金刚石/金属堆栈层上。举例而言，该第一类金刚石/金属堆栈层、以及该第二类金刚石/金属堆栈层可为1至10层类金刚石与1至10层钛交互堆栈设置的多层结构，并且以类金刚石各自独立电性连接该第一金属合金层及该第二金属合金层；在本发明的另一态样中，该第一类金刚石/金属堆栈层、以及该第二类金刚石/金属堆栈层可为2至4层类金刚石与2至4层钛交互堆栈设置的多层结构，并且以类金刚石各自独立电性连接该第一金属合金层及该第二金属合金层；而该第一金属合金层、以及该第二金属合金层则可为钛/钼/钛依序堆栈设置的三层结构，并且以钛各自独立电性连接该第一类金刚石/金属堆栈层，以及该第二类金刚石/金属堆栈层。据此，该类金刚石/导电材料多层复合结构即可形成5至23层由类金刚石、钛及钼所堆栈而成的多层复合结构，从而优化本发明覆晶式发光二极管的散热效率。
在本发明的一较佳态样中，该第一类金刚石/金属堆栈层、以及该第二类金刚石/金属堆栈层可为2层类金刚石与2层钛交互堆栈设置的多层结构，而该第一金属合金层、以及该第二金属合金层则可为钛/钼/钛依序堆栈设置的三层结构，因此，该类金刚石/导电材料多层复合结构即可形成7层由类金刚石、钛及钼所堆栈而成的多层复合结构；在本发明另一较佳态样中，该第一类金刚石/金属堆栈层、以及该第二类金刚石/金属堆栈层可为4层类金刚石与4层钛交互堆栈设置的多层结构，而该第一金属合金层、以及该第二金属合金层则可为钛/钼/钛依序堆栈设置的三层结构，因此，该类金刚石/导电材料多层复合结构即可形成11层由类金刚石、钛及钼所堆栈而成的多层复合结构；在本发明中该第一类金刚石/金属堆栈层以及该第二类金刚石/金属堆栈层，或该第一金属合金层及该第二金属合金层，均可视使用的需求而随时任意调整，且前述结构均可以具有相同或不同的多叠层数或成份，本发明并未局限于此。
本发明覆晶式发光二极管，该第一类金刚石/导电材料多层复合结构的表面与该第二类金刚石/导电材料多层复合结构的表面可形成一共平面；或者，该第一类金刚石/导电材料多层复合结构的导电类金刚石层表面与该第二类金刚石/导电材料多层复合结构的导电类金刚石层表面可形成一共平面；亦或，该第一类金刚石/导电材料多层复合结构的表面与该第二类金刚石/导电材料多层复合结构的表面可形成一共平面。
本发明覆晶式发光二极管，还可选择性包括：一第一金属焊接层，位于该第一类金刚石/导电材料多层复合结构上；以及一第二金属焊接层，位于该第二类金刚石/导电材料多层复合结构上，其中，该第二金属焊接层的表面与该第一金属焊接层的表面形成一共平面。上述本发明覆晶式发光二极管，顾名思义即以覆晶方式与另一电路载板接合(bonding)，因此最后发光二极管的P型电极与N型电极表面上用于接合金属焊接层通常会相互形成共平面。
上述第一金属焊接层或第二金属焊接层的材质可以选自由硅(Si)、镍(Ni)、钛(Ti)、铝(Al)、铂(Pt)、金(Au)、锡(Sn)、铟(In)、铬(Cr)、或其合金所组群组的至少一者。换言之，第一金属焊接层或第二金属焊接层可使用上述材质的合金或金属混合物构成，其选择为热扩散系数高的材质，使得覆晶式发光二极管使用时，散热效率提高。
本发明上述覆晶式发光二极管可以选择性还包含一反射层，夹置于该半导体磊晶多层复合结构与该第二电极之间，该反射层的材质可为铟锡氧化物(indium tin oxide，ITO)、氧化铝锌(aluminum zinc oxide，AZO)、氧化锌(ZnO)、石墨烯(graphene)、铝、银、镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、金(Au)、锌(Zn)、锡(Sn)、锑(Sb)、铅(Pb)、铜(Cu)、铜银(CuAg)、镍银(NiAg)、其合金、或其金属混合物。上述铜银(CuAg)与镍银(NiAg)等是指共晶金属(eutectic metal)。换言之其亦可为多层金属结构，除了用于达到反射效果之外，也可以达到形成欧姆接触(ohmic contact)的效用。
为达上述目的，本发明的再另一态样提供一种芯片板上封装结构(chipon board，COB)，包括：一电路载板；以及本发明上述覆晶式发光二极管，其经由该第一金属焊接层以及该第二金属焊接层封装于该电路载板。
本发明上述芯片板上封装结构中，该电路载板可以包含一绝缘层、以及一电路基板，其中，该绝缘层的材质可为绝缘性类金刚石、氧化铝、陶瓷、含钻石的环氧树脂、或其组成物，或者为表面覆有上述绝缘层的金属材料，而该电路基板可为一金属板、一陶瓷板或一硅基板。此外，该电路载板表面也可以选择性还包含一类金刚石层，以增加散热效果。
附图说明
图1A至图1H是本发明实施例一的覆晶式发光二极管的制备方法的流程结构示意图。
图2A及图2B是本发明实施例一的侧面结构示意图。
图3A及图3B是本发明覆晶式发光二极管的类金刚石/导电材料多层复合结构示意图。
图4A及图4B是本发明覆晶式发光二极管的类金刚石/导电材料多层复合结构电阻测试图。
图5是本发明实施例二的覆晶式发光二极管的结构示意图。
图6显示本发明实施例一中芯片板上封装结构的结构示意图。
图7显示本发明实施例二中芯片板上封装结构的结构示意图。
【主要元件符号说明】
覆晶式发光二极管                      2、4
基板                                  20、40
第一表面                              201、401
第二表面                              202、402
半导体磊晶多层复合结构                21、41
无掺杂半导体磊晶层                    211、411
第一半导体磊晶层                      212、412
活性中间层                            213、413
第二半导体磊晶层                      214、414
反射层                                22、42
盲孔                                  23、43
第二电极                              241、441
第二类金刚石/导电材料多层复合结构     242、442
第一电极                              251、451
第一类金刚石/导电材料多层复合结构     252、452
第一金刚石/金属堆栈层                 2521
类金刚石                              25211
钛                                    25213，25223
第一金属合金层                        2522
钼                                    25222
绝缘保护层                            26、46
第一绝缘层                            261
第二绝缘层                            262
金属保护层                            27
第二金属焊接层                        28、48
第一金属焊接层                        29、49
电路载板                              6
电路基板            60
绝缘层              61
焊料                62
电性连接垫          63
具体实施方式
以下通过通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
本发明的实施例中这些附图均为简化的示意图。惟该这些图标仅显示与本发明有关的元件，其所显示的元件非为实际实施时的态样，其实际实施时的元件数目、形状等比例为一选择性的设计，且其元件布局型态可能更复杂。
实施例一
参考图1A至图1H是本发明实施例一的覆晶式发光二极管的制备方法的流程结构示意图。首先，如图1A所示，提供一基板20，具有一第一表面201以及一相对于该第一表面201的第二表面202。接着，如图1B所示，于该基板20的该第二表面202上方形成一半导体磊晶多层复合结构21，其中，该半导体磊晶多层复合结构21包含一无掺杂半导体磊晶层211、一第一半导体磊晶层212、一活性中间层213、以及一第二半导体磊晶层214，其中，该无掺杂半导体磊晶层211、该第一半导体磊晶层212、该活性中间层213与该第二半导体磊晶层214为层叠设置，该无掺杂半导体磊晶层211夹置于该第一半导体磊晶层212与该基板20之间，而该活性中间层213夹置于该第一半导体磊晶层212与该第二半导体磊晶层214之间。于本实施例中，该半导体磊晶多层复合结构21的材质为氮化镓(GaN)，且该第一半导体磊晶层212为N型，该第二半导体磊晶层214为P型，而该无掺杂半导体磊晶层211则当作该第一半导体磊晶层212与该基板20之间的一缓冲层，避免该第一半导体磊晶层212与该基板20之间晶格不匹配程度过大，并防止成长该第一半导体磊晶层212时，其磊晶缺陷密度过高的情形出现，并且可避免本实施例的覆晶式发光二极管有静电放电及电流漏电的情形。不过，本发明半导体磊晶多层复合结构适用的材质不限于此，亦可以使用选用其他本领域中常用材质。此外，可以依需求选择是否设置该活性中间层，而于本实施例中，该活性中间层213为多量子井层，用以提升发光二极管中电能转换成光能的效率。
请继续参阅图1B，于该半导体磊晶多层复合结构21的该第二半导体磊晶层214表面上，形成一反射层22。于本实施例中，该反射层22可以选用铟锡氧化物(indium tin oxide，ITO)、氧化铝锌(aluminum zinc oxide，AZO)、氧化锌(ZnO)、石墨烯(graphene)、铝、银、镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、金(Au)、锌(Zn)、锡(Sn)、锑(Sb)、铅(Pb)、铜(Cu)、铜银(CuAg)、及镍银(NiAg)所组群组的至少一者，换言之其亦可为多层金属结构，除了用于达到反射效果之外，也可以达到形成欧姆接触(ohmic contact)的效用。此形成反射层的步骤，本发明所属技术领域的通常知识者可依需要选择性执行，换言之若不打算设置反射层，则可跳过形成反射层22的步骤而无需进行。
然后，请参阅图1C，于该半导体磊晶多层复合结构21开设一盲孔23，其中，该盲孔23贯穿该第二半导体磊晶层214，且该盲孔23抵止于该第一半导体磊晶层212上。接着，请参阅图1D，于该第二半导体磊晶层214上方形成一第二电极241。再来，请参阅图1E，该盲孔23中形成一第一电极251，且该一第一电极251位于该半导体磊晶多层复合结构21的该第一半导体磊晶层212上。于本实施例中，该第二电极241及该第一电极251的材料为铬/金/铂合金，而该第二电极241为P型，以及该第一电极251为N型。
接着，请参阅图1F，形成一绝缘保护层26，其覆盖该反射层22的侧壁，该第二电极241的侧壁并暴露部分该第二电极241表面，以及覆盖该半导体磊晶多层复合结构21的该第一半导体磊晶层212的侧壁、该活性中间层213的侧壁、该第二半导体磊晶层214的侧壁，以及该盲孔23的内壁表面并显露由该盲孔23暴露的该第一电极251表面。该绝缘保护层26为具有不同反射性材料的堆栈结构(于图2A说明)，是用于保护其所覆盖的该第一半导体磊晶层212、该第二半导体磊晶层214、以及该活性中间层213的侧壁，并隔绝该第一电极251、该第二半导体磊晶层214、以及该活性中间层213直接与另一后续形成的构件接触。
再者，如图1G所示，于该第一电极251以及该第二电极241上，分别形成一第一类金刚石/导电材料多层复合结构252以及一第二类金刚石/导电材料多层复合结构242，且该第一类金刚石/导电材料多层复合结构252填充于内壁表面覆盖有该绝缘保护层26的该盲孔23中，并接触该第一电极251，使得该第一类金刚石/导电材料多层复合结构252与该第二类金刚石/导电材料多层复合结构242形成一共平面。
最后，如图1H所示，于该第一类金刚石/导电材料多层复合结构252表面与该第二类金刚石/导电材料多层复合结构242表面上，分别形成一第一金属焊接层29以及第二金属焊接层28，其中，该第一金属焊接层29的表面与该第二金属焊接层28的表面形成一共平面。于本实施例中，该第一金属焊接层29与该第二金属焊接层28由金层与金锡层构成，且该金锡层是一共晶导电材料层。
据此，如图1A至图1H所示，上述制得覆晶式发光二极管，其包括：一基板20，具有一第一表面201以及一相对于该第一表面201的第二表面202；一半导体磊晶多层复合结构21，其位于该基板20的第二表面202上且该半导体磊晶多层复合结构21包含一无掺杂半导体磊晶层211、一第一半导体磊晶层212、一活性中间层213、以及一第二半导体磊晶层214，其中，该无掺杂半导体磊晶层211、该第一半导体磊晶层212、该活性中间层213、以及该第二半导体磊晶层214为层叠设置，而该无掺杂半导体磊晶层211夹置于该第一半导体磊晶层212与该基板20之间，且该活性中间层213夹置于该第一半导体磊晶层212与该第二半导体磊晶层214之间；一反射层22，位于该半导体磊晶多层复合结构21的该第二半导体磊晶层214表面；一盲孔23，设于该半导体磊晶多层复合结构21中，并贯穿该反射层22、该第二半导体磊晶层214以及该活性中间层213，而该盲孔23抵止于该第一半导体磊晶层212上；一第一电极251，该第一电极251设置于该半导体磊晶多层复合结构21的该盲孔23上，且其位于该半导体磊晶多层复合结构21的该第一半导体磊晶层212上方；一第一类金刚石/导电材料多层复合结构252，填充于该半导体磊晶多层复合结构21的该盲孔23中，并覆盖于该第一电极251上方，且电性连接该半导体磊晶多层复合结构21的该第一半导体磊晶层212；一第一金属焊接层29，位于该第一类金刚石/导电材料多层复合结构252上；一第二电极241，位于该半导体磊晶多层复合结构21的该第二半导体磊晶层214上方，并经由该反射层22电性连接该半导体磊晶多层复合结构21的该第二半导体磊晶层214；一第二类金刚石/导电材料多层复合结构242，是位于该半导体磊晶多层复合结构21的该第二电极241上方，并电性连接该半导体磊晶多层复合结构21的该第二半导体磊晶层214；一第二金属焊接层28，位于该第二类金刚石/导电材料多层复合结构242上；其中，该第二类金刚石/导电材料多层复合结构242的表面与第一类金刚石/导电材料多层复合结构252的表面形成一共平面，且该第二金属焊接层28的表面与该第一金属焊接层29的表面亦形成一共平面；以及一绝缘保护层26，其隔绝所覆盖的该第一电极251、该第二电极241、该反射层22、该第一半导体磊晶层212以及该第二半导体磊晶层214的侧壁，以及该盲孔23的内壁表面，并隔绝该第一类金刚石/导电材料多层复合结构252与该第二半导体磊晶层214之间的直接接触。
图2A及图2B是本发明实施例一的侧面结构示意图。请参阅图2A是本实施例的侧面结构示意图，其撷取于图1H虚线所圈取的A部分，该绝缘保护层26设置于该半导体磊晶多层复合结构21的外侧，其包含一第一绝缘层261及一第二绝缘层262，该第一绝缘层261与该第二绝缘层262为堆栈设置；其中，上述该第一绝缘层261及该第二绝缘层262的材质分别为具有不同的折射率的材料所制成，而不同折射率材料可至少一选自由类金刚石(DLC)、氧化钛(TixOy)、二氧化硅(SiO2)、氮化硅(SiN)、砷化镓(GaAs)、砷化铝(AlAs)所组成的群组；该第一绝缘层261与该第二绝缘层262依序周期性堆栈设置而具有布拉格反射镜(Distribute Bragg reflector)的特性，且使得本实施例的覆晶发光二极管中发射至侧面的光线可通过绝缘保护层26反射至覆晶式发光二极管的出光面，进而提升输出光率。在本实施例中，该第一绝缘层261的材料为二氧化硅(SiO2，折射率：1.55)、该第二绝缘层262的材料为二氧化钛(TiO2，折射率：2.51)，且该第一绝缘层261及该第二绝缘层262为交替形成14层堆栈结构。
再来，请参阅图2B本实施例另一侧面结构示意图，除了该绝缘保护层26设置于该半导体磊晶多层复合结构21的外侧，且包含一第一绝缘层261及一第二绝缘层262之外，于该绝缘保护层26的最外侧设置一金属保护层27，该金属保护层27可至少一选自由铝(Al)、钛(Ti)、钼(Mo)、镍(Ni)、银(Ag)、金(Au)、铂(Pt)、或其合金所组成的群组，因此，通过该金属保护层27，还能增加本实施例的覆晶式发光二极管发射至侧面的光线反射至覆晶式发光二极管的出光面的反射率，进而更加提升输出光率。在本实施例中，该金属保护层27由银(Ag，折射率：0.329)所构成。
图3A为本发明实施例一的第一类金刚石/导电材料多层复合结构252的堆栈结构示意图。请参阅图3A，其撷取于图1G虚线所圈取的B部分，其中，该第一类金刚石/导电材料多层复合结构252包括一由2层类金刚石25211与2层钛25213交互堆栈设置而成的第一类金刚石/金属堆栈层2521，与一由钛25223/钼25222/钛25223依序堆栈设置而成的第一金属合金层2522，且该第一金属合金层2522设置于该第一类金刚石/金属堆栈层2521上；上述实施例一的第二类金刚石/导电材料多层复合结构242与其第一类金刚石/导电材料多层复合结构252具有大致相同的堆栈结构，包括一第二类金刚石/金属堆栈层与一第二金属合金层(图未显示)，且该第二金属合金层设置于该第二类金刚石/金属堆栈层上，其中，该第二类金刚石/金属堆栈层为2层类金刚石与2钛交互堆栈设置的多层结构，而该第二金属合金层亦为钛/钼/钛依序堆栈设置的三层结构。然而，第一类金刚石/导电材料多层复合结构252中的各堆栈层厚度大于第二类金刚石/金属堆栈层中的各堆栈层厚度，据此，上述实施例一的第一类金刚石/导电材料多层复合结构252与第二类金刚石/导电材料多层复合结构242可形成一共平面。然而，应了解的是，上述本实施例一虽采用调整堆栈层厚度的方式，使第一类金刚石/导电材料多层复合结构252及第二类金刚石/导电材料多层复合结构242形成共平面，但本领域熟悉该项技术者亦可以根据其所需，调整类金刚石或导电材料(钛、钼)的堆栈层数，以使该第一类金刚石/导电材料多层复合结构252与该第二类金刚石/导电材料多层复合结构242形成一共平面，本发明并不以此为限。
实施例二
请参考图1A至图1H，并一并参考图3B，本实施例所制得的覆晶式发光二极管与实施例一的结构大致相同，所不同处在于第一类金刚石/金属堆栈层2521为4层类金刚石25211与4层钛25213交互堆栈设置而成，且第二类金刚石/金属堆栈层亦为4层类金刚石与4层钛交互堆栈设置而成(图未显示)。同样地，第一类金刚石/导电材料多层复合结构252中的堆栈层厚度大于第二类金刚石/金属堆栈层，以使该第一类金刚石/导电材料多层复合结构252与该第二类金刚石/导电材料多层复合结构242可形成一共平面。是以，于本实施例二中，所形成的第一类金刚石/导电材料多层复合结构252包括由4层类金刚石25211与4层钛25213交互堆栈设置而成的第一类金刚石/金属堆栈层2521，以及由钛25223/钼25222/钛25223依序堆栈设置而成的第一金属合金层2522；第二类金刚石/导电材料多层复合结构包括由4层类金刚石与4层钛交互堆栈设置而成的第一类金刚石/金属堆栈层，以及由钛/钼/钛依序堆栈设置而成的第二金属合金层(图未显示)。
据此，实施例二所制得覆晶式发光二极管，包括：一基板20，具有一第一表面201以及一相对于该第一表面201的第二表面202；一半导体磊晶多层复合结构21，其位于该基板20的第二表面202上且该半导体磊晶多层复合结构21包含一无掺杂半导体磊晶层211、一第一半导体磊晶层212、一活性中间层213、以及一第二半导体磊晶层214，其中，该无掺杂半导体磊晶层211、该第一半导体磊晶层212、该活性中间层213、以及该第二半导体磊晶层214为层叠设置，而该无掺杂半导体磊晶层211夹置于该第一半导体磊晶层212与该基板20之间，且该活性中间层213夹置于该第一半导体磊晶层212与该第二半导体磊晶层214之间；一反射层22，位于该半导体磊晶多层复合结构21的该第二半导体磊晶层214表面；一盲孔23，设于该半导体磊晶多层复合结构21中，并贯穿该反射层22、该第二半导体磊晶层214以及该活性中间层213，而该盲孔23抵止于该第一半导体磊晶层212上；一第一电极251，该第一电极251设置于该半导体磊晶多层复合结构21的该盲孔23上，且其位于该半导体磊晶多层复合结构21的该第一半导体磊晶层212上方；一第一类金刚石/导电材料多层复合结构252，填充于该半导体磊晶多层复合结构21的该盲孔23中，并覆盖于该第一电极251上方，且电性连接该半导体磊晶多层复合结构21的该第一半导体磊晶层212；一第一金属焊接层29，位于该第一类金刚石/导电材料多层复合结构252上；一第二电极241，位于该半导体磊晶多层复合结构21的该第二半导体磊晶层214上方，并经由该反射层22电性连接该半导体磊晶多层复合结构21的该第二半导体磊晶层214；一第二类金刚石/导电材料多层复合结构242，位于该半导体磊晶多层复合结构21的该第二电极241上方，并电性连接该半导体磊晶多层复合结构21的该第二半导体磊晶层214；一第二金属焊接层28，位于该第二类金刚石/导电材料多层复合结构242上；其中，该第二类金刚石/导电材料多层复合结构242的表面与第一类金刚石/导电材料多层复合结构252的表面形成一共平面，且该第二金属焊接层28的表面与该第一金属焊接层29的表面亦形成一共平面；以及一绝缘保护层26，其隔绝所覆盖的该第一电极251、该第二电极241、该反射层22、该第一半导体磊晶层212以及该第二半导体磊晶层214的侧壁，以及该盲孔23的内壁表面，并隔绝该第一类金刚石/导电材料多层复合结构252与该第二半导体磊晶层214之间的直接接触。
比较例
为了比较本发明的类金刚石/导电材料多层复合结构的散热效果，比较例一所制得的覆晶式发光二极管，与实施例一的结构大致相同，所不同处在于第一金属合金层与第二金属合金层为钛/类金刚石/钛的堆栈结构；同样地，比较例二所制得的覆晶式发光二极管，与实施例二的结构大致相同，所不同处在于第一金属合金层与第二金属合金层亦为钛/类金刚石/钛的堆栈结构。应了解的是，一般而言，在通电的情况下，一物体的电阻越大时，流经该物体的电能越可能转换为热能散失。据此，实施例一、二及比较例一、二即可经由一电阻测试结果而比较其散热效果的差异。
请参考图4A，为本发明实施例一、二及比较例一、二的类金刚石/导电材料多层复合结构水平电阻测试图，其中，横轴为电压(V)，纵轴为电流(A)。如图4A中所示，当第一金属合金层与第二金属合金层为钛/钼/钛的堆栈结构时，相较于第一金属合金层与第二金属合金层为钛/类金刚石/钛的堆栈结构，实施例一、二的类金刚石/导电材料多层复合结构在相同电压(V)条件下，其具有较大的电流(A)，即水平电阻较小。此外，比较实施例一、二的类金刚石/导电材料多层复合结构的水平电组测试结果，还可发现，当类金刚石/金属堆栈层的堆栈层数增加时，亦有助于降低其水平电阻。请参考图4B，为本发明实施例一、二及比较例一、二的类金刚石/导电材料多层复合结构垂直电阻测试图，其中，横轴为电压(V)，纵轴为电流(A)。如图4B所示，当第一金属合金层与第二金属合金层为钛/钼/钛的堆栈结构时，相较于第一金属合金层与第二金属合金层为钛/类金刚石/钛的堆栈结构，实施例一、二的类金刚石/导电材料多层复合结构在相同电压(V)条件下，其具有较小的电流(A)，即垂直电阻较大。同样地，比较实施例一、二的类金刚石/导电材料多层复合结构的垂直电组测试结果，亦可发现，当类金刚石/金属堆栈层的堆栈层数增加时，亦有助于提高其垂直电阻。据此，由上述两种电阻测试结果可知，当第一金属合金层与第二金属合金层为钛/钼/钛的堆栈结构时，类金刚石/导电材料多层复合结构的散热效果较佳；且当类金刚石/金属堆栈层的堆栈层数增加时，亦有助于改善其散热效果。
实施例三
请参考图5，是本发明实施例三的覆晶式发光二极管的结构示意图。如图5所示，本实施例与前述实施例一的覆晶式发光二极管的结构大致相同，其包括：一基板40，具有一第一表面401以及一相对于该第一表面401的第二表面402；一半导体磊晶多层复合结构41，其位于该基板40的第二表面402上且该半导体磊晶多层复合结构41包含一无掺杂半导体磊晶层411、一第一半导体磊晶层412、一活性中间层413、以及一第二半导体磊晶层414，其中，该无掺杂半导体磊晶层411、该第一半导体磊晶层412、该活性中间层413、以及该第二半导体磊晶层414为层叠设置，而该无掺杂半导体磊晶层411夹置于该第一半导体磊晶层412与该基板40之间，且该活性中间层413夹置于该第一半导体磊晶层412与该第二半导体磊晶层414之间；一反射层42，位于该半导体磊晶多层复合结构41的该第二半导体磊晶层414表面；一盲孔43，设于该半导体磊晶多层复合结构41中，并贯穿该反射层42、该第二半导体磊晶层414以及该活性中间层413，而该盲孔43抵止于该第一半导体磊晶层412上；一第一电极451，该第一电极451设置于该半导体磊晶多层复合结构41的该盲孔43上，且其位于该半导体磊晶多层复合结构41的该第一半导体磊晶层412上方；一第一类钻碳/导电材料多层复合结构452，填充于该半导体磊晶多层复合结构41的该盲孔43中，并覆盖于该第一电极451上方，且电性连接该半导体磊晶多层复合结构41的该第一半导体磊晶层412；一第一金属焊接层49，位于该第一类钻碳/导电材料多层复合结构452上；一第二电极441，位于该半导体磊晶多层复合结构41的该第二半导体磊晶层414上方，并经由该反射层42电性连接该半导体磊晶多层复合结构41的该第二半导体磊晶层414；一第二类钻碳/导电材料多层复合结构442，位于该半导体磊晶多层复合结构41的该第二电极441上方，并电性连接该半导体磊晶多层复合结构41的该第二半导体磊晶层414；一第二金属焊接层48，位于该第二类钻碳/导电材料多层复合结构442上；其中，该第二类钻碳/导电材料多层复合结构442的表面与第一类钻碳/导电材料多层复合结构452的表面形成一共平面，且该第二金属焊接层48的表面与该第一金属焊接层49的表面亦形成一共平面；以及一绝缘保护层46，其隔绝所覆盖的该第一电极451、该第二电极441、该反射层42、该第一半导体磊晶层412以及该第二半导体磊晶层414的侧壁，以及该盲孔43的内壁表面，并隔绝该第一类钻碳/导电材料多层复合结构452与该第二半导体磊晶层414之间的直接接触；然而，不同于前述实施例一的结构，在本实施例中，该基板40的第一表面401可通过一蚀刻处理而形成一粗糙化表面，另一方面，该基板40的第二表面402可通过一微影处里而形成一图形化表面，进而有效提升本发明覆晶式发光二极管的出光率，并且可以控制本实施例的覆晶式发光二极管偏极以及光场分布。
实施例四
参考图6，其本实施例的芯片板上封装结构的结构示意图。如图6所示，芯片板上封装结构包括：一电路载板6；以及上述实施例一所制得的覆晶式发光二极管2，其经由该第一金属焊接层29以及该第二金属焊接层28电性连接该电路载板6，其中，电路载板6包含一绝缘层61、一电路基板60、以及电性连接垫63，该绝缘层61的材质可选自由类金刚石、氧化铝、陶瓷、含钻石的环氧树脂、或者上述材质的混合物，该电路基板60是一金属板、一陶瓷板或一硅基板。
于该芯片板上封装结构中，可利用形成于电性连接垫63表面的焊料62，透过覆晶方式，使该第一金属焊接层29以及该第二金属焊接层28与该电路载板6的电性连接垫63达到电性连接。
实施例五
参考图7，其本实施例的芯片板上封装结构的结构示意图。如图7所示，芯片板上封装结构包括：一电路载板6；以及上述实施例二所制得的覆晶式发光二极管4，其经由该第一金属焊接层49以及该第二金属焊接层48电性连接该电路载板6，其中，电路载板6包含一绝缘层61、一电路基板60、以及电性连接垫63，该绝缘层61的材质可选自由类金刚石、氧化铝、陶瓷、含钻石的环氧树脂、或者上述材质的混合物，该电路基板60一金属板、一陶瓷板或一硅基板。
于该芯片板上封装结构中，可利用形成于电性连接垫63表面的焊料62，透过覆晶方式，使该第一金属焊接层49以及该第二金属焊接层48与该电路载板6的电性连接垫63达到电性连接。
综上所述，本发明的覆晶式发光二极管，其具有缓冲热膨胀系数差异(coefficient thermal expansion mismatch)及集中出光的结构设计，可在发光二极管运作产生热量的过程中持续使热量散失。即使有部分热量没有自发光二极管中散失而促使整体结构产生热膨胀，其中设置的类金刚石/导电材料多层复合结构亦可缓冲对应的热应力，而保护不受损伤，并且能汇聚光束于出光面而提升出光率。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。

Claims (22)

1.一种覆晶式发光二极管，包括：
一基板，具有一第一表面以及一相对于该第一表面的第二表面；
一半导体磊晶多层复合结构，其位于该基板的该第二表面上方且包含一第一半导体磊晶层、一第二半导体磊晶层以及一盲孔，其中，该第一半导体磊晶层与该第二半导体磊晶层为层叠设置，且该盲孔贯穿该第二半导体磊晶层；
一第一电极，位于该半导体磊晶多层复合结构的该第一半导体磊晶层上方；
一第一类金刚石/导电材料多层复合结构，填充于该半导体磊晶多层复合结构的该盲孔中，并覆盖于该第一电极上方，且电性连接该半导体磊晶多层复合结构的该第一半导体磊晶层；
一第二电极，位于该半导体磊晶多层复合结构的该第二半导体磊晶层上方；以及
一第二类金刚石/导电材料多层复合结构，位于该半导体磊晶多层复合结构的该第二电极上方，并电性连接该半导体磊晶多层复合结构的该第二半导体磊晶层。
2.如权利要求1所述的覆晶式发光二极管，还包括一绝缘保护层，覆盖该半导体磊晶多层复合结构的该第一半导体磊晶层的侧壁以及该第二半导体磊晶层的侧壁，以及该盲孔的内壁表面，以隔绝及该第一类金刚石/导电材料多层复合结构与该第二半导体磊晶层之间的接触。
3.如权利要求2所述的覆晶式发光二极管，其中，该绝缘保护层由两种或以上的不同折射率材料堆栈设置。
4.如权利要求3所述的覆晶式发光二极管，其中，该不同折射率材料至少一选自由绝缘类金刚石(Isolated DLC)、氧化钛(TixOy)、二氧化硅(SiO2)、砷化镓(GaAs)、以及砷化铝(AlAs)所组成的群组。
5.如权利要求2所述的覆晶式发光二极管，还包括在该绝缘保护层的外侧设置一金属保护层。
6.如权利要求5所述的覆晶式发光二极管，其中，该金属保护层至少一选自由铝(Al)、钛(Ti)、钼(Mo)、镍(Ni)、银(Ag)、金(Au)、铂(Pt)、或其合金所组成的群组。
7.如权利要求1所述的覆晶式发光二极管，其中，该第二表面为一图形化表面。
8.如权利要求1所述的覆晶式发光二极管，其中，该第一表面为一图形化表面或一粗糙化表面。
9.如权利要求1所述的覆晶式发光二极管，该半导体磊晶多层复合结构还包括一无掺杂半导体磊晶层，该无掺杂半导体磊晶层夹置于该第一半导体磊晶层与该基板的该第二表面之间。
10.如权利要求1所述的覆晶式发光二极管，该半导体磊晶多层复合结构还包括一活性中间层，该活性中间层夹置于该第一半导体磊晶层与该第二半导体磊晶层之间。
11.如权利要求1所述的覆晶式发光二极管，其中，该第一类金刚石/导电材料多层复合结构包括一第一类金刚石/金属堆栈层与一第一金属合金层，且该第一金属合金层设置于该第一类金刚石/金属堆栈层上；以及该第二类金刚石/导电材料多层复合结构包括一第二类金刚石/金属堆栈层与一第二金属合金层，且该第二金属合金层设置于该第二类金刚石/金属堆栈层上。
12.如权利要求11所述的覆晶式发光二极管，其中，该第一类金刚石/金属堆栈层、以及该第二类金刚石/金属堆栈层为1至10层类金刚石与1至10层钛交互堆栈设置的多层结构，并且以类金刚石各自独立电性连接该第一金属合金层及该第二金属合金层。
13.如权利要求11所述的覆晶式发光二极管，其中，该第一类金刚石/金属堆栈层、以及该第二类金刚石/金属堆栈层为2至4层类金刚石与2至4层钛交互堆栈设置的多层结构。
14.如权利要求11所述的覆晶式发光二极管，其中，该第一金属合金层、以及该第二金属合金层为钛/钼/钛依序堆栈设置的三层结构，并且以钛各自独立电性连接该第一类金刚石/金属堆栈层、以及该第二类金刚石/金属堆栈层。
15.如权利要求1所述的覆晶式发光二极管，其中，该第一类金刚石/导电材料多层复合结构的表面与该第二类金刚石/导电材料多层复合结构的表面形成一共平面。
16.如权利要求1所述的覆晶式发光二极管，还包括：一第一金属焊接层，位于该第一类金刚石/导电材料多层复合结构上；以及一第二金属焊接层，位于该第二类金刚石/导电材料多层复合结构上，其中，该第二金属焊接层的表面与该第一金属焊接层的表面形成一共平面。
17.如权利要求16所述的覆晶式发光二极管，该第一金属焊接层或该第二金属焊接层的材质选自由镍(Ni)、钛(Ti)、铝(Al)、铂(Pt)、金(Au)、锡(Sn)、铟(In)、铬(Cr)、或其合金所组群组的至少一者。
18.如权利要求1所述的覆晶式发光二极管，还包含一反射层，夹置于该半导体磊晶多层复合结构与该第二电极之间。
19.如权利要求1所述的覆晶式发光二极管，其中，该第一半导体磊晶层、该第一电极以及该第一类金刚石/导电材料多层复合结构是N型，该第二半导体磊晶层、该第二电极以及该第二类金刚石/导电材料多层复合结构是P型。
20.一种芯片板上封装结构(chip on board，COB)，包括：
一电路载板；以及
一如权利要求1至第19项中任一项所述的覆晶式发光二极管，其是经由该第一金属焊接层以及该第二金属焊接层封装于该电路载板。
21.如权利要求20所述的覆芯片板上封装结构，其中，该电路载板包含一绝缘层、以及一电路基板，该绝缘层的材质是选自由类金刚石、氧化铝、陶瓷、以及含钻石的环氧树脂所组群组的至少一者。
22.如权利要求21所述的覆芯片板上封装结构，其中，该电路基板一金属板、一陶瓷板或一硅基板。
CN201210489396.1A 2012-10-22 2012-11-26 覆晶式发光二极管及其应用 Pending CN103779464A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101138866A TWI520378B (zh) 2012-10-22 2012-10-22 覆晶式發光二極體及其應用
TW101138866 2012-10-22

Publications (1)

Publication Number Publication Date
CN103779464A true CN103779464A (zh) 2014-05-07

Family

ID=50571503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210489396.1A Pending CN103779464A (zh) 2012-10-22 2012-11-26 覆晶式发光二极管及其应用

Country Status (2)

Country Link
CN (1) CN103779464A (zh)
TW (1) TWI520378B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463578A (zh) * 2014-05-08 2017-02-22 Lg伊诺特有限公司 发光器件
CN112582566A (zh) * 2019-09-29 2021-03-30 Tcl集团股份有限公司 一种封装结构及其制备方法与光电装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622190B (zh) * 2014-11-18 2018-04-21 錼創科技股份有限公司 發光元件
US20190189682A1 (en) * 2017-12-20 2019-06-20 Lumileds Llc Monolithic segmented led array architecture with transparent common n-contact
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
CN110931619A (zh) * 2019-11-20 2020-03-27 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制造方法
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247949A1 (en) * 2002-05-27 2005-11-10 Toyota Gosei Co., Ltd. Semiconductor light-emitting device
CN101286487A (zh) * 2007-04-13 2008-10-15 日本冲信息株式会社 半导体装置、led头以及图像形成装置
CN101345275A (zh) * 2007-07-10 2009-01-14 晶元光电股份有限公司 发光元件
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN101752028A (zh) * 2008-12-18 2010-06-23 上海摩根碳制品有限公司 透明导电膜及其制备方法
CN102185091A (zh) * 2011-03-29 2011-09-14 晶科电子（广州）有限公司 一种发光二极管器件及其制造方法
CN103489983A (zh) * 2012-06-11 2014-01-01 铼钻科技股份有限公司 覆晶式发光二极管及其制法与应用

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247949A1 (en) * 2002-05-27 2005-11-10 Toyota Gosei Co., Ltd. Semiconductor light-emitting device
CN101286487A (zh) * 2007-04-13 2008-10-15 日本冲信息株式会社 半导体装置、led头以及图像形成装置
CN101345275A (zh) * 2007-07-10 2009-01-14 晶元光电股份有限公司 发光元件
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN101752028A (zh) * 2008-12-18 2010-06-23 上海摩根碳制品有限公司 透明导电膜及其制备方法
CN102185091A (zh) * 2011-03-29 2011-09-14 晶科电子（广州）有限公司 一种发光二极管器件及其制造方法
CN103489983A (zh) * 2012-06-11 2014-01-01 铼钻科技股份有限公司 覆晶式发光二极管及其制法与应用

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463578A (zh) * 2014-05-08 2017-02-22 Lg伊诺特有限公司 发光器件
CN106463578B (zh) * 2014-05-08 2019-11-22 Lg伊诺特有限公司 发光器件
CN112582566A (zh) * 2019-09-29 2021-03-30 Tcl集团股份有限公司 一种封装结构及其制备方法与光电装置
CN112582566B (zh) * 2019-09-29 2022-04-01 Tcl科技集团股份有限公司 一种封装结构及其制备方法与光电装置

Also Published As

Publication number Publication date
TWI520378B (zh) 2016-02-01
TW201417339A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
CN103489983B (zh) 覆晶式发光二极管及其制法与应用
CN103779464A (zh) 覆晶式发光二极管及其应用
US10608144B2 (en) Electrode pad structure of a light emitting diode
JP5788991B2 (ja) 発光ダイオードチップ及びそれを製造する方法
CN103811631A (zh) 芯片倒装式发光二极管封装模块及其制法
US9660146B2 (en) Light-emitting element
TWI625868B (zh) 光電元件及其製造方法
US8487334B2 (en) Semiconductor light emitting diode chip and light emitting device using the same
JP2012244183A (ja) 半導体発光素子及びその製造方法
US20150102285A1 (en) Light-emitting device
JP2011166146A (ja) 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
CN103180975A (zh) 半导体发光二极管芯片、发光器件及其制造方法
TWI557941B (zh) 光電元件及其製造方法
CN103165782A (zh) 覆晶式发光二极管及其制法与应用
TWI754617B (zh) 發光元件
TWI620343B (zh) 發光二極體元件
CN103165783A (zh) 覆晶式发光二极管及其制法与应用
TWI605615B (zh) 發光元件
US8247832B2 (en) Light emitting diode and manufacturing method thereof
TWI478371B (zh) 發光元件
JP6501845B2 (ja) 発光素子
TWI662720B (zh) 光電元件及其製造方法
JP2016062924A (ja) 半導体発光素子
KR101974976B1 (ko) 광전소자 및 그 제조방법
TWI659549B (zh) 發光元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140507