CN103777533B - 一种信号选择输出电路与控制芯片及控制电路 - Google Patents
一种信号选择输出电路与控制芯片及控制电路 Download PDFInfo
- Publication number
- CN103777533B CN103777533B CN201410010140.7A CN201410010140A CN103777533B CN 103777533 B CN103777533 B CN 103777533B CN 201410010140 A CN201410010140 A CN 201410010140A CN 103777533 B CN103777533 B CN 103777533B
- Authority
- CN
- China
- Prior art keywords
- mux
- signal
- input
- detection
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开的信号选择输出电路，通过所述非门，使得所述第一多路选择器的控制端和第二多路选择器的控制端接收的信号相位相反，再通过所述控制信号的控制，控制所述第一多路选择器的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器的导通时间对应所述第二检测信号的检测时间，使得所述被复用的引脚及两个多路选择器在同一周期内的不同时间段将所述第一检测信号与第二检测信号轮流地进行接收并输出，实现了所述引脚复用的芯片通过一个引脚周期性的接收两个检测信号并进行选择输出，不仅合理的利用了芯片的引脚，并且减少了芯片的封装成本。
Description
技术领域
本发明涉及电路芯片的引脚复用技术领域，尤其涉及一种信号选择输出电路与控制芯片及控制电路。
背景技术
在现有的许多电路芯片中，一些引脚接收外部信号后，由所述芯片对所述外部信号进行检测；但是所述芯片并不需要对所有所述外部信号时刻都进行检测，对有些所述外部信号只需进行周期性检测即可。也就是说，在所述芯片中可能存在这样一种情况：在一个周期的所有时间段内，至少有一个时间段，所述芯片不需要对某个引脚接收的所述外部信号进行检测；且所述芯片内的另一引脚所接收的需要被检测的另一外部信号不具有突变性，所述芯片也不需要时刻对其进行检测，只需进行周期性检测即可。
如LED控制系统中的控制电路芯片就存在上述情况。如图1所示，所述LED控制系统包括：检测信号生成单元101、控制芯片102、输出负载LED、调光控制开关KT及接地电阻R；其中，检测信号生成单元101包括：输入电感L、控制开关K、电流检测电阻R1、续流二极管D1、OVP检测分压电阻R2和R3及输出电容Co；所述控制芯片102包括：第一检测单元1021、第二检测单元1022、逻辑控制模块1023、驱动模块1024及调光模块1025；第一检测单元1021包括：PWM比较器A1、用于谐波补偿的模块RC、用于环路稳定性补偿的模块A2及误差放大器A3；第二检测单元1022包括：OVP比较器A4。
在控制开关K导通期间，SW点电压很低，续流二极管D1处于关闭状态，输出电容Co单独向输出负载LED供电得到输出电压Vout，此时输入电压Vin经过输入电感L进行储能。当控制开关K关断时，由于输入电感L的电流不能突变，输入电感L的电压极性颠倒，此时，SW点电压将超过输入电压Vin；且续流二极管D1导通，输出电压Vout也将高于输入电压Vin，输入电感L的储能给输出负载LED供电并补充输出电容Co单独向负载供电时损失的电荷。在稳态工作时，控制开关K导通期间流过的电流呈现和电感L电流相同的缓坡式上升，进而电流检测电阻R1的输出电压也呈现相同的缓坡式上升，通过所述控制电路芯片的CS引脚进行检测，可以得到表征输入电感L电流的信息。输出电压Vout通过OVP检测分压电阻R2和R3分压后输出至OVP引脚，可以检测输出电压Vout的大小。
如图2所示，在周期T内，当驱动模块1024输出高电平的驱动信号至DRIVER引脚时，即T1时间段内，与DRIVER引脚相连的控制开关K导通，SW点电压信号为低电平，输入电感L开始储能，CS引脚处的信号逐渐上升，此时可以对电感L电流进行检测；直至T2时间段开始，控制开关K关断，CS引脚与地短接，信号为零，此时无需对电感L电流进行检测，直至T2时间段结束。而由于系统的输出端接有输出电容Co，输出电压Vout不会发生突变，只会缓慢的变化，所以没有必要时刻进行检测，只要在系统工作期间，每隔一段时间检测一次就能完成保护功能。
由上可知，CS引脚在周期T的T1时间段内，接收电感L电流信号，进而进行检测；但在周期T的T2时间段内，CS引脚接收的信号为零，并不工作。而OVP引脚接收的输出电压Vout不会发生突变，只需周期性进行检测即可。但是现有技术对于所述引脚存在不工作时间的情况，并无法实现对所述引脚合理的利用，造成在所述芯片的封装过程不能减少对所述每个引脚的封装制作，导致较高的封装成本。
发明内容
有鉴于此，本发明提供了一种信号选择输出电路、控制芯片及控制电路，以解决现有技术中引脚利用不合理且封装成本高的问题。
为了实现上述目的，现提出的方案如下：
一种信号选择输出电路，应用于引脚复用的芯片，包括：第一多路选择器、第二多路选择器及非门；其中：
所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端相连，两者的连接点作为被复用的引脚，所述引脚周期性接收第一检测信号和第二检测信号，且所述第一检测信号和第二检测信号在一个周期内的接收时间不重复；
所述第一多路选择器的低电位输入端和第二多路选择器的低电位输入端相连，两者的连接点接地；
所述第一多路选择器的控制端和第二多路选择器的控制端之间连接所述非门，所述非门的输入端接收控制信号，所述控制信号由所述芯片产生，用于控制所述第一多路选择器和第二多路选择器导通，所述第一多路选择器的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器的导通时间对应所述第二检测信号的检测时间。
优选的，还包括：
连接于所述引脚与连接点之间的毛刺屏蔽模块，所述连接点为所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端的连接点。
一种控制芯片，包括：
信号选择输出电路；其中，所述信号选择输出电路包括：第一多路选择器及第二多路选择器，以及输出端与所述第二多路选择器的控制端相连的非门；所述第一多路选择器的高电位输入端与第二多路选择器的高电位输入端相连，连接点为作为所述控制芯片的检测信号输入引脚，所述检测信号输入引脚周期性接收第一检测信号和第二检测信号，且所述第一检测信号和第二检测信号在一个周期内的接收时间不重复；所述第一多路选择器的低电位输入端与第二多路选择器的低电位输入端相连，两者的连接点接地；所述非门的输入端与所述第一多路选择器的控制端相连，两者的连接点作为所述信号选择输出电路的控制端；
输入端与所述第一多路选择器的输出端相连的第一检测单元；
输入端与所述第二多路选择器的输出端相连的第二检测单元；
输入端分别与所述第一检测单元及第二检测单元输出端相连的逻辑控制模块；所述逻辑控制模块的输出端输出控制信号至所述信号选择输出电路的控制端，控制所述信号选择输出电路的第一多路选择器和第二多路选择器导通，所述第一多路选择器的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器的导通时间对应所述第二检测信号的检测时间。
优选的，所述信号选择输出电路还包括：
连接于所述检测信号输入引脚与连接点之间的毛刺屏蔽模块，所述连接点为所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端的连接点。
优选的，所述控制芯片还包括：
连接于所述第二检测单元输出端与所述逻辑控制模块之间的计时器或者计数器；
所述计时器用于对所述第二检测信号异常的时间进行计时，当所述计时超时之后发送异常保护信号至所述逻辑控制模块；
所述计数器用于对所述第二检测信号异常周期出现的次数进行计数，当所述计数超量之后发送异常保护信号至所述逻辑控制模块。
一种控制电路，包括：
连接于电源与地之间的检测信号生成单元；
及检测信号输入引脚与所述检测信号生成单元输出端相连的控制芯片；
其中，所述控制芯片包括：
信号选择输出电路；所述信号选择输出电路包括：第一多路选择器、第二多路选择器及非门；所述第一多路选择器的高电位输入端与第二多路选择器的高电位输入端相连，两者的连接点作为所述控制芯片的检测信号输入引脚；所述第一多路选择器的低电位输入端与第二多路选择器的低电位输入端相连，两者的连接点接地；所述非门的输入端与所述第一多路选择器的控制端相连，所述非门的输出端与所述第二多路选择器的控制端相连；
输入端与所述第一多路选择器的输出端相连的第一检测单元；
输入端与所述第二多路选择器的输出端相连的第二检测单元；
输入端分别与所述第一检测单元及第二检测单元输出端相连的逻辑控制模块；所述逻辑控制模块的输出端输出控制信号至所述非门与第一多路选择器的连接点，控制所述第一多路选择器和第二多路选择器导通，所述第一多路选择器的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器的导通时间对应所述第二检测信号的检测时间；
输入端与所述逻辑控制模块的输出端相连、接收所述控制信号并生成驱动信号的驱动电路；所述驱动电路的输出端为所述控制芯片的驱动信号输出引脚，输出所述驱动信号至所述检测信号生成单元的输入端，控制所述检测信号生成单元在所述第一检测信号的检测时间内输出所述第一检测信号，在所述第二检测信号的检测时间内输出所述第二检测信号。
优选的，所述信号选择输出电路还包括：
连接于所述检测信号输入引脚与连接点之间的毛刺屏蔽模块，所述连接点为所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端的连接点。
优选的，所述控制芯片还包括：
连接于所述第二检测单元输出端与所述逻辑控制模块之间的计时器或者计数器；
所述计时器用于对所述第二检测信号异常的时间进行计时，当所述计时超时之后发送异常保护信号至所述逻辑控制模块；
所述计数器用于对所述第二检测信号异常周期出现的次数进行计数，当所述计数超量之后发送异常保护信号至所述逻辑控制模块。
优选的，所述检测信号生成单元包括：
控制端作为所述检测信号生成单元输入端的开关管；
一端与所述电源相连的电感；所述电感的另一端与所述开关管的输入端相连；
阳极与所述开关管的输入端相连的第一二极管；
一端与所述第一二极管阴极相连的电容；所述电容的另一端接地；
一端与所述开关管输出端相连的第一电阻；所述第一电阻的另一端接地；
一端与所述第一二极管阳极相连的第二电阻；
一端与所述第二电阻另一端相连的第三电阻；所述第三电阻的另一端与所述开关管的输出端相连；所述第二电阻与第三电阻的连接点为所述检测信号生成单元的输出端。
优选的，所述检测信号生成单元还包括：
连接于所述第一二极管阳极与第二电阻之间的第二二极管；所述第二二极管的阳极与所述第一二极管阳极相连，所述第二二极管的阴极与所述第二电阻相连。
优选的，所述第二电阻与第三电阻的阻值均大于所述第一电阻与开关管导通电阻的阻值之和的十倍。
优选的，所述开关管为NMOS晶体管或者NPN型三极管。
从上述的技术方案可以看出，本发明公开的信号选择输出电路，通过所述非门，使得所述第一多路选择器的控制端和第二多路选择器的控制端接收的信号相位相反，再通过所述控制信号的控制，控制所述第一多路选择器的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器的导通时间对应所述第二检测信号的检测时间，使得所述被复用的引脚及两个多路选择器在同一周期内的不同时间段将所述第一检测信号与第二检测信号轮流地进行接收并输出，实现了所述引脚复用的芯片通过一个引脚周期性的接收两个检测信号并进行选择输出，不仅合理的利用了芯片的引脚，并且减少了芯片的封装成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的LED控制系统电路图；
图2为现有技术的信号波形图；
图3为本发明实施例公开的信号选择输出电路图；
图4为本发明另一实施例公开的信号选择输出电路图；
图5为本发明另一实施例公开的控制芯片结构图；
图6为本发明另一实施例公开的控制芯片结构图；
图7为本发明另一实施例公开的控制芯片结构图；
图8为本发明另一实施例公开的控制芯片结构图；
图9为本发明另一实施例公开的控制电路结构图
图10为本发明另一实施例公开的控制电路结构图；
图11为本发明另一实施例公开的控制电路结构图；
图12为本发明另一实施例公开的控制电路结构图；
图13为本发明另一实施例公开的控制电路结构图；
图14为本发明另一实施例公开的控制电路的信号波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种信号选择输出电路，以解决现有技术中引脚利用不合理且封装成本高的问题。
所述信号选择输出电路，如图3所示，应用于引脚复用的芯片，包括：第一多路选择器M1、第二多路选择器M2及非门F；其中：
第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端相连，两者的连接点作为被复用的引脚U；
第一多路选择器M1的低电位输入端和第二多路选择器M2的低电位输入端相连，两者的连接点接地；
第一多路选择器M1的控制端和第二多路选择器M2的控制端之间连接非门F。
具体的工作原理为：
引脚U周期性接收第一检测信号和第二检测信号，且所述第一检测信号和第二检测信号在一个周期内的接收时间不重复。非门F的输入端接收控制信号Q，控制信号Q由所述芯片产生，用于控制第一多路选择器M1和第二多路选择器M2导通，且第一多路选择器M1的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器M2的导通时间对应所述第二检测信号的检测时间。
本实施例公开的信号选择输出电路，通过非门F，使得第一多路选择器M1的控制端和第二多路选择器M2的控制端接收的信号相位相反，再通过控制信号Q的控制，控制第一多路选择器M1的导通时间对应所述第一检测信号的检测时间；第二多路选择器M2的导通时间对应所述第二检测信号的检测时间，使得被复用的引脚U及两个多路选择器在同一周期内的不同时间段将所述第一检测信号与第二检测信号轮流地进行接收并输出，实现了所述引脚复用的芯片通过一个引脚周期性的接收两个检测信号并进行选择输出，不仅合理的利用了芯片的引脚，并且减少了芯片的封装成本。
本发明另一实施例提供了另外一种信号选择输出电路，如图4所示，包括：第一多路选择器M1、第二多路选择器M2、非门F及毛刺屏蔽模块101；其中：
毛刺屏蔽模块101连接于引脚U与连接点之间，所述连接点为第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点。
引脚U周期性接收所述第一检测信号和第二检测信号，通过毛刺屏蔽模块101将接收的信号进行毛刺屏蔽后输出至第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点；使得第一多路选择器M1和第二多路选择器M2接收到的信号都是经过毛刺屏蔽后的信号，可以为后续的检测过程减少误判断或误动作的可能。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了一种控制芯片，如图5所示，包括：
信号选择输出电路201；其中，信号选择输出电路201包括：第一多路选择器M1及第二多路选择器M2，以及输出端与第二多路选择器M2的控制端相连的非门F；第一多路选择器M1的高电位输入端与第二多路选择器M2的高电位输入端相连，连接点为作为所述控制芯片的检测信号输入引脚U；第一多路选择器M1的低电位输入端与第二多路选择器M2的低电位输入端相连，两者的连接点接地；非门F的输入端与第一多路选择器M1的控制端相连，两者的连接点作为信号选择输出电路201的控制端；
输入端与第一多路选择器M1的输出端相连的第一检测单元202；
输入端与第二多路选择器M2的输出端相连的第二检测单元203；
输入端分别与第一检测单元202及第二检测单元203输出端相连的逻辑控制模块204。
具体的工作原理为：
检测信号输入引脚U周期性接收第一检测信号和第二检测信号，且所述第一检测信号和第二检测信号在一个周期内的接收时间不重复；逻辑控制模块204的输出端输出控制信号Q至信号选择输出电路201的控制端，控制信号Q选择输出电路201的第一多路选择器M1和第二多路选择器M2导通；当第一多路选择器M1导通时，检测信号输入引脚U接收所述第一检测信号并输出至第一多路选择器M1的高电位输入端，第一多路选择器M1将所述第一检测信号输出至第一检测单元202，第一检测单元202对所述第一检测信号进行检测，并将检测结果输出至逻辑控制模块204；当第二多路选择器M2导通时，检测信号输入引脚U接收所述第二检测信号并输出至第二多路选择器M2的高电位输入端，第二多路选择器M2将所述第二检测信号输出至第二检测单元203，第二检测单元203对所述第二检测信号进行检测，并将检测结果输出至逻辑控制模块204；再由逻辑控制模块204根据第一检测单元202与第二检测单元203的检测结果生成下一时刻的控制信号Q，控制下一时刻的第一多路选择器M1和第二多路选择器M2导通。
本实施例公开的控制芯片，通过非门F，使得第一多路选择器M1的控制端和第二多路选择器M2的控制端接收的信号相位相反，再通过控制信号Q的控制，控制第一多路选择器M1的导通时间对应所述第一检测信号的检测时间；第二多路选择器M2的导通时间对应所述第二检测信号的检测时间，使得检测信号输入引脚U及两个多路选择器在同一周期内的不同时间段将所述第一检测信号与第二检测信号轮流地进行接收并输出，实现了所述控制芯片通过一个引脚周期性的接收两个检测信号并进行选择输出，不仅合理的利用了所述控制芯片的引脚，并且减少了所述控制芯片的封装成本。
本发明另一实施例提供了另外一种控制芯片，如图6所示，包括：
信号选择输出电路201；其中，信号选择输出电路201包括：第一多路选择器M1及第二多路选择器M2，以及输出端与第二多路选择器M2的控制端相连的非门F；第一多路选择器M1的高电位输入端与第二多路选择器M2的高电位输入端相连，连接点为作为所述控制芯片的检测信号输入引脚U；第一多路选择器M1的低电位输入端与第二多路选择器M2的低电位输入端相连，两者的连接点接地；非门F的输入端与第一多路选择器M1的控制端相连，两者的连接点作为信号选择输出电路201的控制端；
输入端与第一多路选择器M1的输出端相连的第一检测单元202；
输入端与第二多路选择器M2的输出端相连的第二检测单元203；
输入端分别与第一检测单元202及第二检测单元203输出端相连的逻辑控制模块204；
及连接于引脚U与连接点之间的毛刺屏蔽模块2011，所述连接点为第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点。
检测信号输入引脚U周期性接收所述第一检测信号和第二检测信号，通过毛刺屏蔽模块2011将接收的信号进行毛刺屏蔽后输出至第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点；使得第一多路选择器M1和第二多路选择器M2接收到的信号都是经过毛刺屏蔽后的信号，可以为后续的检测过程减少误判断或误动作的可能。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了另外一种控制芯片，如图7所示，包括：
信号选择输出电路201；其中，信号选择输出电路201包括：第一多路选择器M1及第二多路选择器M2，以及输出端与第二多路选择器M2的控制端相连的非门F；第一多路选择器M1的高电位输入端与第二多路选择器M2的高电位输入端相连，连接点为作为所述控制芯片的检测信号输入引脚U；第一多路选择器M1的低电位输入端与第二多路选择器M2的低电位输入端相连，两者的连接点接地；非门F的输入端与第一多路选择器M1的控制端相连，两者的连接点作为信号选择输出电路201的控制端；
输入端与第一多路选择器M1的输出端相连的第一检测单元202；
输入端与第二多路选择器M2的输出端相连的第二检测单元203；
输入端分别与第一检测单元202及第二检测单元203输出端相连的逻辑控制模块204；
及连接于第二检测单元203输出端与逻辑控制模块204之间的计时器或者计数器205；
计时器用于对所述第二检测信号异常的时间进行计时，当所述计时超时之后发送异常保护信号至逻辑控制模块204；所述计数器用于对所述第二检测信号异常周期出现的次数进行计数，当所述计数超量之后发送异常保护信号至逻辑控制模块204。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
优选的，本发明另一实施例提供了另外一种控制芯片，如图8所示，还包括：连接于引脚U与连接点之间的毛刺屏蔽模块2011，所述连接点为第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了一种控制电路，如图9所示，包括：
连接于电源Vin与地之间的检测信号生成单元301；
及检测信号输入引脚U与检测信号生成单元301输出端相连的控制芯片302；
其中，控制芯片302包括：
信号选择输出电路3021；信号选择输出电路3021包括：第一多路选择器M1、第二多路选择器M2及非门F；第一多路选择器M1的高电位输入端与第二多路选择器M2的高电位输入端相连，两者的连接点作为控制芯片302的检测信号输入引脚U；第一多路选择器M1的低电位输入端与第二多路选择器M2的低电位输入端相连，两者的连接点接地；非门F的输入端与第一多路选择器M1的控制端相连，非门F的输出端与第二多路选择器M2的控制端相连；
输入端与第一多路选择器M1的输出端相连的第一检测单元3022；
输入端与第二多路选择器M2的输出端相连的第二检测单元3023；
输入端分别与第一检测单元3022及第二检测单元3023输出端相连的逻辑控制模块3024；逻辑控制模块3024的输出端输出控制信号Q至非门F与第一多路选择器M1的连接点，控制第一多路选择器M1和第二多路选择器M2导通；
输入端与逻辑控制模块3024的输出端相连、接收所述控制信号Q并生成驱动信号的驱动电路3025；驱动电路3025的输出端为控制芯片302的驱动信号输出引脚DRIVER，输出所述驱动信号至检测信号生成单元301的输入端。
具体的工作原理为：
控制芯片302的驱动信号输出引脚DRIVER，输出所述驱动信号至检测信号生成单元301的输入端，控制检测信号生成单元301在所述第一检测信号的检测时间内输出所述第一检测信号，在所述第二检测信号的检测时间内输出所述第二检测信号；且逻辑控制模块3024输出的控制信号Q控制第一多路选择器M1的导通时间对应所述第一检测信号的检测时间、第二多路选择器M2的导通时间对应所述第二检测信号的检测时间。
本实施例公开的控制电路，通过控制芯片302输出的所述驱动信号控制检测信号生成单元301在所述第一检测信号的检测时间内输出所述第一检测信号，在所述第二检测信号的检测时间内输出所述第二检测信号；再通过控制芯片302内的非门F，使得第一多路选择器M1的控制端和第二多路选择器M2的控制端接收的信号相位相反，然后由控制信号Q控制第一多路选择器M1的导通时间对应所述第一检测信号的检测时间；第二多路选择器M2的导通时间对应所述第二检测信号的检测时间，使得检测信号输入引脚U及两个多路选择器在同一周期内的不同时间段将所述第一检测信号与第二检测信号轮流地进行接收并输出，实现了所述控制芯片通过一个引脚周期性的接收两个检测信号并进行选择输出，不仅合理的利用了所述控制芯片的引脚，并且减少了所述控制芯片的封装成本。
本发明另一实施例提供了另外一种控制电路，如图10所示，包括：检测信号生成单元301及控制芯片302；
其中，控制芯片302包括：信号选择输出电路3021、第一检测单元3022、第二检测单元3023、逻辑控制模块3024及驱动电路3025；
其中，信号选择输出电路3021包括：第一多路选择器M1、第二多路选择器M2、非门F及毛刺屏蔽模块3026。
检测信号输入引脚U周期性接收所述第一检测信号和第二检测信号，通过毛刺屏蔽模块3026将接收的信号进行毛刺屏蔽后输出至第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点；使得第一多路选择器M1和第二多路选择器M2接收到的信号都是经过毛刺屏蔽后的信号，可以为后续的检测过程减少误判断或误动作的可能。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了另外一种控制电路，如图11所示，包括：检测信号生成单元301及控制芯片302；
其中，控制芯片302包括：信号选择输出电路3021、第一检测单元3022、第二检测单元3023、逻辑控制模块3024、驱动电路3025及计时器或者计数器3027；
其中，信号选择输出电路3021包括：第一多路选择器M1、第二多路选择器M2及非门F。
计时器用于对所述第二检测信号异常的时间进行计时，当所述计时超时之后发送异常保护信号至逻辑控制模块3024；所述计数器用于对所述第二检测信号异常周期出现的次数进行计数，当所述计数超量之后发送异常保护信号至逻辑控制模块3024。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
优选的，本发明另一实施例提供了另外一种控制芯片，还包括：连接于引脚U与连接点之间的毛刺屏蔽模块，所述连接点为第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了另外一种控制电路，如图12所示，包括：检测信号生成单元401及控制芯片402；
其中，控制芯片402包括：信号选择输出电路4021、第一检测单元4022、第二检测单元4023、逻辑控制模块4024及驱动电路4025；
其中，信号选择输出电路4021包括：第一多路选择器M1、第二多路选择器M2及非门F。
其中，检测信号生成单元401包括：
控制端作为检测信号生成单元401输入端的开关管K；
一端与电源Vin相连的电感L；电感L的另一端与开关管K的输入端相连；
阳极与开关管K的输入端相连的第一二极管D1；
一端与第一二极管D1阴极相连的电容Co；电容Co的另一端接地；
一端与开关管K输出端相连的第一电阻R1；第一电阻R1的另一端接地；
一端与第一二极管D1阳极相连的第二电阻R2；
一端与第二电阻R2另一端相连的第三电阻R3；第三电阻R3的另一端与开关管K的输出端相连；第二电阻R2与第三电阻R3的连接点为检测信号生成单元401的输出端。
具体的工作原理为：
逻辑控制模块4024输出的控制信号Q同时输出至驱动电路4025、第一多路选择器M1及非门F；
驱动电路4025通过控制芯片402的驱动信号输出引脚DRIVER输出所述驱动信号至开关管K的控制端；
当开关管K导通时，SW点电压低于电源Vin的电压值，电容Co单独向外界所带的负载供电，且第一二极管D1关断；此时流过开关管K与第一电阻R1的电流呈现和流过电感L的电流相同的缓坡式上升，进而第一电阻R1的输出电压也呈现相同的缓坡式上升，检测信号输入引脚U通过第一电阻R1与第三电阻R3即可接收到表征流过电感L的电流的所述第一检测信号；同时，控制信号Q控制第一多路选择器M1导通，且经过非门F控制第二多路选择器M2关断，所述第一检测信号经过第一多路选择器M1发送至第一检测单元4022进行检测，然后由第一检测单元4022输出检查结果至逻辑控制模块4024。
当开关管K关断时，由于电感L的电流不能突变，电感L的电压极性颠倒，此时，SW点电压将超过电源Vin的电压值；且第一二极管D1导通，输出电压Vout也将高于电源Vin的电压值，电感L的储能给外界所带的负载供电并补充电容Co单独向外界所带的负载供电时损失的电荷；此时检测信号输入引脚U通过第二电阻R2接收表征输出电压Vout变化值的所述第二检测信号；同时，控制信号Q控制第一多路选择器M1关断，并经过非门F控制第二多路选择器M2导通，所述第二检测信号经过第二多路选择器M2发送至第二检测单元4023进行检测，然后由第二检测单元4023输出检查结果至逻辑控制模块4024。
本实施例公开的控制电路，通过上述过程使得检测信号输入引脚U及两个多路选择器在同一周期内的不同时间段将所述第一检测信号与第二检测信号轮流地进行接收并输出，实现了所述控制芯片通过一个引脚周期性的接收两个检测信号并进行选择输出，不仅合理的利用了所述控制芯片的引脚，并且减少了所述控制芯片的封装成本。
优选的，本发明另一实施例提供了另外一种控制电路，还包括：连接于检测信号输入引脚U与连接点之间的毛刺屏蔽模块，所述连接点为第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
优选的，本发明另一实施例提供了另外一种控制电路，还包括：连接于第二检测单元4023输出端与逻辑控制模块4024之间的计时器或者计数器。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了另外一种控制电路，如图13所示，检测信号生成单元401还包括：
连接于第一二极管D1阳极与第二电阻R2之间的第二二极管D2；第二二极管D2的阳极与第一二极管D1阳极相连，第二二极管D2的阴极与第二电阻R2相连。
在第一二极管D1阳极与第二电阻R2之间增加第二二极管D2，可以提高所述控制电路的检测精度，更利于所述控制电路的实际应用。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了另外一种控制电路，如图12所示，包括：检测信号生成单元401及控制芯片402；
其中，控制芯片402包括：信号选择输出电路4021、第一检测单元4022、第二检测单元4023、逻辑控制模块4024及驱动电路4025；
其中，信号选择输出电路4021包括：第一多路选择器M1、第二多路选择器M2及非门F。
其中，检测信号生成单元401包括：开关管K、电感L、第一二极管D1、电容Co、第一电阻R1第二电阻R2第三电阻R3。
其中，第二电阻R2与第三电阻R3的阻值均大于第一电阻R1与开关管K导通电阻的阻值之和的十倍，更利于所述控制电路的实际应用。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例提供了另外一种控制电路，如图12所示，包括：检测信号生成单元401及控制芯片402；
其中，控制芯片402包括：信号选择输出电路4021、第一检测单元4022、第二检测单元4023、逻辑控制模块4024及驱动电路4025；
其中，信号选择输出电路4021包括：第一多路选择器M1、第二多路选择器M2及非门F。
其中，检测信号生成单元401包括：开关管K、电感L、第一二极管D1、电容Co、第一电阻R1第二电阻R2第三电阻R3。
其中，开关管K为NMOS晶体管或者NPN型三极管。具体的工作原理与上述实施例相同，当所述控制电路还包括：连接于检测信号输入引脚U与连接点之间的毛刺屏蔽模块，所述连接点为第一多路选择器M1的高电位输入端和第二多路选择器M2的高电位输入端的连接点；以及连接于第二检测单元4023输出端与逻辑控制模块4024之间的计时器或者计数器时，所述控制电路的信号波形图如图14所示，其中，在周期T内，所述第一检测信号的检测时间为T1，所述第二检测信号的检测时间为T2；由于毛刺屏蔽模块的工作导致了一定时间的延迟，所述第一检测信号的有效检测时间为t1，所述第二检测信号的有效检测时间为t2。
本实施例内其他元器件的连接方式及具体的工作原理与上述实施例相同，此处不再赘述。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种信号选择输出电路，其特征在于，应用于引脚复用的芯片，包括：第一多路选择器、第二多路选择器及非门；其中：
所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端相连，两者的连接点作为被复用的引脚，所述引脚周期性接收第一检测信号和第二检测信号，且所述第一检测信号和第二检测信号在一个周期内的接收时间不重复；
所述第一多路选择器的低电位输入端和第二多路选择器的低电位输入端相连，两者的连接点接地；
所述第一多路选择器的控制端和第二多路选择器的控制端之间连接所述非门，所述非门的输入端接收控制信号，所述控制信号由所述芯片产生，用于控制所述第一多路选择器和第二多路选择器导通，所述第一多路选择器的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器的导通时间对应所述第二检测信号的检测时间。
2.根据权利要求1所述的信号选择输出电路，其特征在于，还包括：
连接于所述引脚与连接点之间的毛刺屏蔽模块，所述连接点为所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端的连接点。
3.一种控制芯片，其特征在于，包括：
信号选择输出电路；其中，所述信号选择输出电路包括：第一多路选择器及第二多路选择器，以及输出端与所述第二多路选择器的控制端相连的非门；所述第一多路选择器的高电位输入端与第二多路选择器的高电位输入端相连，连接点为作为所述控制芯片的检测信号输入引脚，所述检测信号输入引脚周期性接收第一检测信号和第二检测信号，且所述第一检测信号和第二检测信号在一个周期内的接收时间不重复；所述第一多路选择器的低电位输入端与第二多路选择器的低电位输入端相连，两者的连接点接地；所述非门的输入端与所述第一多路选择器的控制端相连，两者的连接点作为所述信号选择输出电路的控制端；
输入端与所述第一多路选择器的输出端相连的第一检测单元；
输入端与所述第二多路选择器的输出端相连的第二检测单元；
输入端分别与所述第一检测单元及第二检测单元输出端相连的逻辑控制模块；所述逻辑控制模块的输出端输出控制信号至所述信号选择输出电路的控制端，控制所述信号选择输出电路的第一多路选择器和第二多路选择器导通，所述第一多路选择器的导通时间对应所述第一检测信号的检测时间；所述第二多路选择器的导通时间对应所述第二检测信号的检测时间。
4.根据权利要求3所述的控制芯片，其特征在于，所述信号选择输出电路还包括：
连接于所述检测信号输入引脚与连接点之间的毛刺屏蔽模块，所述连接点为所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端的连接点。
5.根据权利要求3或4所述的控制芯片，其特征在于，所述控制芯片还包括：
连接于所述第二检测单元输出端与所述逻辑控制模块之间的计时器或者计数器；
所述计时器用于对所述第二检测信号异常的时间进行计时，当所述计时超时之后发送异常保护信号至所述逻辑控制模块；
所述计数器用于对所述第二检测信号异常周期出现的次数进行计数，当所述计数超量之后发送异常保护信号至所述逻辑控制模块。
6.一种控制电路，其特征在于，包括：
连接于电源与地之间的检测信号生成单元；
及检测信号输入引脚与所述检测信号生成单元输出端相连的控制芯片；
其中，所述控制芯片包括：
信号选择输出电路；所述信号选择输出电路包括：第一多路选择器、第二多路选择器及非门；所述第一多路选择器的高电位输入端与第二多路选择器的高电位输入端相连，两者的连接点作为所述控制芯片的检测信号输入引脚；所述第一多路选择器的低电位输入端与第二多路选择器的低电位输入端相连，两者的连接点接地；所述非门的输入端与所述第一多路选择器的控制端相连，所述非门的输出端与所述第二多路选择器的控制端相连；
输入端与所述第一多路选择器的输出端相连的第一检测单元；
输入端与所述第二多路选择器的输出端相连的第二检测单元；
输入端分别与所述第一检测单元及第二检测单元输出端相连的逻辑控制模块；所述逻辑控制模块的输出端输出控制信号至所述非门与第一多路选择器的连接点，控制所述第一多路选择器和第二多路选择器导通，所述第一多路选择器的导通时间对应第一检测信号的检测时间；所述第二多路选择器的导通时间对应第二检测信号的检测时间；
输入端与所述逻辑控制模块的输出端相连、接收所述控制信号并生成驱动信号的驱动电路；所述驱动电路的输出端为所述控制芯片的驱动信号输出引脚，输出所述驱动信号至所述检测信号生成单元的输入端，控制所述检测信号生成单元在所述第一检测信号的检测时间内输出所述第一检测信号，在所述第二检测信号的检测时间内输出所述第二检测信号。
7.根据权利要求6所述的控制电路，其特征在于，所述信号选择输出电路还包括：
连接于所述检测信号输入引脚与连接点之间的毛刺屏蔽模块，所述连接点为所述第一多路选择器的高电位输入端和第二多路选择器的高电位输入端的连接点。
8.根据权利要求6所述的控制电路，其特征在于，所述控制芯片还包括：
连接于所述第二检测单元输出端与所述逻辑控制模块之间的计时器或者计数器；
所述计时器用于对所述第二检测信号异常的时间进行计时，当所述计时超时之后发送异常保护信号至所述逻辑控制模块；
所述计数器用于对所述第二检测信号异常周期出现的次数进行计数，当所述计数超量之后发送异常保护信号至所述逻辑控制模块。
9.根据权利要求6至8任一所述的控制电路，其特征在于，所述检测信号生成单元包括：
控制端作为所述检测信号生成单元输入端的开关管；
一端与所述电源相连的电感；所述电感的另一端与所述开关管的输入端相连；
阳极与所述开关管的输入端相连的第一二极管；
一端与所述第一二极管阴极相连的电容；所述电容的另一端接地；
一端与所述开关管输出端相连的第一电阻；所述第一电阻的另一端接地；
一端与所述第一二极管阳极相连的第二电阻；
一端与所述第二电阻另一端相连的第三电阻；所述第三电阻的另一端与所述开关管的输出端相连；所述第二电阻与第三电阻的连接点为所述检测信号生成单元的输出端。
10.根据权利要求9所述的控制电路，其特征在于，所述检测信号生成单元还包括：
连接于所述第一二极管阳极与第二电阻之间的第二二极管；所述第二二极管的阳极与所述第一二极管阳极相连，所述第二二极管的阴极与所述第二电阻相连。
11.根据权利要求9所述的控制电路，其特征在于，所述第二电阻与第三电阻的阻值均大于所述第一电阻与开关管导通电阻的阻值之和的十倍。
12.根据权利要求9所述的控制电路，其特征在于，所述开关管为NMOS晶体管或者NPN型三极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010140.7A CN103777533B (zh) | 2014-01-09 | 2014-01-09 | 一种信号选择输出电路与控制芯片及控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010140.7A CN103777533B (zh) | 2014-01-09 | 2014-01-09 | 一种信号选择输出电路与控制芯片及控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103777533A CN103777533A (zh) | 2014-05-07 |
| CN103777533B true CN103777533B (zh) | 2016-08-17 |
Family
ID=50569910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410010140.7A Active CN103777533B (zh) | 2014-01-09 | 2014-01-09 | 一种信号选择输出电路与控制芯片及控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103777533B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112037497B (zh) * | 2020-09-16 | 2022-04-15 | 深圳市爱尚智联科技有限公司 | 一种集蓝牙ble和红外于一体的遥控组件及遥控方法 |
| CN112836463A (zh) * | 2020-12-31 | 2021-05-25 | 北京百瑞互联技术有限公司 | 一种集成电路io口复用的装置、方法、存储介质及设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101311740A (zh) * | 2007-05-22 | 2008-11-26 | 鸿富锦精密工业（深圳）有限公司 | 电子组件测试系统 |
| CN101387686A (zh) * | 2008-10-22 | 2009-03-18 | 炬力集成电路设计有限公司 | 一种使片上系统进入测试模式的装置及方法 |
| CN102820764A (zh) * | 2012-09-11 | 2012-12-12 | 成都芯源系统有限公司 | 控制电路、开关变换器及其控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10308027A1 (de) * | 2003-02-24 | 2004-09-09 | Brinkhus, Hartmut B., Dr. | Schnittstellenschaltkreis für Prozeßankopplungen |
| US20070245061A1 (en) * | 2006-04-13 | 2007-10-18 | Intel Corporation | Multiplexing a parallel bus interface and a flash memory interface |
-
2014
- 2014-01-09 CN CN201410010140.7A patent/CN103777533B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101311740A (zh) * | 2007-05-22 | 2008-11-26 | 鸿富锦精密工业（深圳）有限公司 | 电子组件测试系统 |
| CN101387686A (zh) * | 2008-10-22 | 2009-03-18 | 炬力集成电路设计有限公司 | 一种使片上系统进入测试模式的装置及方法 |
| CN102820764A (zh) * | 2012-09-11 | 2012-12-12 | 成都芯源系统有限公司 | 控制电路、开关变换器及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103777533A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207069553U (zh) | 一种实现硬件看门狗及自动延时通断电功能的控制电路 | |
| CN102735914B (zh) | 同步整流电路以及过零检测方法 | |
| CN104092254B (zh) | 一种充电方法及充电系统 | |
| CN103199717B (zh) | 应用在pfc电源转换器的桥式整流器 | |
| CN203661377U (zh) | 双绕组单级原边反馈的led灯驱动电路 | |
| CN102256417B (zh) | 基于数字pwm控制技术的led灯控制器 | |
| CN104661392A (zh) | 一种led开关恒流驱动电路 | |
| CN102946205A (zh) | 三电平逆变器和供电设备 | |
| CN105450054A (zh) | 功率因数校正电路自带辅助电源电路及其控制方法和装置 | |
| CN106535391A (zh) | 尖峰电流吸收电路及其控制方法和发光二极管驱动装置 | |
| CN103490447B (zh) | 基于mosfet管防逆流的光伏发电系统 | |
| CN103078358A (zh) | 锂离子蓄电池组的模块控制器 | |
| CN103777533B (zh) | 一种信号选择输出电路与控制芯片及控制电路 | |
| CN103152928A (zh) | 一种负载过压保护电路及其控制方法 | |
| CN202634255U (zh) | 同步整流电路 | |
| CN102916470B (zh) | 一种用于串联电池之间能量转移的电池能量转移电路 | |
| CN204231712U (zh) | 一种利用充放电原理的降压线性led恒流驱动电路 | |
| CN105406714B (zh) | 一种dc-dc变换器集成电路及其应用电路 | |
| CN203590562U (zh) | 一种led开关恒流驱动电路 | |
| CN103023314A (zh) | 升降压开关电源及其控制器 | |
| CN105101572B (zh) | 一种高功率因数led驱动集成电路 | |
| CN105007644B (zh) | 三引脚临界模式led驱动芯片的过零电流检测电路及其应用 | |
| CN206671411U (zh) | Led驱动芯片过压检测电路 | |
| CN102932982A (zh) | 串联装置的分流保护模块及其分流保护方法 | |
| CN202652092U (zh) | 负载驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210128 Address after: No. 1600, Zixing Road, Minhang District, Shanghai 200241 Patentee after: BCD (SHANGHAI) MICRO-ELECTRONICS Ltd. Address before: 200241 no.800, Yishan Road, Xuhui District, Shanghai Patentee before: BCD Semiconductor Manufacturing Ltd. |
|
| TR01 | Transfer of patent right |