CN103718304A - 微机电系统(mems)及相关致动器凸块、制造方法和设计结构 - Google Patents

Abstract

提供微机电系统（MEMS）结构、制造方法和设计结构。形成MEMS结构的方法包括在基板（10）上形成配线层（14），包括致动器电极（115）和接触电极（110）。该方法还包括在配线层（14）上方形成MEMS梁（100）。该方法还包括形成附着到MEMS梁（100）的至少一端的至少一个弹簧（200）。该方法还包括在配线层（14）和MEMS梁（100）之间形成微型凸块（105’）的阵列。

Description

微机电系统(MEMS)及相关致动器凸块、制造方法和设计结构

技术领域

本发明涉及半导体结构和制造方法，更具体涉及微机电系统（MEMS）结构、制造方法和设计结构。

背景技术

集成电路中所用的集成电路开关可由固态结构（例如，晶体管）或无源配线（MEMS）形成。MEMS开关因其几乎理想的隔离度和它们在10GHz或更高的频率上的低插损（即电阻）而被典型地采用，几乎理想的隔离度是它们用于功率放大器（PA）的模式切换的无线电波应用的关键要求。MEMS开关可用在各种应用中，主要为模拟和混合信号应用。一个这样的示例是移动电话芯片，其包含功率放大器（PA）和对每个播放模式调谐的电路。芯片上的集成开关可连接PA到适当的电路，从而不要求每个模式一个PA。

从而，该领域中需要克服上述的缺陷和限制。

发明内容

在本发明的第一方面中，形成微机电系统（MEMS）结构的方法包括在基板上形成配线层，包括致动器电极和接触电极。该方法还包括在该配线层的上方形成MEMS梁。该方法还包括形成附着到MEMS梁的至少一端的至少一个弹簧。该方法还包括在配线层和MEMS梁之间形成微型凸块阵列。

在本发明的另一个方面中，形成MEMS结构的方法包括形成MEMS梁和形成多个电极。该方法还包括在MEMS梁和多个电极之间形成微型凸块阵列。该方法还包括基于MEMS梁的横向偏移确定在多个电极中的固定致动器电极之间的间隔或虚设致动器的尺寸。

在本发明的另一个方面中，MEMS结构包括在基板上的第一组配线，包括固定致动器电极和接触。该结构还包括在第一配线上方的第二组配线；至少一个弹簧，附着到第二组配线的至少一个的至少一端以调节第二组配线的横向偏移。该结构还包括在第一组配线和第二组配线之间的微型凸块阵列。微型凸块阵列构造为防止部分的第二组配线在致动时接触固定致动器电极。

在本发明的另一个方面中，提供明白地实施在机器可读存储介质中用于设计、制造或测试集成电路的设计结构。该设计结构包括本发明的结构。在进一步的实施例中，编码在可机读数据存储介质上的硬件描述语言（HDL）设计结构包括在计算机辅助设计系统中处理时产生机器可执行的MEMS表示的元件，其包括本发明的结构。在又一些实施例中，在计算机辅助设计系统中的方法提供用于产生MEMS的功能设计模型。该方法包括产生MEMS的结构元件的功能表示。

更具体地，在实施例中，提供编码在机器可读数据存储介质上的硬件描述语言（HDL）设计结构。HDL设计结构包括当在计算机辅助设计系统中处理使产生MEMS结构的机器可执行表示的要素。HDL设计结构包括：在基板上的第一组配线，包括固定致动器电极和接触；在第一组配线上方的第二组配线；至少一个弹簧，附着到第二组配线的至少一个的至少一端，以调节第二组配线的横向偏移；以及微型凸块阵列，位于第一组配线和第二组配线之间，其中微型凸块阵列构造为防止部分的第二组配线在致动时接触固定致动器电极。

附图说明

接下来，将借助于本发明示范性实施例的非限制性示例参考所提到的多个附图以详细描述的方式描述本发明。除非本文另有说明，附图没有按比例。

图1a示出了MEMS梁塌陷不足；

图1b示出了MEMS梁塌陷过度；

图1c示出了根据本发明方面的MEMS梁；

图2a-10示出了根据本发明方面的工艺步骤和各MEMS结构；

图11示出了根据本发明一方面的MEMS结构的侧视截面图；

图12示出了根据本发明另一方面的MEMS结构的侧视截面图；

图13示出了根据本发明方面的图11或图12的结构的俯视图；

图14示出了根据本发明另一方面的MEMS结构的侧视截面图；

图15示出了图14的结构的俯视图；

图16示出了根据本发明另一方面的MEMS结构的侧视截面图；

图17示出了图16所示结构的俯视图；

图18a-18d示出了根据本发明的致动器凸块阵列的各种构造；

图19a-19c示出了根据本发明的致动器凸块阵列的各种构造；

图20a-20c示出了根据本发明的致动器凸块阵列的各种构造；

图21a-21d示出了根据本发明的致动器凸块阵列的各种构造；

图22a-22b示出了根据本发明的致动器凸块阵列的各种构造；

图23a-23d示出了根据本发明另一方面的致动器电极和MEMS梁的不同布局；

图24a和24b示出了根据本发明方面制造的MEMS桥式结构的不同截面的俯视图；

图25a和25b示出了根据本发明方面制造的MEMS悬臂结构的不同截面的俯视图；

图26a和26b示出了根据本发明方面制造的具有弹簧的MEMS桥式结构的不同截面的俯视图；

图27a示出了根据本发明方面的没有横向偏移的微型凸块和MEMS梁；

图27b示出了根据本发明各方面的具有横向偏移的微型凸块和MEMS梁；以及

图28是在半导体设计、制造和/或测试中使用的设计过程的流程图。

具体实施方式

本发明涉及半导体结构及制造方法，更具体涉及微机电系统（MEMS）结构、制造方法和设计结构。在实施例中，MEMS结构例如可为任何的MEMS装置，例如，诸如MEMS电容器、欧姆开关、MEMS加速计或使用致动器（actuator）的任何MEMS装置。另外，MEMS结构例如可用作其它装置中的单或双配线梁接触开关、双配线梁电容器开关或单双配线梁空气间隙电感器。本发明的MEMS结构例如也可为悬臂梁结构或桥式梁。

MEMS可采用很多不同工具以多种方法制造。通常，方法和工具用于形成微米级尺寸的小结构，具有约为5μm厚、100μm宽和400μm长的开关尺寸。而且，用于制造MEMS的很多方法（即技术）选自集成电路（IC）技术。例如，几乎所有的MEMS都构建在晶片上，并且通过在晶片的顶上的光刻工艺而图案化而以材料薄膜形式实现。具体地，MEMS的制造采用三个基本构建模块：（i）在基板上沉积材料薄膜，（ii）通过光刻成像在膜的顶上施加图案化掩模，以及（iii）对掩模有选择性地蚀刻膜。

例如，在MEMS悬臂型开关中，固定电极和悬吊电极典型地采用一系列的传统光刻、蚀刻和沉积工艺制造。在一个示例中，在形成悬吊电极后，牺牲材料层，例如，由Microchem,Inc.制造的旋涂聚合物PMGI，沉积在MEMS结构下方以形成腔体，并且沉积在MEMS结构上方以形成腔体。MEMS上方的腔体用于支撑盖（例如，SiO₂和SiN圆顶）的形成，以在去除牺牲材料后密封MEMS结构。在一些实施中，硅用于在MEMS周围形成牺牲腔；尽管本发明也设想其它材料。

MEMS梁可以是没有氧化物的单一配线，氧化物中的镶嵌配线、金属/氧化物/金属、氧化物/硅/氧化物等。然而，目前的MEMS梁设计由于例如当致动器在重复循环期间形成紧密接触时电介质充电而遭受静摩擦力（stiction）。为了补偿静摩擦力，在梁下方或者在固定致动器配线附近可采用氧化物缓冲器（bumper）。然而，当前的制造工艺导致氧化物缓冲器要么太浅要么距离电容器太远，这导致大的梁塌陷区域以及致动器接触，由于静摩擦力导致循环失败。而且，由于制造变化，如果氧化物缓冲器太深或者太靠近电容器，则定义为致动和非致动MEMS电容之差的增量电容（deltacapacitance）将由于氧化物凸块阻挡MEMS的电容器面积的接触而减小，导致性能下降。如果电场为也引起电介质充电的足够高的值，静摩擦力的现象也可发生在电容器上。

图1a示出了由于在MEMS梁下方不正确地布置或放置大凸块（bump）105导致的MEMS梁100塌陷不足，而图1b示出了由于在MEMS梁100下方不正确地放置大凸块105导致的MEMS梁100过度塌陷。对于图1a的塌陷不足情况，大凸块105要么太高，要么放置得太靠近电容器头（capacitorhead）110，导致所希望的阻碍与致动器115的接触，但是也有与电容器头110不紧密接触的不希望结果，导致致动电容的减少。对于图1b的过塌陷情况，大凸块105要么太浅，设置为距电容器头115太远，要么被省略导致大的致动器接触区域，这可导致MEMS梁静摩擦力（即失效）。

图1c示出了本发明的实施例，其中浅的微型凸块105’的阵列（在本说明书中的另外的附图中也表示为附图标记34a、34b、34c等）设置在梁100下方致动器110之间。本发明的该结构导致梁100全部塌陷和高电容头电容，但是避免致动器静摩擦力。如这里所述，本发明可应用于其中致动器的接触是不希望的任何MEMS装置，例如，欧姆接触开关；并且本发明可采用或不采用大凸块105。

更具体而言，在实施例中，MEMS结构包括多个致动器凸块105’（例如，微型凸块或抗静摩擦力凸块的阵列）形成在MEMS梁100和/或致动器电极115中至少一个的表面上。多个致动器凸块105’应定位为且具有这样的深度：既避免减少电容又减少或消除致动器接触二者。在实施例中，微型凸块105’为约10-250nm深，并且，在一个示范性实施例中，为约50nm深。有利地，致动器115之上的微型凸块105’的阵列在MEMS梁100的重复循环或牵制之后减少MEMS装置中发生静摩擦力的机会。

另外，传统的凸块设置为远离梁的电容器部分并且设计为当梁塌陷且梁的电容器部分形成接触时阻止梁中的致动器接触梁下方的固定致动器，与传统的凸块不同，微型凸块105’设置为在梁致动器115下方的阵列使得梁塌陷在固定致动器115上方。在梁中的致动器下方放置成阵列的微型凸块105’消除了传统凸块的问题：太浅或设置为太远离梁的电容器部分；或者太深或设置为太靠近梁的电容器部分。从而，本发明的结构是设置为遍布梁结构的致动器凸块105’的阵列，但是致动器凸块105’的阵列不减小或不显著减小致动电容。产生后者优点是因为本发明的结构不阻挡或基本上不阻挡与电容器（例如，固定接触电极）接触。尽管该讨论集中在MEMS电容器上，但是它也应用于具有单独致动器和接触区域的任何其它MEMS装置，例如具有绝缘致动器和金属接触区域的欧姆接触开关。

在实施例中，致动器凸块105’的阵列可为SiO₂（氧化物）或者其它材料，从MEMS梁致动器的下面向下延伸，或者，可替换地，从固定致动器配线层（例如，致动器电极）向上延伸。在又一个实施例中，致动器凸块105’的阵列可提供在MEMS梁和致动器配线层二者上。如下所述，本发明也预期另外的变化，例如，诸如致动器凸块由金属或其它材料构成，或者致动器凸块相对于MEMS梁和下致动器配线层设置在某些位置，和/或致动器凸块由变化的形状和尺寸构成。在讨论附图前，应认识到，在实施例中，图中形成在另一层的顶上的所有层与这样的层直接接触。

图2a示出了根据本发明的方面的相关工艺步骤的起始结构。该结构例如包括基板10，在实施例中，其可为装置（例如，配线、晶体管、无源元件、存储元件等）的任何层。例如，在实施例中，基板10为硅晶片涂覆有二氧化硅或者本领域的技术人员已知的其它绝缘体材料。互连12提供在基板10内。互连12例如可为钨或铜栓钉（stud），提供在传统上形成的通孔中，或者，可替换地，可为配线。例如，互连12可采用本领域的技术人员已知的形成栓钉的任何传统的光刻、蚀刻和沉积工艺（例如，镶嵌工艺）而形成。互连12可接触其它的配线层、CMOS晶体管或其它的有源装置、无源装置等。

仍参见图2a，配线层14形成在基板10上，在后面的工艺步骤中配线层14形成多个配线。在一个非限制性示例中，配线层14可沉积在基板上至约0.05至4μm的深度，且优选至0.25μm的深度；尽管本发明也预期其它的尺寸。在实施例中，配线层14可为诸如Ti、TiN、TiN、Ta、TaN和W等的耐高温金属（refractory metal）或者AlCu，或者诸如在其它配线材料之中的Au、Pt、Ru、Ir等贵金属。例如，在实施例中，配线层14可由纯耐高温金属、或铝或诸如AlCu、AlSi或AlCuSi的铝合金形成。在实施例中，配线层14可掺杂有例如1%的Si以防止诸如Al的金属与诸如硅的上腔层材料反应。在实施例中，配线层14的铝部分可掺杂有例如0.5%的Cu以增加配线的电迁移阻抗。在实施例中，配线可以Ti覆层且用抗反射层TiN覆盖，例如，Ti/Al/Ti/TiN。在实施例中，配线可为以诸如TiN或Ta的耐高温金属衬垫，用钨、铜等填充的镶嵌配线，如本领域已知的。

如图2b所示，配线层14图案化以形成多个配线（下电极）14a，其间具有配线间隔（间隙）14b。在实施例中，配线层可采用传统的光刻和蚀刻工艺图案化。例如，抗蚀剂可形成在配线层上且曝光以形成开口，例如，图案，暴露部分的下方配线层。暴露的配线层然后可经受反应离子蚀刻（RIE）工艺，例如以形成配线14a。在实施例中，至少一个配线14a’与互连12接触（直接电接触）。在实施例中，配线可在沉积后或图案化后退火。

在实施例中，配线间隔的深宽比例如可为低深宽比（aspect ratio）或高深宽比。例如，通过形成50nm高的配线14a与1000nm的间隔14b本发明预期1:20的低深宽比；而1:1的高深宽比可由500nm高配线14a与500nm间隔14b形成。这里提供的这些深宽比值仅为参考，而不应看作本发明的限制特征。可替换地，配线14a可采用镶嵌工艺形成，例如，镶嵌Cu或W，如本领域所知。

仍参见图2b，绝缘体层（电介质层）16形成在多个配线14a和基板10的暴露部分上。优选稳固的绝缘体层16以防止在随后的腔体形成期间形成金属间化合物（intermetallic），金属间化合物难以去除，并且如果形成了则在致动金属间化合物期间通过阻挡梁完全塌陷可能阻挡MEMS梁活化。在实施例中，绝缘体层16是在与铝配线兼容的温度下（例如，在约420℃下，并且优选在约400℃下）沉积的氧化物材料，例如，SiO₂or Al₂O₃。绝缘体层16的沉积选择例如包括等离子体增强CVD（PECVD）、低于大气压的CVD（SACVD）、大气压CVD（APCVD）、高密度等离子体CVD（HDPCVD）、物理气相沉积（PVD）或原子层沉积（ALD）中的一种或多种。

在实施例中，绝缘体层16是氧化物，沉积到约80nm的深度；尽管本发明也预期其它的尺寸。仅在制造MEMS电容器时是需要的该绝缘体层16将形成下电容器板电介质。绝缘体层16也用作配线14a中诸如铝的金属和随后用于形成MEM腔体的诸如硅的材料之间的阻挡物。

在图3中，致动器凸块16a的选择性阵列形成在一个或多个配线14a上。在实施例中，凸块16a的选择性阵列由诸如二氧化硅的电介质材料构成；尽管本发明也预期其它材料。例如，致动器凸块16a的阵列例如可由诸如与配线14a相同的材料的金属构成。在实施例中，凸块16a的阵列例如可以与随后形成的MEMS梁中的间隔、MEMS梁的隔离部分或如下所述的其它构造对准。而且，在实施例中，致动器凸块16a的选择性阵列以预定的间隔和高度形成在致动器电极上，以防止MEMS梁接触致动器电极。这将在重复的梁循环期间防止和/或减小静摩擦力和梁塌陷。然而，致动器凸块的阵列的预定间隔和高度，例如，尺寸和形状，仍将允许MEMS梁和固定电极（例如，电容器电极）之间的接触。作为示例性非限制示例，凸块16a的阵列可为约10nm至80nm高和约0.1至1μm宽。在实施例中，致动器凸块16a的选择性阵列可通过图案化和蚀刻配线14a下面的氧化物而形成，或者可以是配线14a下面的沉积和图案化的材料。

可在形成沉积绝缘体层16之前形成凸块16a的阵列。例如，凸块16a的选择性阵列可为沉积的PECVD SiO₂膜，其采用传统的光刻和蚀刻工艺直接在配线14a上图案化和蚀刻。对于这样的选择，凸块16a的阵列可首先被图案化和蚀刻，接着图案化和蚀配线14a。在可替换的实施例中，配线14可首先被图案化和蚀刻，接着形成凸块16a的选择性阵列。在图案化和蚀刻配线14a之前图案化和蚀刻凸块16a的阵列避免由于过蚀刻进入配线间隔14a之间的配线14下方的氧化物导致的引入到绝缘体层16的沉积的深宽比增加。这是因为配线14a之间的氧化物在凸块16a的阵列蚀刻期间没有被蚀刻。

在图4中，牺牲腔体材料层18沉积在绝缘体层16上，或者可替换地，沉积在配线14a上（如果绝缘体层16不存在）。在实施例中，层18例如可为硅、钨、钽、锗或对绝缘体层16或配线14a（如果绝缘体层16不存在）可随后采用例如XeF₂气体选择性去除的任何材料。层18可采用任何传统的等离子体气相沉积（PVD）、PECVD、快速热CVD（RTCVD）或者以与配线14a兼容的温度（例如，<420℃）操作的LPCVD沉积。在实施例中，层18沉积到约0.1至10μm的高度，该高度由MEMS间隙要求决定，并且采用传统的光刻和反应离子蚀刻（RIE）步骤图案化。一个示例可采用约2μm的硅厚度。为了避免在蚀刻硅层18之后在晶片上留下氧化接缝（seam），本发明预期氩稀释与施加到晶片的rf偏置功率的结合以同时溅射和RIE蚀刻该表面。可替换地，诸如旋涂聚合物的任何牺牲材料可用于形成这个和其它的牺牲腔体。

在实施例中，绝缘体层16也用于阻挡配线14a和层（腔体材料）18的反应、合金或相互扩散。例如，如果配线14a包含铝，则铝可与硅反应而形成硅化铝，其在随后的层（牺牲层）18的排除或去除步骤期间难以或不可能去除。为了防止这样的反应，共形氧化阻挡物（例如，ALD Al₂O₃（氧化铝）、ALD Ta₂O₅（五氧化钽）或者二者的结合）可沉积为绝缘体层16。在一个示范性实施例中，层16包括80nm的HDPCVD氧化物，伴随着15nm的ALD氧化铝。在实施例中，采用快速沉积SiO₂和慢速沉积氧化铝的结合是最优的。ALD氧化铝或类似的膜可用80nm以下的氧化物；并且也可用在上MEMS电极下方以阻挡硅与上MEMS电极反应。

作为选择性工艺步骤，层18可采用例如化学机械抛光（CMP）平坦化，然后，选择性地，附加材料（硅）可沉积在抛光的层18上，以在下硅MEMS腔的表面上提供无接缝层（例如，硅层）。传统的CMP和随后的清洗工艺，例如，刷洗，稀释的氢氟酸（DHF）、缓冲氢氟酸（BHF）、低温清洗等可在任何的CMP步骤之后执行，以去除形成在硅表面上的自然氧化物。

更具体而言，层18采用诸如PVD的传统沉积工艺沉积在绝缘体层16上。层18例如采用CMP工艺平坦化，并且诸如硅的第二材料层沉积在平坦化的层18上。层采用传统的光刻和反应离子蚀刻（RIE）步骤图案化。此硅沉积、CMP和第二沉积工艺消除了硅表面中的断片（divot），消除了氧化接缝的概率，并且部分地或者完全平坦化由于引入配线14a和配线间隔14b形貌而引起的硅表面上的形貌。

一组厚度示例可以是250nm高的配线14、500nm的配线14a之间的间隔14a、0.9μm的初始硅沉积厚度，配线14a上方CMP去除的400nm的硅以平坦化配线14a上方的250nm台阶，以及随后的硅沉积厚度足以在随后的反向氧化物平坦化工艺之后再蚀刻（re-etch）最后的厚度目标。在一个示范性实施例中，从配线14a上方的区域去除200nm的硅，在配线14a之间的间隔14b上方小于50nm，其部分地平坦了配线14a和间隔14b上方的区域。

硅CMP通常执行为形成深沟槽DRAM电容器，如本领域所知的。采用这种类型的硅CMP，CMP工艺对最大化对晶片表面上的焊垫绝缘体（例如，SiO₂或氧化物）膜的选择性是最优化的，即该硅CMP的速率最大化并且氧化物CMP的速率最小化使得硅对氧化物的选择性为50:1。这种类型的硅CMP工艺对于采用CVD沉积的硅膜是最优的，但是对于采用PVD沉积的硅膜的可能引起问题。例如，以传统选择性硅CMP工艺抛光的PVD硅膜可能有PVD硅膜中有缺陷的问题，这可导致局部抛光率降低。可能是由于氧化的硅、其它的杂质或者硅晶粒结构引起的这些PVD硅缺陷可导致选择性硅CMP工艺在抛光的硅表面上留下抛光不足点的缺陷。然而，为了避免硅CMP期间的这些点缺陷，可采用较小选择性或者非选择性的硅抛光工艺，例如，采用SiO₂抛光化学和工艺代替硅CMP抛光化学和工艺。

利用较小选择性硅抛光工艺消除了抛光后的点表面缺陷。选择性硅抛光的示例是碱性介质，例如，ph高得足以溶解硅（即>12）的具有硅石研磨料的TMAH，其具有50:1的硅:SiO₂的选择性。非选择性硅抛光的示例是采用硅石研磨料的碱性介质，例如ph<12的KOH，该ph太低而不能溶解硅。该非选择性硅CMP工艺可具有低于50:1的硅:SiO₂选择性，并且在一个示范性实施例中，硅:SiO₂选择性可在2:1至1:2的范围。

参见图6，绝缘体材料（例如，氧化物）20沉积在层18以及绝缘体层16的任何暴露部分以及任何可选凸块16a上。该沉积例如可为传统的共形沉积工艺，沉积绝缘体材料20至约与层18的高度相同的深度，例如，对于2.3μm厚的层18为约2.3μm。在可替换实施例中，与2.3μm相比，绝缘体材料20可沉积到约3.3μm的厚度；尽管本发明也预期其它的深度。

在实施例中，绝缘体材料20采用400℃ PECVD氧化物沉积、采用TEOS或硅烷作为硅源以及氧或N₂O作为氧源进行沉积。如果氧化物层的厚度有意地薄于层18的高度，则随后的氧化物CMP将过度抛光并且平坦化层18的表面。相反，如果层20的厚度有意地厚于层18的高度，则随后的氧化物CMP将抛光不足以至层18的表面从而将其埋设在氧化物（绝缘体）表面下。两种工艺选择可以是希望的，取决于与平坦化绝缘体材料20或层18表面从配线层级14a的形貌相比最小化层18的表面过度抛光的有多重要。在一个示范性实施例中，层18为约2.3μm，层20为约2.1μm，并且可选的氧化物回蚀刻步骤的目标是去除全部氧化物（绝缘体），即>2.1μm。这导致随后的氧化物抛光工艺进一步平坦化层18。

在实施例中，可选的反向蚀刻（反向镶嵌工艺）可根据本发明各方面执行。更具体而言，抗蚀剂沉积在绝缘体材料20上，并且图案化以形成开口，抗蚀剂边缘与下层18的边缘重叠。就是说，抗蚀剂将略微掩盖下面的层18。在实施例中，重叠大于0，例如可为3μm，并且最小化为减少留下的氧化物层，留下的氧化物层在随后的CMP工艺被平坦化。绝缘体材料20采用传统的RIE工艺蚀刻，这导致围绕下面的层18的“图框”，如2010年12月21日提交的序列号为12/974,854的美国申请中所公开，其内容通过引用全文结合于此。绝缘体材料20然后被平坦化，例如，为与下面的层18齐平（例如，几乎平坦或平面表面）。在实施例中，该工艺也平坦化下面的层18，这导致在随后的加工步骤中的平面腔体结构（例如，具有平坦或平面表面）。平坦化工艺例如可为CMP工艺。可替换地，随后的MEMS梁可直接形成在图5所示的腔体之上，而没有图6所示的氧化物层的反向平坦化。

在图7中，沟槽33的阵列，例如，沟槽33a、33b、33c等的阵列形成在层18中，在各配线之上和/或与间隔14b对齐。应注意，每个沟槽33a、33b和33c表示沟槽阵列，并且可形成在如下描述的其它位置。在实施例中，沟槽33的阵列通过传统的图案化和蚀刻工艺形成。为了保证硅（例如，层18）被均匀地蚀刻，在硅蚀刻前可在抗蚀剂图案化晶片上执行可选的氧化物RIE工艺。另外，采用或者不采用可选的氧化物RIE工艺，在蚀刻硅之前，可执行在晶片上的光致抗蚀剂的HF清洗以氢钝化硅表面，例如，硅层18的表面。硅例如采用基于SF₆的RIE化学蚀刻，如本领域所知。可替换地，可选的氧化物RIE工艺，采用如本领域所知的可蚀刻50nm或更多的硅（或其它牺牲材料）的诸如CF₄的全氟化碳气体和诸如CO₂的氧化剂，可用于蚀刻硅。氧化物RIE蚀刻例如可在平行板rf反应器中执行，采用一种或多种全氟化碳和氧源，例如，氧或二氧化碳，如本领域所知。

在实施例中，沟槽33的阵列可单独地或以任何组合形式形成在不同的位置。例如，沟槽33a可形成在致动器配线14a₁之上；而沟槽33b的阵列可形成为与致动器配线14a₁和虚设配线14a₂之间的间隔14b对齐。在实施例中，沟槽33c也可形成在虚设配线14a₂之上。在进一步的实施例中，沟槽33的任何一个可形成为与MEMS梁的间隔或开口对齐，如下面进一步的详细描述。

在进一步的实施例中，沟槽33的阵列在层18（例如，牺牲腔体材料）中形成到约10nm至100nm的深度和约0.1至1μm宽；尽管本发明预期取决于设计参数的其它尺寸。这些沟槽33将形成微型凸块以阻挡致动器接触。如果在金属层14的表面上或者金属层38的下侧上具有形貌（图10），例如，金属突出物，则微型凸块可略高于该形貌，以防止由于形貌引起的致动器接触。例如，根据位置，沟槽33可在尺寸上变化，例如，较深和较宽或者较浅和较窄，以便形成不同尺寸的致动器凸块（例如，氧化物钉（oxide pegs））。更具体而言，沟槽可在深度和宽度（或者周长）上变化，取决于它们相对于致动器区域和下面的电极（例如，配线）的接触区域的位置，如下面更加详细的讨论。在一个示范性实施例中，沟槽33为0.5微米宽，设计成圆形形状，且为50nm深。

在图8中，诸如SiO₂的电介质沉积在沟槽33的阵列之上。在实施例中，绝缘体层36形成部分或全部的MEMS电容器电介质。诸如氧化物的电介质层36形成在层18和绝缘体层20上。在实施例中，电介质层36是上电容器电介质或氧化物沉积，其形成在MEMS梁的底部上。在实施例中，MEMS电容器电介质36，在MEMS梁被致动时，包括由于MEMS电容器电极的表面粗糙度引起的分开小的间隙的电介质层16和36。在实施例中，电介质层36可沉积到约80nm的高度；尽管本发明预期其它的尺寸。在实施例中，可在形成致动器凸块34a、34b、34c等前形成电介质层36；就是说，随后的电介质层40（图10）可沉积在沟槽33中。

绝缘体材料36，与随后的材料结合，将在MEMS梁的下侧形成致动器凸块的阵列，例如，致动器凸块34a、34b、34c等。除了防止致动器在MEMS循环或牵制（hold down）测试期间的静摩擦力外，在实施例中，致动器凸块34a、34b、34c等，与凸块16a一起，在MEMS梁和下配线层级（例如配线）之间提供缓冲器，以防止由于MEMS梁中的配线与这些配线在MEMS运行期间紧密靠近而引起的电弧；或者减小或消除致动器静摩擦力的可能性。当高dc电压（即5-100V）例如以配线施加到MEMS致动器时，可能产生电弧。在实施例中，可选的电介质层36可在形成致动器凸块34a、34b、34c等之前形成在层18上和在沟槽33的阵列内。这些和其它截面图中所示的微型凸块的布局是任意的，并且为了使微型凸块防止MEMS静摩擦力，它们设计为避免致动器接触，如图13-17所示在下面的描述的。

致动器凸块34a、34b、34c等的阵列根据沟槽33的各阵列的不同尺寸确定尺寸和形状。更具体而言，致动器凸块34a、34b、34c等的阵列构成为当电压存在于致动器电极上时在MEMS梁和致动器电极之间提供预定量的物理间隔；或者它们定位为使接地和dc偏置的致动器决不物理接触。就是说，致动器凸块34a、34b、34c等的阵列构造为在dc电压存在于致动器电极上时防止MEMS梁中的dc偏置的致动器接触固定的致动器电极。而且，在实施例中，致动器凸块的阵列允许MEMS梁接触接触电极，例如，电容器电极。换言之，致动器凸块34a、34b、34c等的阵列的尺寸（例如，大小和间隔）形成为保证MEMS梁在致动期间（即施加电压在致动器电极上期间）可接触固定接触电极。这些相同的优点从致动器凸块16a也可看见。尽管本发明涉及利用dc电压致动MEMS，但是本发明也预期利用dc、ac和/或rf电压，因为偏置的致动器之间的引力与电压的平方成比例。尽管本发明集中在利用微型凸块防止致动器静摩擦力，但是微型凸块也可用于防止电容器头的静摩擦力，其可由于MEMS梁和固定的配线层级的电容器头之间较大的间隔而减小致动的梁电容。

图9和10示出了根据本发明各方面的附加加工步骤和各结构，以形成MEMS梁、上MEMS腔体和盖。通孔Xi可形成在绝缘体层20和36中至下面的配线14a’。通孔Xi可为采用传统的光刻、蚀刻和清洗工艺形成的锥形通孔，或者为任何其它类型的通孔，例如，如本领域已知的镶嵌钨栓钉。采用锥形通孔减小了硅表面的CMP暴露，导致较小的硅厚度变化，避免了抛光或损坏上MEMS电容器绝缘体，以及较低的形成深断片的机会。在实施例中，锥形通孔应小心不要过度氧化下面的TiN、TiAl₃或AlCu表面，其可能导致高的通孔电阻。可选地，可在低温下（即100℃）执行柱状通孔RIE光致抗蚀剂剥离以最小化氧化，或者采用光致抗蚀剂的湿化学剥离。

在实施例中，通孔Xi应用在硅腔体区域的外面，因为如果它设置在硅腔体里面则用于制造它的氧化物蚀刻会受到层18的阻挡。在实施例中，如果随后的金属沉积工艺具有差的共形性或侧壁覆盖，则锥形通孔的深宽比可将会低，例如，0.5:1。例如，对于2μm厚的绝缘体20，可采用4μm宽的锥形通孔。可替换地，如果采用共形铝工艺（即热回流PVD或CVD工艺），则锥形通孔可采用较高的深宽比。可替换地，可制造镶嵌钨栓钉通孔，如本领域所知。

仍参见图9，在绝缘材料36上并且在通孔内形成且图案化随后的金属层38。在实施例中，金属层38用于形成MEMS梁下电极。金属层38可沉积且图案化为覆盖致动器凸块34a、34b、34c等，或者在另外的实施例中使其不被覆盖，或二者均可。如果致动器凸块34a、34b、34c等不被覆盖，则减少或消除了致动器板之间的静摩擦力、电弧放电或其它电介质损坏。如果致动器凸块34a、34b、34c等没有被金属层38覆盖且由于所选的工艺方法而有向下进入致动器凸块34a、34b、34c等中的台阶，则可能沿着致动器凸块34a、34b、34c等的侧壁有薄的金属间隔体留下。金属层38也将形成在通孔中，与配线（电极）14a’接触。在选择性实施例中，金属层38也可沉积在沟槽33中或沟槽33上方与沟槽中的材料34直接接触。

在实施例中，金属层38可为在其它材料当中的TiN、TiN或W、Ru、Pt、Ir。这样的和其它的电极和/或配线的厚度可根据具体的设计参数变化。例如，Ti/AlCu/Ti/TiN层可分别采用10nm、5000nm、10nm和32nm的厚度，其可在400℃退火后在AlCu下方和上方形成TiAl₃。为了最小化任何的突出物（hillock），在实施例中，可选的Ti层可沉积和/或形成为与Al直接接触。在此情况下，在金属层（电极）38的与上表面相对的下表面上可抑制突出物。可替换地，金属层38可由贵金属形成，例如，Au；或者由耐高温金属形成，例如，W或Ta；或者没有Ti-AlCu界面，例如，Ti/TiN/AlCu/TiN。

绝缘体材料40共形地沉积在金属层38之上。在实施例中，绝缘体材料40是采用上面讨论的任何方法的沉积氧化物。在实施例中，绝缘体材料40沉积到约0.5至5μm的高度，取决于梁的弹性系数和氧化物对金属厚度比的要求。在一个示范性实施例中，绝缘体材料40为400℃ PECVD2μm的氧化物且具有良好控制的残余应力和厚度。在实施例中，通孔以类似于前面描述的绝缘体层20中的通孔的方式形成在绝缘体材料40中以暴露部分的下面金属层38。绝缘体层40的厚度或残余应力的变化导致弹性系数和整体MEMS梁中的应力梯度变化性，这可负面影响梁的曲率和弯曲度。

电极（金属层）42在绝缘体层40上方上形成且图案化，并且也沉积在通孔Xii内以接触下电极（金属层）38。在实施例中，上电极42由与下电极38相同的材料形成。例如，在一个示范性实施例中，电极38和42由Ti/AlCu/Ti/TiN组成。对于锥形通孔，可能希望为在沉积用于电极38和42的金属（即Ti/AlCu/Ti/TiN）之前完全去除TiN层，采用TiN RIE化学将其蚀刻掉，采用氩溅射将其溅射掉，或者二者的结合以消除潜在的通孔电阻高飞（via resistance high flyers）。电极38和42的金属体积应为相同的或基本上相同的，从而平衡装置的整体体积和应力，并且因此不在MEMS结构的梁上产生过度的应力，如序列号为12/974,854的美国申请中所讨论。

仍参见图9，可选的绝缘体材料44沉积在上电极42和绝缘体材料40的暴露部分上。在实施例中，绝缘体材料44沉积到约80nm的厚度；尽管本发明也预期其它的尺寸。为了平衡MEMS梁，在MEMS梁上方的绝缘体材料44与MEMS梁下方的绝缘体材料36应为基本上相同的厚度。层36和44的此厚度平衡应包括随后排放孔（vent hole）电介质沉积密封步骤期间发生的层44上的任何附加电介质沉积。通过图案化和蚀刻通过绝缘体，腔体通孔形成为穿过绝缘体材料44、40和36至下层18。在实施例中，在随后的材料沉积之前，例如，可采用HF酸清洗不希望的氧化物，例如，通过暴露层18到空气而形成的自然氧化物。

图9进一步示出了沉积在绝缘体材料44上以及通孔内的层46，延伸到下层18。在实施例中，层46与层18为相同的材料（例如，硅），其可沉积到约4μm的厚度；尽管本发明也预期其它的尺寸。在实施例中，由于HF酸清洗，两个硅层（例如，层18和层46）之间没有氧化物。可替换地，可采用任何牺牲腔体材料，例如，旋涂聚合物。

层46可沉积为使层46的形貌根据下层特征而变化，例如，形成退化开口（regressive openings）。为了避免可能导致MEMS梁锁住（pinning）的某些形貌，层46的沉积应被最优化。这可通过沉积厚层46夹断或部分夹断形成有退化开口的任何通孔，或者通过CMP工艺伴随着随后的硅沉积，或者以上的结合而实现。作为示例性、非限制的示例，层46具有3μm初始厚度，经受1μm CMP去除，并且具有第二硅沉积以实现4μm厚度。在可选的实施例中，层46可经受采用反向掩模的可选的光刻和RIE工艺，类似于上面讨论的。

如图9进一步所示，绝缘体（氧化物）材料48可沉积在材料46和任何暴露的绝缘体材料44上。材料48可被平坦化使得材料（例如，氧化物）留在层48之上，或者可为与下层48齐平。层48是否平坦化回到层46的表面，都可能需要沉积附加的电介质以在MEMS腔体之上形成所需的氧化物盖厚度，如下面所讨论。可替换地，绝缘体材料48可部分地平坦化或保留为未平坦化的。作为可选步骤，绝缘体材料48可沉积到约5μm的厚度，与2.3μm相比，具有例如沉积在厚氧化物材料上的Si层。

Si层（和部分的绝缘体材料48）例如采用诸如CMP的传统工艺平坦化。绝缘体材料48的沉积应充分填充配线层级的间隔使得氧化物中的空洞不与CMP平坦化的氧化物表面相交，例如，通过沉积具有HDPCVD氧化物的初始氧化物膜填充间隔、沉积/蚀刻/沉积氧化物、或基于PECVD TEOS的氧化物，用于初始氧化物沉积或整个膜。采用所有这些实施例，反向掩模回蚀刻步骤是可选的。在硅去除前附加的氧化物材料也可沉积为决定盖的厚度。例如，氧化物材料在去除前可具有约3μm的厚度。

在实施例中，排放孔50在盖48中图案化且形成开口，暴露下层46的一部分。应理解，绝缘体材料48中可形成一个以上的排放孔50。排放孔50可采用本领域的技术人员已知的传统光刻和蚀刻工艺形成。排放孔50的宽度和高度决定了硅去除后为夹断排放孔应沉积的材料量。通常，为夹断排放孔50应沉积的材料量随着排放孔宽度的减小而减少；并且随着排放孔的深宽比的增加而减少，排放孔深宽比是排放孔的高度对宽度的比。在实施例中，3μm厚的前排放盖（pre venting lid）可具有1μm直径。

排放孔50可为圆形或接近圆形以最小化夹断它所需的后续材料量。在一个示范性实施例中，排放孔50的形状为八角形，其最小化了上面讨论的计算要求。在一个示范性实施例中，每10,000μm²的腔体面积需要接近1μm的氧化物盖以避免盖在排放后破裂。排放孔50可在几个位置形成到部分的上层46、下层18或上层46和下层18二者（暴露部分）。例如，排放孔形成在腔体通孔56的里面和外面。

在图10中，牺牲层46和18通过排放孔50排除或剥离。在实施例中，结构（且特别是暴露的下层46）可在排除之前用HF溶液清洗以去除自然氧化物，且氢钝化的暴露的硅表面使层46的表面钝化。在实施例中，剥离（例如，蚀刻）可采用XeF₂蚀刻剂通过排放孔50执行。蚀刻将剥离用于形成上腔体或腔室52和下腔体或腔室54的所有材料（硅），并且对包括SiO₂的许多其它材料有选择性。在实施例中，上部52中的层46的蚀刻率将比下部56中的层18蚀刻得更快，因此保证了没有过度的应力产生在下部56上（上部52和下部54将形成MEMS结构的上腔体和下腔体）。

如图10所示，排放孔50可用材料58（例如，电介质或金属）密封。为了避免密封材料进入腔体且沉积在MEMS梁上的问题，在实施例中，排放孔50应设置为足够远离通孔，例如，大于1μm，或者在示范性实施例中，大于5μm，使得释放的MEMS梁通过排放密封沉积而不接合到盖。可替换地，排放孔50可设置在腔体区域中远离MEMS梁，使得没有排放孔密封材料沉积在释放的MEMS梁上。接下来沉积可选的层60以提供气密密封。层60例如可为500nm的PECVD氮化硅膜或者已知的其它膜以在氧化物层62上方提供气密密封。

图11示出了根据本发明一方面的侧视截面图。具体地，图11示出了致动器微型凸块34的阵列，其从MEMS梁75向下延伸，并且与致动器电极14a₁对齐。在实施例中，致动器微型凸块34的阵列，例如在施加电压致动MEMS梁时，将接触（落在）致动器电极14a₁，因此保证了MEMS梁75的致动器部分与致动器电极14a₁物理地分开；然而，致动器凸块34的阵列的大小和形状为允许MEMS梁75的电容器头部接触电极的接触区域14a₂。在实施例中，致动器凸块34可为约0.5μm的宽度和约50纳米的高度。在进一步实施例中，大多数的致动器凸块34的阵列可为相同的尺寸和形状，较深（较宽和/或较长）的致动器凸块34a设置为最远离接触区域14a₂，而较窄的致动器凸块34靠近接触区域14a₂，例如，电容器头。

图11还示出了除了微型凸块34之外可设置的可选大缓冲器Xiii。如果设置可选大缓冲器Xiii，则会需要在形成沟槽33a、33b和33c之前或之后立即执行附加的光刻、蚀刻和清洗步骤，或者较宽的缓冲器可如下所示地使用。

图12示出了根据本发明一方面的侧视截面图。具体地，图12示出了从MEMS梁75向下延伸并且与致动器电极14a₁对齐的致动器凸块34的阵列。在图12的实施例中，致动器凸块34的阵列可具有变化的宽度和变化的深度。尽管示出了任意变化的深度，但是应希望的是在电容器头附近的致动器上设置较浅的微型缓冲器，以最小化或消除由致动器之上的微型凸块引起的任何电容减小，而较深的微型凸块进一步远离电容器头；或者将较浅的微型凸块设置在电容器头上而将较深的微型凸块设置在致动器上，以减小致动器上由于dc致动电压引起的静摩擦力和电容器头由于rf电压引起的静摩擦力。

如附图所示，诸如宽度的变化的尺寸可在致动器凸块的阵列的制造期间通过变化的蚀刻率而获得。例如，约0.5和2微米宽的微型凸块分别以每分钟0.4和0.8微米蚀刻。而且，约0.5微米宽25nm深的微型凸块可设置为恰好相邻于电容器头14a₂，而2微米宽50nm深的微型凸块可设置为远离电容器头14a₂，以允许在固定配线34和MEMS梁配线38之间的更紧密的电容器头接触以增加致动MEMS电容。变化的宽度的范围例如可在约0.1μm至约5.0μm；尽管本发明预期其它的尺寸。

在实施例中，由于不同的尺寸，一些致动器凸块34的阵列将接触致动器电极14a₁，因此保证了MEMS梁75与致动器电极14a₁物理地分开；然而，致动器凸块34的阵列的大小和形状为允许MEMS梁75接触电极的接触区域14a₂。在实施例中，变化的深度和/或宽度可通过两个或更多个掩模步骤形成。

在实施例中，微型凸块34设置在下MEMS配线38内部的孔、开口或间隔中以防止偏置的MEMS梁致动器接触偏置的固定致动器34。MEMS梁静摩擦力在电场在两个MEMS致动器之间流动时发生，并且随着电场的增加而增加。如果微型凸块设置在下MEMS配线38内部的孔中，则MEMS配线38和固定致动器配线34之间的电场在MEMS梁配线38下方的微型凸块接触固定致动器配线34时显著减小。这意味着微型凸块接触固定致动器配线34的表面。

图13示出了根据本发明一方面的图11或图12的结构的俯视图。具体地，图13示出了从MEMS梁的下电极38延伸并且与致动器电极14a₁对齐的致动器凸块34的阵列。如所示，致动器凸块34的阵列在施加电压时将落在致动器电极14a₁上，因此保证了MEMS梁的下电极38与致动器电极14a₁物理地分开；然而，致动器凸块34的阵列的大小和形状为允许MEMS梁的下电极38接触电极的接触区域14a₂。

图14示出了根据本发明一方面的侧视截面图。具体地，图14示出了从MEMS梁75向下延伸并且与隔离的致动器电极14a₃对齐的致动器凸块34的阵列。在任何的实施例中，隔离的致动器电极14a₃例如可以是（i）各自电浮置的虚设导体、（ii）连接的但电浮置的虚设导体、（iii）各自电浮置或连接的但电浮置的虚设导体、或者（iv）连接到电压，例如，接地或者已知的ac和dc电压的任何组合。在实施例中，作为一个示例，已知的电压可等于梁致动器电压。

在图14的实施例中，在运行中，致动器凸块34的阵列将落在隔离的致动器电极14a₃上。这样，致动器凸块34的阵列将保证MEMS梁75中的致动器与固定致动器电极物理地分开；然而，致动器凸块34的阵列的大小和形状为允许MEMS梁75中的电容器头接触电极的电容器接触14a₂。这些虚设接触区域14a₃可以是电浮置的，以与MEMS梁致动器相同的电压偏置，或者以任何的电压偏置。优选地，虚设接触区域14a₃保持为的电浮置或以与MEMS梁致动器相同的电压偏置的。与前面的实施例一样，致动器凸块34的阵列也可在致动器凸块的阵列制造期间通过调整蚀刻率而具有变化的宽度和深度。再次，宽度的范围例如可在约0.4μm至约5.0μm；尽管本发明预期其它的尺寸。此实施例减小了下MEMS配线38和固定致动器配线34之间在物理接触区域中的电场，因为在下MEMS配线38和固定致动器配线34中的虚设形状之间没有电压差。

图15示出了图14所示的实施例的俯视图。具体地，图15示出了从下电极38向下延伸并且与隔离的致动器电极14a₃对齐的致动器凸块34的阵列。如所示，在施加电压时，MEMS梁致动器凸块34的阵列将落在致动器电极间隔14a₃上，因此保证了MEMS梁的下电极38将与致动器电极物理地分开；然而，致动器凸块34的阵列的大小和形状为允许MEMS梁的下电极38的MEMS梁电容器头部接触电极的电容器头接触区域14a₂。在该实施例中，在偏置的MEMS梁和固定致动器电极14a₅之间没有任何种类的物理接触。

图16示出了示出了根据本发明一方面的侧视截面图。具体地，图16示出了从MEMS梁75向下延伸并且与隔离的致动器电极14a₃之间的间隔14a₄对齐的致动器微型凸块34的阵列。在图16的实施例中，致动器凸块34的阵列将落在隔离致动器电极14a₃之间的基板10上。致动器凸块34的阵列的大小保证尽管MEMS梁75将与致动器电极物理地分开，但仍与电极的接触区域14a₂接触。例如，如果固定致动器配线为250nm高，则微型凸块34可为300nm高以在接触的MEMS梁和固定致动器之间提供50nm的间隙。与前述的实施例一样，致动器凸块34的阵列可通过在致动器凸块的阵列制造期间调整蚀刻率而具有变化的宽度和深度；尽管该实施例示出了致动器凸块34的阵列的不变深度。此外，宽度的范围例如可在约0.4μm至约5.0μm；尽管本发明预期其它的尺寸。

图17示出了图16所示实施例的俯视图。具体地，图17示出了从下电极38向下延伸并且与隔离的致动器电极14a₃之间的间隔14a₄对齐的致动器凸块34的阵列。如所示，致动器凸块34的阵列将落在隔离的致动器电极14a₃的间隔14a₄之间，并且接触下层基板10。致动器凸块34的阵列的尺寸形成为保证MEMS梁的下电极38与致动器电极物理地分开，同时也接触电极的接触区域14a₂。

图18a至22b示出了致动器凸块34的阵列和/或16a的各种构造。具体地，图18a至22b示出了MEMS梁75的底电极，其与下固定致动器电极14”对齐。在这些实施例中，MEMS梁75和下面的固定致动器电极14”包括完全包封或部分包封的绝缘体材料，如不同截面阴影所示。在图22a和22b中，下固定致动器电极14”形成在绝缘体材料或下层基板10上。而且，在每一个实施例中，致动器凸块34的阵列和/或16a将落在各个MEMS梁75或下固定致动器电极14”的绝缘体材料上或在下层基板上。在这些实施例的每一个中，尽管致动器凸块34的阵列和/或16a防止MEMS梁75和下层固定致动器电极14”之间的接触。就是说，致动器凸块34的阵列和/或16a保证了MEMS梁75和下层固定致动器电极14”之间具有物理间隔。

在图18a中，微型凸块34的阵列从MEMS梁75向下延伸。在图18b中，微型凸块34的阵列从MEMS梁75向下延伸，并且与其开口75a对齐。应理解，对于微型凸块34落在虚设形状上或者配线中的孔75a内的结构，布局中应包括宽度和重合不良的公差。例如，如果微型凸块34是0.5微米宽，具有0.1微米的宽度公差，并且具有+/-0.1微米的重合不良公差，则其所落的虚设特征应为约至少0.7微米宽以使微型凸块34完全着陆或微型凸块34所落入的孔的内部宽度大于0.7微米。在一个示范性实施例中，微型凸块的宽度为0.5微米，重合不良公差为+/-0.1微米，而它所落入的孔的内部宽度为0.9+/-0.1微米。相同的逻辑适用于落在虚设形状上的微型凸块，其中可希望微型凸块不落在虚设形状的拐角上，并且希望使微型凸块不落在偏置的有源致动器上。

在图18c中，微型凸块34的阵列从MEMS梁75向下延伸，与开口75a和隔离的（虚设）致动器电极14_a3二者对齐。在实施例中，没有电压施加到隔离的（虚设）致动器电极14_a3，并且由于微型凸块34的阵列不在致动器导体正上方，因此没有电场通过凸块，并且同样地该实施例避免梁塌陷在致动器电极上方。当微型凸块34的阵列（或16）位于致动器电极中的间隔或开口之上时，例如，见图21b、21d、22a和22b，相同现象也等同地可适用。

在图18d中，微型凸块34的阵列从MEMS梁75向下延伸，与开口75a和固定致动器电极14”之间的开口14_a4二者对齐。图18e和18f类似于图18c和18d，除了MEMS梁致动器位于微型凸块之上外。

在图19a中，微型凸块阵列16a从固定致动器电极14”向上延伸，与MEMS梁75对齐。在图19b中，微型凸块阵列16a从固定致动器电极14”向上延伸，与MEMS梁75的开口75a对齐。在图19c中，致动器梁的阵列16从固定致动器电极14”向上延伸，与MEMS梁75的隔离部分75b对齐。

在图20a中，微型凸块阵列16a为金属或金属合金，并且从固定致动器电极14”向上延伸，与MEMS梁75对齐。在图20b中，微型凸块阵列16a为金属或金属合金，并且从固定致动器电极14”向上延伸，与MEMS梁75的开口75a对齐。在图20c中，致动器梁的阵列16为金属或金属合金，并且从固定致动器电极14”向上延伸，与MEMS梁75的隔离部分75b对齐。在实施例中，在上述的工艺中形成的梁16a的金属或金属合金优选为与固定致动器电极14”相同的材料。

在图21a中，微型凸块34的阵列为金属或金属合金，并且从MEMS梁75向下延伸。在图21b中，微型凸块34的阵列为金属或金属合金，并且从MEMS梁75向下延伸，与致动器电极14”之间的开口14”对齐。在图21c中，微型凸块34的阵列为金属或金属合金，并且从MEMS梁75向下延伸，与隔离的致动器电极14a₃两者对齐。在图21d，微型凸块34的阵列为金属或金属合金，并且从MEMS梁75向下延伸，与固定致动器电极14”之间的开口14a₄对齐。

在图22a中，微型凸块34的阵列为金属或金属合金，并且从MEMS梁75向下延伸，与隔离的致动器电极14a₃对齐。在图22b中，微型凸块34的阵列为金属或金属合金，并且从MEMS梁75向下延伸，与固定致动器电极14”之间的开口14a₄对齐。

图23a-23d示出了固定致动器电极14”和MEMS梁的不同布局。在这些实施例中，不同图案的形状是圆形的；尽管本发明也预期其它的尺寸，例如，椭圆、三角形、八角形、正方形、五角形、六角形、七角形、八角形或其它打开的形状。图23a示出了固定致动器电极14”和隔离的致动器电极14a₃。在实施例中，图23a也可为致动器凸块16a的表示。间隔14a₄提供在固定致动器电极14”和隔离的致动器电极14a₃（或致动器凸块16a）之间。在实施例中，（例如，各自电浮置地）隔离的致动器电极14a₃为约5μm，并且间隔14a₄之间的间隔也为约5μm；尽管本发明也预期其它的尺寸。

图23b示出了在固定致动器电极14”中的开口14a₄。在实施例中，开口14a₄为约1.5μm；尽管本发明也预期其它的尺寸。

图23c示出了从MEMS梁的下配线层38延伸的致动器凸块34（凸块的阵列）。在该实施例中，致动器凸块34为约0.5μm。在图23d中，致动器凸块34（凸块的阵列）从MEMS梁的下配线层38延伸，与开口75a对齐。

现在应理解，在MEMS梁循环或电压牵制期间的MEMS致动器静摩擦力通常通过减小致动器接触面积或者在MEMS梁和固定致动器电极接触时减小其间的电场而减小。同样地，本发明通过设计微型凸块阵列以减小致动器的接触面积使得仅微型凸块接触而减小或消除MEMS致动器静摩擦力。另外，在接触的MEMS梁和固定致动器之间的致动器氧化物上的电场可通过在微型凸块上方和/或下方不设置电偏置的致动器配线而减小；并且在致动器氧化物上的电场可通过将微型凸块落于虚设形状上而消除。下面的表1中对图18-22的布局进行了概括。

表1

图24a、24b、25a和25b示出了根据本发明一方面制造的结构的不同俯视图，示出了四个终端MEMS装置，具有用于致动和信号的分开的电极。例如，致动可以是dc电压偏置，而信号可以是rf信号。图24a和24b示出了根据本发明的第一结构的俯视图，其为桥型的MEMS梁；而图25a和25b示出了根据本发明的第二结构的不同俯视截面图，其为悬臂MEMS梁。这些图被简化了并且可包括横向弹簧或其它结构以改善MEMS电性能或者可靠性，如本领域所知。

在两种情况下，MEMS梁包括金属/绝缘体/金属，如果MEMS装置是电容器则在堆叠下方和上方具有附加的可选薄绝缘体层。为了形成MEMS电容器，在要接触的至少一个电极上需要绝缘体。一个示范性实施例可采用0.5μm的下金属厚度和上金属厚度以及2μm的绝缘体厚度，如果装置是电容器则在梁上方和下方具有80nm的绝缘体层。另外，在MEMS梁或者MEMS梁下方的固定配线中的致动器可连接到接地，使得当致动电压施加在没有接地的致动器之间时MEMS梁可致动和下弯，如本领域所知。在另一个实施例中，致动器和电容器固定配线层级和/或MEMS梁配线层级可连接在一起，并且会需要采用诸如电感器的dc接地而接地。该实施例，可采用具有结合的致动器和电容器头的设计的更简单的布局，导致较高的电容器头或欧姆接触头区域，但是导致rf或ac信号和dc致动电压都施加到电容器头或欧姆接触。在该实施例中，可接入可选的感应器以提供dc接地和ac断开，如本领域所知。

在这些情况的任何一种中，致动器凸块的阵列将防止MEMS梁致动器接触致动器电极。致动器凸块的阵列也实质减小重复循环后梁静摩擦力的可能性。另外，该致动器凸块的阵列可例如通过减少电弧而增加MEMS梁的总体寿命。

图24a和24b示出了根据本发明方面制造的MEMS桥式结构的不同截面的俯视图。如图24a所示，MEMS梁包括夹在薄电介质之间的一层或多层金属；图24b示出了在MEMS梁下方的腔体底部的固定配线层级。梁和固定配线层级的中间区域是电容器头。在实施例中，梁和固定配线层级的中间区域可以是暴露的金属以形成欧姆接触。在MEMS腔体内部但从电容器头偏移的是致动器。当足够的dc电压施加到MEMS梁和固定配线层中的致动器之间时，MEMS梁塌陷使得梁电容器头与固定配线层级电容器头接触，这显著地增加了电容器头之间的电容。类似的构造可用于形成欧姆接触开关，其需要暴露的金属接触而不是电容器头。

尽管图24a和24b中示出了桥式梁，但是MEMS装置可形成为具有悬臂或者任何可移动的梁构造。例如，悬臂梁构造例如示出在图25a和25b中，具有致动器115和115’以及电容器头110。应理解，MEMS梁中的任何配线应布设到MEMS梁的固定端。在MEMS梁下方的固定配线中的配线可连接到配线下方或者与配线布设在相同的平面内的通孔。

图26a和26b示出了根据本发明方面制造的MEMS桥式结构的不同截面的俯视图。图26a和26b以及图24a和24b中相同的元件类似地进行标注，并且这里不再提供这样的相同元件的详细讨论。

至此所示的MEMS梁都是刚性固定在两端（桥式梁）或者刚性固定在一端（悬臂梁）。然而在图26a中，示出桥式梁195可具有在一端或两端上的窄的可弯曲配线200（横向弹簧或弹簧），其对于减小主要由于金属应力与温度成比例导致的梁形状的温度诱导变化性是有用的。例如，如果MEMS桥式梁在端部上是不对称的，并且例如在一端上具有横向弹簧200，在另一端上具有直配线，横向弹簧200可随着MEMS梁受热或者冷却而横向伸缩，这减少由梁中的金属和周围的氧化物以及硅基板之间的热膨胀系数差异或者MEMS梁中的残余应力引起的不希望的弯曲。

如果MEMS梁膜中的残余应力不为零，则由横向弹簧限制在一端上的MEMS梁将在其被释放后由于MEMS梁的压缩或拉伸应力而使弹簧伸缩。例如，在一端上具有横向弹簧的MEMS梁释放后，弹簧可伸缩1微米，这意味着MEMS梁靠近弹簧（例如，线圈弹簧）的特征将相对于MEMS梁下方的固定配线远离线圈弹簧移动1微米；而MEMS梁的另一端上的特征不相对于MEMS梁下方的固定配线移动。在两端上具有横向弹簧的MEMS梁可在梁的两端伸缩，再一次导致MEMS梁中的特征和MEMS梁下方的固定配线之间的对位不准。如果氧化物缓冲器用于阻挡致动器接触且它们需要落在特别的特征上，则MEMS梁远离或朝着横向弹簧200的此偏移将引起缓冲器未对准，导致不能阻挡致动器接触。

MEMS梁包含一层或多层金属和电介质，并且这些层可具有不同的热膨胀系数。对于在一端或两端上没有横向弹簧的桥式梁，由于加热或冷却梁而引起的释放后残余应力或热膨胀或收缩将诱导梁向上或向下弯曲，因为梁在两端上是对称受限的。当梁被致动，即当它塌陷且与梁下方的固定配线接触时，此移动可导致微型凸块的最小对位不准。如果桥式梁采用横向弹簧200在一端（图26a）或两端上受限，则MEMS梁195可能在温度变化时由于弹簧的伸长或者在释放后由于梁中的残余应力而横向运动，如上面所讨论，这导致微型凸块未对准其着陆结构，例如，固定致动器、虚设形状等。因此，用于桥式MEMS梁中以允许在温度变化时梁横向偏移而不是垂直偏移以减小致动间隙的温度诱导变化或者梁弯曲的横向弹簧200可引起氧化物缓冲器的塌陷梁未对准。弹簧200可用在MEMS梁的两端上，如图26a中所表示。

本领域的技术人员应理解，弹簧200的尺寸可根据用于形成MEMS梁的材料而变化。例如，不同的弹性系数（刚度）可用在横向弹簧200的设计中，基于MEMS梁的材料（例如，配线金属和绝缘体材料）之间的热膨胀系数（CTE）失配。具体而言，随着CTE失配变大，可能需要较高的弹性系数以较好地控制MEMS梁195的偏移并且因此保证微型凸块阵列落在适当的结构上，如这里所讨论。

弹簧200可在MEMS梁的制造期间采用传统的CMOS工艺制造。例如，弹簧200可从桥式MEMS梁的一端或两端或者从悬臂MEMS梁的一端延伸。另外，弹簧200可由与MEMS梁的配线所用材料相同的材料制造，例如，金属材料。该材料可为诸如Ti、TiN、TiN、Ta、TaN和W等的耐高温金属，或AlCu，或诸如Au、Pt、Ru、Ir和其它配线材料中的类似物的贵金属。例如，在实施例中，弹簧200可由纯耐高温金属或者铝或诸如AlCu、AlSi或AlCuSi的铝合金形成。在实施例中，弹簧200可由Ti包覆且由抗反射层TiN，例如，Ti/Al/Ti/TiN加盖。

而且，弹簧200的尺寸（厚度）可与MEMS梁的配线的尺寸相同或类似或者取决于弹簧所希望的刚度而不同。而且，在实施例中，弹簧200可制造为附着到MEMS梁的上配线和/或下配线（金属）层，取决于设计参数和MEMS梁的计算横向偏移。弹簧200也可制作成不同的形状，例如，直线、Z字形、“S”形状等，取决于所需的刚度等。

采用不对称横向弹簧的一个问题是梁中的残余应力将诱导梁的水平收缩或伸展。在该实施例中，由于MEMS梁中的室温残余应力或温度变化，在设计落在虚设致动器形状上或致动器之间的间隔中的微型凸块时，可考虑到不对称桥式梁的横向运动。图26b示出了致动器配线14a₁和虚设配线14a₂。

注意，梁的横向运动不是不变的。例如，释放的不对称桥式梁可展示横向弹簧200的1微米的横向移动，并且此横向移动将大约线性地朝着梁的固定端减小，即，对于400微米长的梁，在横向弹簧上可能有1微米的横向偏移，200微米的梁，0.5微米的远离横向弹簧的横向偏移，等等。

图27a和27b示出了根据本发明方面的MEMS梁的横向偏移的示例。更具体而言，图27a示出了释放的不对称MEMS梁在室温下没有残余应力且没有横向移动的情况。对于这样的情况，微型凸块105设置在相对致动器开口197的中心或者接近中心。更具体而言，图27a示出了落在虚设致动器14a₂上的微型凸块（微型凸块阵列）105。在该实施例中，微型凸块阵列105可提供在MEMS梁195的孔内。微型凸块阵列105可在固定致动器或下配线197的开口上方的中心。图27a也可表示落在固定致动器的开口（间隔）内或者在固定致动器上的微型凸块（微型凸块阵列）105，取决于如所示本发明所用的具体实施例，例如，在图18a-22b中。固定致动器、虚设致动器或固定致动器的开口全部大体以附图标记14a₂示出。

图27b示出了这样的情况，由于MEMS梁195中的残余应力，MEMS梁在所示的微型凸块的位置释放后具有体系的1微米的横向移动。在此情况下，微型凸块阵列105朝着MEMS梁195的固定端横向移动，但是仍落在虚设致动器或固定致动器的开口等14a₂上。这是由于本发明考虑到MEMS梁的计算偏移而提供的尺寸补偿，该偏移由于包括MEMS梁的材料的非零释放后残余应力引起。如应理解的，微型凸块距离横向弹簧200越远，微型凸块布置的横向运动减小。

表1示出了根据本发明的方面，基于包括MEMS梁的材料的热系数失配，MEMS部件的尺寸特征的补偿。本领域的技术人员应理解，表1仅为这样的尺寸特征的说明性示例，并且不应看作限制特征。更具体而言，单元1a和1b是前面讨论实施例的示例，其是对于没有热膨胀或者应力致动横向移动的对称MEMS桥式梁。在这些情况下，不需要用于微型凸块阵列的着陆处（或孔）进行任何的附加补偿。另一方面，单元2a和2b是对于具有横向弹簧或者在梁的一端上的其它不对称性的不对称MEMS桥式梁，在此情况下，用于微型凸块阵列的着陆处（或孔）由于横向偏移的可能性而增大。用于固定致动器和梁致动器的着陆处和孔的构造应特别考虑许多不同的变化和图18a-22b所示的构造来理解。如上所述，具有横向弹簧200的MEMS梁的横向移动可能不是不变的，这是因为梁将在一端上固定，或者梁在具有横向弹簧的端部是柔性的；或者在梁的中间远离两端上的横向弹簧处梁将处于压缩或拉伸下。

表1

如表1所示，由于MEMS梁的横向偏移的可能性，单元2a和2b对于固定致动器孔和梁致动器孔二者具有较大的孔尺寸。固定致动器着陆处的尺寸也由于MEMS梁的横向偏移的可能性而增加。这些增加的尺寸将保证微型凸块阵列落在所设计结构上的适当位置，防止梁过度塌陷。本领域的技术人员应理解，固定致动器孔和梁致动器孔的尺寸根据本发明的方面采用例如CMOS工艺制造。

图28是在半导体设计、制造和/或测试中使用的设计过程的流程图。图28示出了例如在半导体IC逻辑设计、仿真、测试、布图和制造中使用的示例性设计流程900的方块图。设计流程900包括用于处理设计结构或器件以产生上述以及图1-27b中示出的设计结构和/或器件的逻辑上或其他功能上等效表示的过程、机器和/或机制。由设计流程900处理和/或产生的设计结构可以在机器可读传输或存储介质上被编码以包括数据和/或指令，所述数据和/或指令在数据处理系统上执行或以其他方式处理时，产生硬件组件、电路、器件或系统的逻辑上、结构上、机械上或其他功能上的等效表示。机器包括但不限于用于IC设计过程（例如设计、制造或仿真电路、组件、器件或系统）的任何机器。例如，机器可以包括：用于产生掩模的光刻机、机器和/或设备（例如电子束直写仪）、用于仿真设计结构的计算机或设备、用于制造或测试过程的任何装置，或用于将所述设计结构的功能上的等效表示编程到任何介质中的任何机器（例如，用于对可编程门阵列进行编程的机器）。

设计流程900可随被设计的表示类型而不同。例如，用于构建专用IC（ASIC）的设计流程900可能不同于用于设计标准组件的设计流程900，或不同于用于将设计实例化到可编程阵列（例如，由

或

提供的可编程门阵列（PGA）或现场可编程门阵列（FPGA））中的设计流程900。

图28示出了多个此类设计结构，其中包括优选地由设计过程910处理的输入设计结构920。设计结构920可以是由设计过程910生成和处理以产生硬件器件的逻辑上等效的功能表示的逻辑仿真设计结构。设计结构920还可以或备选地包括数据和/或程序指令，所述数据和/或程序指令由设计过程910处理时，生成硬件器件的物理结构的功能表示。无论表示功能和/或结构设计特性，均可以使用例如由核心开发人员/设计人员实施的电子计算机辅助设计（ECAD）生成设计结构920。当编码在机器可读数据传输、门阵列或存储介质上时，设计结构920可以由设计过程910内的一个或多个硬件和/或软件模块访问和处理以仿真或以其他方式在功能上表示例如图1-27b中示出的那些电子组件、电路、电子或逻辑模块、装置、器件或系统。因此，设计结构920可以包括文件或其他数据结构，其中包括人类和/或机器可读源代码、编译结构和计算机可执行代码结构，当所述文件或其他数据结构由设计或仿真数据处理系统处理时，在功能上仿真或以其他方式表示电路或其他级别的硬件逻辑设计。此类数据结构可以包括硬件描述语言（HDL）设计实体或遵循和/或兼容低级HDL设计语言（例如Verilog和VHDL）和/或高级设计语言（例如C或C++）的其他数据结构。

设计过程910优选地采用和结合硬件和/或软件模块，所述模块用于合成、转换或以其他方式处理图1-27b中示出的组件、电路、器件或逻辑结构的设计/仿真功能等价物以生成可以包含设计结构（例如设计结构920）的网表980。网表980例如可以包括编译或以其他方式处理的数据结构，所述数据结构表示描述与集成电路设计中的其他元件和电路的连接的线缆、分离组件、逻辑门、控制电路、I/O设备、模型等的列表。网表980可以使用迭代过程合成，其中网表980被重新合成一次或多次，具体取决于器件的设计规范和参数。对于在此所述的其他设计结构类型，网表980可以记录在机器可读数据存储介质上或编程到可编程门阵列中。所述介质可以是非易失性存储介质，例如磁或光盘致动器、可编程门阵列、压缩闪存或其他闪存。此外或备选地，所述介质可以是可在其上经由因特网或其他适合联网手段传输和中间存储数据分组的系统或高速缓冲存储器、缓冲器空间或导电或光导器件和材料。

设计过程910可以包括用于处理包括网表980在内的各种输入数据结构类型的硬件和软件模块。此类数据结构类型例如可以驻留在库元件930内并包括一组常用元件、电路和器件，其中包括给定制造技术（例如，不同的技术节点，32纳米、45纳米、90纳米等）的模型、布图和符号表示。所述数据结构类型还可包括设计规范940、特征数据950、检验数据960、设计规则970和测试数据文件985，它们可以包括输入测试模式、输出测试结果和其他测试信息。设计过程910还可例如包括标准机械设计过程，例如用于诸如铸造、成型和模压成形等操作的应力分析、热分析、机械事件仿真、过程仿真。机械设计领域的技术人员可以在不偏离本发明的范围和精神的情况下理解在设计过程910中使用的可能机械设计工具和应用的范围。设计过程910还可包括用于执行诸如定时分析、检验、设计规则检查、放置和路由操作之类的标准电路设计过程的模块。

设计过程910采用和结合逻辑和物理设计工具（例如HDL编译器）以及仿真建模工具以便与任何其他机械设计或数据（如果适用）一起处理设计结构920连同示出的部分或全部支持数据结构，从而生成第二设计结构990。

设计结构990以用于机械设备和结构的数据交换的数据格式（例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存储或呈现此类机械设计结构的适合格式）驻留在存储介质或可编程门阵列上。类似于设计结构920，设计结构990优选地包括一个或多个文件、数据结构或其他计算机编码的数据或指令，它们驻留在传输或数据存储介质上，并且由ECAD系统处理时生成图1-27b中示出的本发明的一个或多个实施例的逻辑上或以其他方式在功能上等效的形式。在一个实施例中，设计结构990可以包括在功能上仿真图1-27b中示出的器件的编译后的可执行HDL仿真模型。

设计结构990还可以采用用于集成电路的布图数据交换的数据格式和/或符号数据格式（例如以GDSII（GDS2）、GL1、OASIS、图文件或任何其他用于存储此类设计数据结构的适合格式存储的信息）。设计结构990可以包括信息，例如符号数据、图文件、测试数据文件、设计内容文件、制造数据、布图参数、线缆、金属级别、通孔、形状、用于在整个生产线中路由的数据，以及制造商或其他设计人员/开发人员制造上述以及图1-27b中示出的器件或结构所需的任何其他数据。设计结构990然后可以继续到阶段995，例如，在阶段995，设计结构990：继续到流片（tape-out），被发布到制造公司、被发布到掩模室（mask house）、被发送到其他设计室，被发回给客户等。

上述方法用于集成电路芯片制造。制造者可以以原始晶片形式（即，作为具有多个未封装芯片的单晶片）、作为裸小片或以封装的形式分发所得到的集成电路芯片。在后者的情况中，以单芯片封装（例如，引线固定到母板的塑料载体或其他更高级别的载体）或多芯片封装（例如，具有一个或两个表面互连或掩埋互连的陶瓷载体）来安装芯片。在任何情况下，所述芯片然后都作为（a）中间产品（如母板）或（b）最终产品的一部分与其他芯片、分离电路元件和/或其他信号处理装置集成。最终产品可以是任何包括集成电路芯片的产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备及中央处理器的高级计算机产品。

本文所用的术语仅为描述特定实施例的目的，而不意味着限制本发明。如这里所用，单数形式“一个”和“该”旨在也包括复数形式，除非上下文另有清楚表示。还应理解词语“包括”和/或“包含”，在该说明书中使用时，表示所述特征、整体、步骤、操作、元件和/或部件的存在，而不排出一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。

权利要求中所有手段或步骤加功能要素的对应的结构、材料、动作和等同物，如果可用，旨在包括用于执行与权利要求中具体要求的其它要素结合的功能的任何的结构、材料或作用。为了示例和描述的目的，已经给出本发明的描述，但是不意味着是穷举的或者以公开的形式限制本发明。在不脱离本发明的范围和精神的情况下，多种修改和变化对本领域的技术人员来说是显见的。所选择和描述的实施例是为了最好地说明本发明的原理和实际应用，并且能使本领域的其它普通技术人员理解本发明使具有各种修改的各种实施例适合于所预期的特定应用。从而，尽管本发明已经根据实施例进行了描述，但是本领域的技术人员应认识到本发明可以以变型形式实施且在所附权利要求的精神和范围内。

Claims (25)

1.一种形成微机电系统（MEMS）结构的方法，包括：

在基板上形成配线层，包括致动器电极和接触电极；

在该配线层上方形成MEMS梁；

形成至少一个弹簧，附着到该MEMS梁的至少一端；以及

在该配线层和该MEMS梁之间形成微型凸块阵列。

2.如权利要求1所述的方法，其中形成该至少一个弹簧包括在该MEMS梁的另一端形成另一个弹簧。

3.如权利要求1所述的方法，其中该MEMS梁具有大于或小于零的残余应力，使得在该MEMS梁被释放后该MEMS梁相对于该基板上的该配线层移动。

4.如权利要求3所述的方法，还包括在释放后确定该MEMS梁的横向偏移，并且基于该确定的横向偏移，在该致动器电极之间形成虚设致动器形状和间隔之一，从而该微型凸块阵列可与其对齐。

5.如权利要求4所述的方法，其中该虚设致动器形状或该间隔基于该MEMS梁的该横向偏移的增加而形成为尺寸增加。

6.如权利要求4所述的方法，其中该微型凸块阵列形成为落在该虚设致动器形状上或在该空间内。

7.如权利要求4所述的方法，其中该微型凸块阵列放置在该间隔的中心或该中心附近或者在该虚设致动器形状上。

8.如权利要求4所述的方法，其中该虚设致动器形状或该间隔的尺寸设计为使得该微型凸块阵列在该微型凸块阵列朝着该MEMS梁的固定端横向移动后落在该虚设致动器或该间隔上。

9.如权利要求3所述的方法，其中容纳该微型凸块阵列的间隔或着陆结构的尺寸基于该MEMS梁由于温度变化的横向偏移而增加。

10.如权利要求1所述的方法，其中该至少一个弹簧形成为可弯曲的配线。

11.如权利要求1所述的方法，其中该至少一个弹簧减小该MEMS梁的梁形状的温度诱导变化性。

12.如权利要求1所述的方法，其中该MEMS梁在端部上是非对称的，并且该至少一个弹簧横向伸缩。

13.如权利要求1所述的方法，其中该MEMS梁包括一层或多层的金属和电介质，并且该些层具有不同的热膨胀系数，其在温度范围上诱导梁向上或向下弯曲，并且在温度变化时该至少一个弹簧提供用于横向梁偏移，从而减小致动间隙或梁弯曲的温度诱导变化。

14.如权利要求1所述的方法，其中该至少一个弹簧基于该MEMS梁的材料之间的热膨胀（CTE）系数失配而形成为具有预定的弹性系数，并且该至少一个弹簧形成为附着到该MEMS梁的顶金属和底金属中的至少一个。

15.如权利要求1所述的方法，其中包括如下之一：

该微型凸块阵列形成为对齐该致动器电极，该致动器电极的大小形成为补偿该MEMS梁的横向偏移；

该微型凸块阵列形成为对齐与该MEMS梁相对的虚设电极，该虚设电极的大小形成为补偿该MEMS梁的横向偏移；以及

该微型凸块阵列形成为对齐该致动器电极之间的间隔或开口以使该微型凸块阵列在该MEMS梁向下致动时落在基板上，其中该间隔或开口的大小形成为补偿该MEMS梁的横向偏移。

16.如权利要求4所述的方法，其中，基于该预定的横向偏移，在该致动器电极之间以该虚设致动器形状的不同横向偏移形成两个或更多个虚设致动器形状和间隔，从而该微型凸块阵列可与其对齐。

17.一种形成MEMS结构的方法，包括：

形成MEMS梁；

形成多个电极；

在该MEMS梁和该多个电极之间形成微型凸块阵列；以及

基于该MEMS梁的横向偏移确定该多个电极中的固定致动器电极之间的间隔或虚设致动器的尺寸。

18.如权利要求17所述的方法，其中当该MEMS梁存在横向偏移时，该确定提供该微型凸块阵列的着陆位置。

19.如权利要求17所述的方法，其中，确定包括其中该微型凸块阵列在该固定致动器电极之间的间隔内的中心或接近中心的位置。

20.如权利要求17所述的方法，还包括形成从该MEMS梁的至少一端延伸的弹簧。

21.如权利要求17所述的方法，还包括形成该MEMS梁的两端延伸的弹簧。

22.如权利要求17所述的方法，其中该MEMS梁包括一层或多层金属和电介质，并且该些层具有不同的热膨胀系数，其在温度范围上诱导梁向上或向下弯曲，并且在温度变化时该至少一个弹簧提供用于横向梁位移，从而减小致动间隙或梁弯曲的温度诱导变化。

23.一种MEMS结构，包括：

基板上的第一组配线，包括固定致动器电极和接触；

在该第一组配线上方的第二组配线；

至少一个弹簧，附着到该第二组配线中的至少一个的至少一端以调节该第二组配线的横向偏移；以及

微型凸块阵列，位于该第一组配线和该第二组配线之间，其中该微型凸块阵列构造为防止部分的该第二组配线在致动时接触该固定致动器电极。

24.如权利要求23所述的MEMS结构，其中该固定致动器电极之间的间隔的尺寸或者虚设致动器的尺寸基于该MEMS梁的横向偏移确定。

25.一种编码在机器可读数据存储介质上的硬件描述语言（HDL）设计结构，该HDL设计结构包括在计算机辅助设计系统中处理时产生MEMS结构的机器可执行表示的要素，其中该HDL设计结构包括：

在基板上的第一组配线，包括固定致动器电极和接触；

在该第一组配线上方的第二组配线；

至少一个弹簧，附着到该第二组配线的至少一个的至少一端以调节该第二组配线的横向偏移；以及

微型凸块阵列，位于该第一组配线和该第二组配线之间，其中该微型凸块阵列构造为防止部分的该第二组配线在致动时接触该固定致动器电极。

Images