CN103716126A - 用于高速数模转换的方法和装置 - Google Patents

Abstract

本发明名称为用于高速数模转换的方法和装置，实施例可包括用于信号的高速数模转换的逻辑，诸如硬件和/或代码。许多实施例包括：用于将位集合分配给数模转换器的多路分配器，这些数模转换器用于接收这些位集合，并并发操作以将这些位集合从信号段的数字表示转换，从而输出模拟信号段；以及交织器，所述交织器用于按序列交织来自每个数模转换器的模拟信号段，以生成模拟信号。在许多实施例中，该交织器适用于通过如下方式来交织模拟信号段：接近时钟周期末端，将所述模拟信号段中每个模拟信号段的幅度锁定至经交织输出，以在输出所述模拟信号段中每个模拟信号段的幅度时，衰减所述幅度中的非线性。

Description

用于高速数模转换的方法和装置

背景技术

一般而言，本公开涉及通信技术领域。更具体而言，本公开涉及信号的高速数模转换。

附图说明

图1描绘了包括多个通信设备的网络的实施例，其中所述多个通信设备包含多个固定通信设备或移动通信设备；

图1A描绘了用于图1中示出的高速数模转换器的装置的实施例；

图1B描绘了用于图1A中示出的高速数模转换器的定时图的实施例；

图2描绘了用于信号的高速数模转换的装置的实施例；

图3描绘了用于图1A中所示出信号的高速数模转换的流程图的实施例。

具体实施方式

下文是对附图中所图示新颖实施例的详细描述。然而，许多所提供细节并不打算限制所描述实施例的预期变化；相反，权利要求书和详细说明要覆盖所有由随附权利要求限定的修改、等同物和备选方案。以下的详细说明将设计成使得此类实施例对于本领域技术人员而言易于理解且是显而易见的。

一般而言，本文描述了用于信号的高速数模转换的实施例。实施例可包括用于数字数据流的高速数模转换的逻辑，诸如硬件和/或代码。许多实施例在如下单元接收数据流，该单元设计成将来自该数据流的位集合分配给多个数模转换器(DAC)，所述多个数模转换器在此也称为子DAC，其中每个子DAC都可设计成转换该数据流的一部分。许多实施例包括多路分配器，所述多路分配器用于将这些位集合分配给数模转换器。在多个实施例中，数模转换器接收这些位集合并并发操作以将这些位集合从信号段的数字表示转换，从而输出模拟信号段。另外的实施例包括交织器，所述交织器用于按序列交织来自其中每个数模转换器的模拟信号段以生成模拟信号。在多个实施例中，该交织器适用于通过如下方式来交织这些模拟信号端：接近时钟周期的端部锁定其中每一个模拟信号段的幅度至经交织输出，以衰减其中每个模拟信号段的幅度中的非线性。在另外的实施例中，该交织器可基于以频率Fsample操作的采样时钟的定时来交织这些模拟信号段。

不同实施例可设计成解决与高速数模转换相关联的不同技术问题。比如，许多实施例可设计成解决可用以执行数模转换的速度。可用以执行数模转换的速度的技术问题可包括高时钟速度带来的问题、在转换之间切换时由数模转换器输出的非线性以及类似的。

诸如上文所讨论那些问题的不同技术问题可以通过一个或多个实施例解决。比如，设计成解决可用以执行数模转换的速度的一些实施例可通过一个或多个不同技术手段(诸如将数个数模转换器并行耦合以并发操作)来完成此操作。一些实施例可包括逻辑，该逻辑用于接近时钟周期的末端或在时钟周期的末端将数模转换器的输出锁定至交织器的输入，以衰减与数模转换器的切换输入相关联的非线性。

一些实施例可利用无线高保真(Wi-Fi)网络普遍存在性，从而能够除了其它独特的特征之外还实现经常需要非常低功耗的新应用。一般而言，Wi-Fi涉及实现如下标准的设备：IEEE802.11-2007，用于信息技术的IEEE标准-在系统之间的电信和信息交换-本地和城域网-特殊需求-部分11：无线LAN媒体访问控制(MAC)和物理层(PHY)规范(http://standards.ieee.org/getieee802/download/802.11-2007.pdf)和其它相关无线标准)。

多个实施例包括接入点(AP)、站(STA)、路由器、交换机、服务器、工作站、上网本、移动设备(膝上型计算机、智能电话、平板计算机以及类似物)，以及传感器、计量器、控制器、仪表、监视器、器械(appliances)以及类似的。一些实施例可提供例如户内和/或户外“智能”网格和传感器服务。比如，一些实施例可提供计量站以从计量用于具体区域内的一个家庭或多个家庭的电力、水、天然气、和/或其它公用事业的使用情况的传感器收集数据。另外的实施例可从用于家庭健康管理、诊所或医院的传感器收集数据，以便监视患者的健康管理相关事件和生命指征(诸如跌倒检测、药瓶监视、体重监视、睡眠窒息、血糖水平、心律等)。

在此描述的逻辑、模块、设备和接口可以执行可用硬件和/或代码实现的功能。硬件和/或代码可包括设计成完成该功能性的软件、固件、微代码、处理器、状态机、芯片组或其组合。

实施例可促进无线通信。一些实施例可包括诸如

无线局域网(WLAN)、无线城域网(WMAN)、无线个人区域网(WPAN)、蜂窝网络、网络中的通信、消息传递系统以及在此类设备之间促进交互的智能设备等无线通信。此外，一些无线实施例可包括单个天线，而其它实施例可采用多个天线。比如，多输入和多输出(MIMO)在传送器和接收器处均使用通过多个天线携载信号的无线电信道，以改善通信性能。

虽然下文所描述特定实施例中的一些将参照具有特定配置的实施例，但是本领域技术人员会认识到，对于相似的难题或问题，本公开的实施例可以有利地利用其它配置来实现。

现在转到图1，示出了通信系统1000的实施例。该通信系统1000包括可有线和/或无线连接至网络1005的通信设备1010。该通信设备1010可通过网络1005与多个通信设备1030、1050和1055通信。通信设备1010可包括例如用于住宅网络的路由器。通信设备1030可包括诸如站、消费者电子设备、个人计算设备或类似物等通信设备。并且通信设备1050和1055可包括传感器、站、接入点、集线器、交换机、路由器、计算机、膝上型计算机、上网本、蜂窝电话、智能电话、PDA(个人数字助理)或其它具备网络能力的设备。因此，通信设备可以为移动的或固定的。比如，通信设备1010可包括用于家庭的邻域的路由器。该邻域内的每个家庭可包括本地网络，该本地网络包括一个或多个诸如通信设备1030等计算机系统。

在另外的实施例中，通信设备1010可促进数据卸载(dataoffloading)。例如，作为低功率传感器的通信设备可包括数据卸载方案，以例如通过Wi-Fi、其它通信设备、蜂窝网络或类似的进行通信，用于降低在等待接入到诸如计量站和/或增加带宽可用性时所消耗功耗的目的。从诸如计量站的传感器接收数据的通信设备可包括数据卸载方案，以例如通过Wi-Fi、其它通信设备、蜂窝网络或类似的进行通信，用于降低网络1005的拥塞的目的。

网络1005可表示数个网络的互连。比如，网络1005可与诸如互联网或内联网等广域网耦合，并可互连通过一个或多个集线器、路由器或交换机有线或无线互连的本地设备。在本实施例中，网络1005以通信方式耦合通信设备1010、1030、1050和1055。

通信设备1010和1030分别包括存储器1011和1031以及MAC子层逻辑1018和1038。存储器1011和1031可包括存储介质，诸如动态随机存取存储器(DRAM)、只读存储器(ROM)、缓冲器、寄存器、高速缓存、闪存、硬盘驱动器、固态驱动器或类似的。存储器1011和1031可存储诸如管理帧、控制帧和数据帧等帧和/或帧结构。在许多实施例中，存储器1011和1031可存储包括字段、基于IEEE802.11中标识的标准帧结构的结构的帧。

MAC子层逻辑1018、1038可包括用于实现通信设备1010、1030的数据链路层的MAC子层功能性的逻辑。该MAC子层逻辑1018、1038可生成诸如管理帧、数据帧和控制帧等帧，并可与PHY逻辑1019、1039通信以传送这些帧。PHY逻辑1019、1039可以基于这些帧生成物理层协议数据单元(PPDU)。更具体而言，帧构造器可生成这些帧，而PHY逻辑的数据单元构造器可将这些帧与前同步码封装在一起，以生成用于通过诸如收发器(RX/TX)1020和1040的物理层设备进行传输的PPDU。

通信设备1010、1030、1050和1055可各包括诸如收发器1020和1040的收发器。每个收发器1020、1040包括传送器和接收器。每个传送器将数字数据施加至用于传输该数据的频率上。接收器以该频率接收该传输并从中提取数字数据。

在一些实施例中，收发器1020和1040实现正交频分复用(OFDM)。OFDM是对多载波频率上的数字数据进行编码的方法。OFDM是一种用作数字多载波调制方法的频分复用方案。大量的紧挨着的正交副载波信号用于携带数据。数据被分成多个并行数据流或信道，每个副载波一个。每个副载波用以低符号率的调制方案来调制，从而维持与相同带宽中常规单载波调制方案相似的总数据率。

OFDM系统使用多个载波或“音”，用于包括数据、导频、保护和指零(nulling)等功能。数据音用于在传送器和接收器之间通过其中一个信道来传递信息。导频音用于维护这些信道，并可提供有关时间/频率和信道追踪的信息。保护音可在传输期间插入在诸如短训练场(STF)符号和长训练场(LTF)符号等符号之间，以避免符号间干扰(ISI)，ISI可由多路径失真引起。这些保护音还帮助信号符合频谱遮蔽(spectral mask)。直流部分(DC)的指零可用于简化直接转换接收器设计。

收发器1020和1040可分别包括高速数模转换器(DAC)1025和1045。高速DAC1025、1045可通过实现如下多个子DAC提供高速转换：所述多个子DAC并发操作以按顺序执行数字信号的段的数模转换，以使得模拟信号可通过交织其中每个子DAC的输出来生成。此类实施例促进了执行数模转换的时钟速度降低。比如，通过将N个子DAC用于执行数模转换的部分或段，用于给子DAC计时的时钟的时钟速度可降低到采样的频率Fsample除以N(即，Fsample/N)。

然后，这些子DAC的输出可组合以形成模拟信号。在许多实施例中，以采样时钟的时钟速度(比如Fsample)交织模拟信号段可组合这些子DAC的输出以形成模拟信号。应该注意的是，切换这些子DAC的输出将非线性引入DAC的输出中，因此，一些实施例在将这些子DAC的输出交织成模拟信号之前在切换事件之后会等待一段时间。多个实施例可一直等到这些子DAC的输出的时钟周期结束，以将这些子DAC的输出锁定至交织器的输出。

图1可描绘数个不同实施例，这些实施例包括具有诸如四个空间流的多输入多输出(MIMO)系统，并可描绘退化系统，在该退化系统中，通信设备1010、1030、1050和1055中的一个或多个通信设备包括具有单个天线的接收器和/或传送器，其中该退化系统包括单输入单输出(SISO)系统、单输入多输出(SIMO)系统和多输入单输出(MISO)系统。

图1A描绘了用于图1中所示出高速数模转换器(DAC)1025、1045的装置1100的实施例。许多实施例已被开发例如用于在通信系统中促进所需的非常高速DAC的实现。多个实施例对于应用在诸如家庭联网解决方案中的宽信道带宽可特别有利。

装置1100实现时间交织以在没有时钟速度的显著对应增加的情况下增加数模转换速度。在此类实施例中，时间交织的DAC可包括如图1A中所示出的N个子DAC。注意，这些实施例并不限于特定DAC实现。另外的实施例可实现复合DAC架构，其包含比如最高有效字节(MSB)子DAC和最低有效字节(LSB)子DAC。在其它实施例中，表示该信号的段的数个位可以为一个或多个位中任何数量个位。

装置1100包括：多路分配器1110；子DAC DAC11112和DAC21114至DAC N1120；交织器1130；和采样时钟1135。多路分配器1110可在多路分配器1110的输入端接收数字字节流1105。在其它实施例中，多路分配器1110可按顺序接收如下数据流中的位集合，该数据流可能没有编组成字节。多路分配器1110可通过多路分配器1110的输出端将这些位集合分段分配给DAC11112至DAC N1120。

多路分配器1110可通过任何方式将这些位集合分配给DAC1112-1220。许多实施例将这些位集合均匀地在DAC1112-1220之中分配，以简化DAC的输出的交织，不过，在其它实施例中可实现不均匀的分配。

在本实施例中，多路分配器1110可按照诸如轮转过程分配位集合或字节集合给DAC11112至DAC N1120，以提供对这些位集合的并行处理，或至少并发处理。该架构可允许该实现的大多数以低频率运行，比如以Fsample/N运行，其中Fsample为最终输出采样速率。在许多实施例中，高速DAC的仅有的以Fsample运行的部分可能是交织器1130。

DAC11112至DAC N1120可表示两个或更多数字段或位集合中任何数量个数字段或位集合。比如，N可等于8，使得该信号的数字表示的8个段可在8个子DAC之中分配以并发执行8个数模转换。

DAC1112至DAC1120的输出端与交织器1130的输入端耦合。交织器1130可基于由采样时钟1135所提供的定时将DAC1112至1120的输出端处的模拟段切换至经交织输出1140。在许多实施例中，交织器1130可接近用于切换DAC的输出的时钟周期的末端或在用于切换DAC的输出的时钟周期的末端锁定该DAC的模拟段，以输出随后的模拟段的数模转换。

采样时钟1135可提供用于锁定DAC1112-1120的输出至经交织输出1140的切换频率。在一些实施例中，采样时钟可以频率Fsample振荡。在其它实施例中，该采样时钟1135可输出N个相位并提供时钟速度Fsample/N。在此类实施例中，这些DAC可各与采样时钟1135的不同相位关联。另外的实施例可实现多个延迟元件或缓冲器，以产生该采样时钟的多个相位，以便触发DAC1112-1120的输出至经交织输出1140的锁定。

图1B描绘了用于在图1A中示出的高速数模转换器1100的定时图1200的实施例。该定时图1200在第一行中示出了每周期包括N个段(段1-段N)的经交织输出1140。来自采样时钟1140的Fsample时钟信号在第二行中示出，并且每个样本被编号成1-N。注意，定时图1200示出了在该时钟信号的上升沿处对来自DAC1112-1120的模拟段的锁定。其它的实施例可在Fsample时钟信号的下降沿处触发模拟段至经交织输出1140的锁定。还有其它的实施例可将该时钟信号的上升沿和下降沿都用于触发这些模拟段至经交织输出1140的锁定。

行DAC1、DAC2、DAC N-1和DAC N示出了在这些DAC的输出端处发生的切换，以及用于将其中每个子DAC的输出锁定至经交织输出1140的定时。具体而言，DAC1的行示出了在该时钟周期的末端(即正好在该输出切换到用于随后数字输入的新输出之时)锁定至经交织输出1140的模拟段1。类似地，DAC2-N示出了锁定至经交织输出1140的模拟段(段2、段N-1和段N)。交织器1130设置成使得段1输出在第一Fsample时段期间切换到经交织输出1140，然后段2在第二Fsample时段中切换到经交织输出1140，并依此类推，直到段N在第N Fsample时段期间切换到经交织输出1140。每个子DAC以Fsample/N的速率更新它们的相应输出。注意，DAC1112-1120的物理排序或布局在不同实施例中可以影响段到DAC1112-1120的指配或可以不影响段到DAC1112-1120的指配。

在许多实施例中，这些子DAC的输出在相应子DAC的时钟周期的末端处或接近相应子DAC的时钟周期的末端被锁定至经交织输出1140，以允许这些模拟段的输出中的瞬态信号或非线性在锁定这些模拟段至经交织输出1140之前衰减。换句话说，每个模拟段在紧接在输出选择周期后的周期得到更新。比如，对于段1，输出更新在第二Fsample时段发起。对于段2，输出更新在第三Fsample时段发起，依次类推。对于这种定时设置，这些子DAC模拟段输出各具有N-1个Fsample周期，以留存到(settle to)设置值。允许这些模拟输出留存降低了这些模拟段中的瞬态信号或非线性，并且从而降低了经交织输出1140中的瞬态信号和非线性。在一些实施例中，降低经交织输出1140中的瞬态信号和非线性降低了可在经交织输出1140上实现的滤波范围。

在定时图1200中示出的周期进行重复，以便以Fsample的速率建立样本序列，其中每个段以Fsample/N的速率更新。应该注意的是，尽管定时图1200示出了该段输出更新在紧接在读周期之后的周期发起，但是也可以应用其它的定相设置。

图2描绘了对于信号的高速数模转换生成、传递、传送、接收、传递和解释帧的装置的实施例。该装置包括与媒体访问控制(MAC)子层逻辑201耦合的收发器200。该MAC子层逻辑201可确定诸如关联请求帧、关联响应帧或信标帧的帧，并把该帧传送给物理层(PHY)逻辑250。该PHY逻辑250可通过确定前导码并将该帧与前导码封装在一起来确定PPDU，以便通过收发器200进行传送。

在许多实施例中，MAC子层逻辑201可包括帧构造器202以生成帧(MPDU)。对于诸如与接入点关联的通信设备等实施例，MAC子层逻辑201可生成关联请求，该关联请求包括描述该通信设备的能力的字段。然后，MAC子层逻辑201可接收关联响应帧，并解析和解释关联响应帧。

PHY逻辑250可包括数据单元构造器203。该数据单元构造器203可确定前导码，并且PHY逻辑250可将MPDU与该前导码封装在一起，以生成PPDU。在许多实施例中，该数据单元构造器203可基于通过与目的地通信设备的交互所选定的通信参数来创建前导码。

收发器200包括接收器204和传送器206。传送器206可包括如下项中的一个或多个：编码器208、调制器210、OFDM212、DBF214和高速DAC215。传送器206的编码器208接收来自MAC子层逻辑202且预定用于传输的数据，并通过例如二进制卷积编码(BCC)、低密度奇偶校验编码(LDPC)和/或类似编码对其进行编码。调制器210可从编码器208接收数据，并可通过诸如如下方式来将所接收数据块施加到所选频率的正弦波上：将所述数据块映射到正弦波的对应一组离散幅值或正弦波的一组离散相位或相对正弦波频率的一组离散频率偏移。调制器210的输出馈送至正交频分复用器(OFDM)212，其将来自调制器210的经调制数据施加在多个正交副载波上。并且，OFDM212可包括数字波束形成器(DBF)214以形成多个空间信道，并且独立地操纵每个空间信道，以最大化传送至多个用户终端中每一个用户终端的信号功率以及从多个用户终端中每一个用户终端接收的信号功率。

高速DAC215可从OFDM212接收数据流，并将该数据流转换成模拟信号以便通过天线阵列218进行传输。更具体而言，该高速DAC215可在多路分配器的输入端接收数据流，并将该数据流多路分配成位集合的序列。该多路分配器可将这些位集合分配给多个子DAC，以将通过位集合对信号段的数字表示转换成模拟信号段。比如，该数据流可包括作为模拟信号的幅度的数字表示的位集合。这些子DAC可将这些位集合转换成对应模拟信号幅度，并且这些信号幅度可在时间段中交织以生成模拟信号。在另外的实施例中，来自该交织器的模拟滤波器输出可被滤波，以平滑该模拟信号。

收发器200也可包括连接至天线阵列218的同向双工器(diplexer)216。因此，在该实施例中，单个天线阵列不仅用于传输，而且用于接收。在传送时，该信号经过同向双工器216，并使用上变频信息承载信号来驱动该天线。在传输期间，同向双工器216防止要传送的信号进入接收器204。在接收时，由该天线阵列接收的信息承载信号经过同向双工器216，以将信号从该天线阵列递送给接收器204。然后，同向双工器216防止所接收信号进入传送器206。因此，同向双工器216作为开关操作，以交替地将这些天线阵列单元连接至接收器204和传送器206。

天线阵列218将信息承载信号辐射为电磁能量的时变空间分布，其可由接收器的天线接收。然后，该接收器可从所接收信号中提取信息。

收发器200可包括用于信息承载信号的接收、模数转换、解调和解码的接收器204。接收器204可包括如下项中的一个或多个：(模数转换器)ADC219、DBF220、OFDM222、解调器224和解码器226。所接收信号从天线单元218馈送、从模拟的转换成数字的并馈送给数字波束形成器(DBF)220。该DBF220将N个天线信号转换成L个信息信号。DBF220的输出被馈送给OFDM222。OFDM222从信息承载信号调制到其上的多个副载波中提取信号信息。解调器224解调所接收信号、从所接收信号中提取信息内容以产生未解调信息信号。并且，解码器226对从解调器224接收的数据进行解码并且将经解码信息、MPDU传送给MAC子层逻辑201。

在接收到帧后，MAC子层逻辑201可在存储器中访问帧结构，以解析该帧。

本领域技术人员会认识到，收发器可包括多个在图2中未示出的附加功能，并且接收器204和传送器206可以为不同设备，而不是打包成一个收发器。比如，收发器的实施例可以包括动态随机存取存储器(DRAM)、参考振荡器、滤波电路、同步电路、交织器和去交织器，还可能有多个频率转换级和多个放大级等。进一步，图2中所示的一些功能也可以被集成。例如，数字波束形成可以与正交频分复用集成在一起。在一些实施例中，比如，收发器200可包括一个或多个处理器以及存储器，该存储器包括用于执行传送器206和/或接收器204的功能的代码。

图3描绘了用于信号的高速数模转换的流程图300的实施例。该流程图300始于接收数据流，其中该数据流包括这些位集合的序列(单元305)。在一些实施例中，接收该数据流包括：接收模拟信号的幅度的数字表示。在一个实施例中，流程图300包括接收作为数字字节流的数据流。比如，流程图300可始于接收模拟信号的数字表示，其中该数据流的字节是可通过数模转换器转换的模拟信号的描述特性。

许多实施例在设计成从来自数据流的位集合分配给多个数模转换器(DAC)的单元接收数据流(单元310)，DAC在此也被称为子DAC，这是因为其中每个子DAC设计成转换该数据流的一部分。在一些实施例中，分配位集合的序列包括：多路分配该数据流。在多个实施例中，分配位集合的序列包括：分配例如N个位集合给N个数模转换器的输入端，其中N可为2或更大的数中的任何数，比如8、12、21、在2和100之间的任何数等。此外，这些位集合可包括设计用于这些子DAC的输入端的任何数量的位，比如4位、8位、15位、30位、在2和100之间的任何数量等。位的数量可表示交织成模拟信号的模拟信号段的幅度表示的粒度。

在将该数据流的位集合分配给这些DAC后，许多实施例可包括：将每个位集合从信号段的数字表示转换，以输出模拟信号段(单元315)。在一些实施例中，转换这些集合中的每个集合包括：将位集合从信号段的数字表示转换成模拟信号段或该信号段的模拟表示，其具有由该位集合表示的幅度。在许多实施例中，该数据流在诸如多路分配器(de-mux)的输出端处解调制成位集合。该de-mux的输出端可与数个子DAC的输入端并行耦合，以将比如由这些位集合表示的信号的周期或周期的一部分传送至这些子DAC。例如，在一些实施例中，这些位集合可以表示模拟信号的周期的四分之一，并且其中每个子DAC可以以均匀分布的方式接收来自该de-mux的位集合，以促进这些位集合的并发数模转换。在其它实施例中，分配至这些子DAC的位集合可表示1/8周期、1/3周期、2个周期、5个周期或类似的。在另外的实施例中，分配的模式可不同于均匀的，并且基于诸如在交织器中说明的(accounted for)其它具体模式。

在转换这些位集合后，这些DAC可应用对应模拟段到这些DAC的输出端。这些DAC的输出端可与交织器的输入端耦合，以促进按序列来交织来自其中每个数模转换器的模拟信号段，以便生成模拟信号或该数据流的模拟表示(单元320)。在多个实施例中，交织这些模拟信号段包括：按序列将其中每个模拟信号段的幅度应用到经交织输出。在另外的实施例中，交织这些模拟信号段包括：接近时钟周期的末端，将其中每个模拟信号段的幅度锁定至经交织输出，以在输出其中每个模拟信号段的幅度时衰减这些幅度中的非线性。

以下的示例关于另外的实施例。一个示例包括一种方法。该方法可包括将位集合的序列分配给多个数模转换器的输入端；将其中每个位集合从信号段的数字表示转换，以输出模拟信号段；以及按序列交织来自其中每个数模转换器的模拟信号段，以生成模拟信号。

在一些实施例中，该方法可进一步包括接收数据流，其中该数据流包括位集合的序列。该方法可包括接收数据流，该接收数据流包括接收模拟信号的幅度的数字表示。在另外的实施例中，分配位集合的序列包括：多路分配该数据流。在一些实施例中，分配位集合的序列包括：将8个位集合分配给8个数模转换器的输入端。在一些实施例中，转换其中每个集合包括：将位集合转换成具有由位集合表示的幅度的模拟信号段。在一些实施例中，交织这些模拟信号段包括：按序列将其中每个模拟信号段的幅度应用到经交织输出。在一些实施例中，交织这些模拟信号段包括：接近时钟周期的末端，将其中每个模拟信号段的幅度锁定至经交织输出，以在输出其中每个模拟信号段的幅度时衰减这些幅度中的非线性。

至少一个用于传递具有短帧的分组的计算机程序产品，该计算机程序产品包括计算机可使用介质，计算机可使用介质具有与其一起实施的计算机可使用程序代码，所述计算机可使用程序代码包括配置用于执行操作的计算机可使用程序代码，这些操作用于执行根据上述方法的任何一个或多个实施例或全部实施例的方法。

至少一个包括硬件和代码的系统可执行根据上述方法的任何一个或多个实施例或全部实施例的方法。

另一个示例包括一种装置。该装置可包括：用于将位集合的序列分配给多个数模转换器的输入端的多路分配器；用于并发地操作以将这些位集合从信号段的数字表示转换以输出模拟信号段的数模转换器；以及用于按序列交织来自每个数模转换器的模拟信号段以生成模拟信号的交织器。

在一些实施例中，该装置可进一步包括用于传送模拟信号的天线。在一些实施例中，该装置可进一步包括与交织器耦合的采样时钟，以在交织器的输入端对数模转换器的输出进行时钟锁定(clocklatching)。在另外的实施例中，该多路分配器包括用于接收数据流的输入端，其中该数据流包括位集合的序列。在一些实施例中，该数据流包括模拟信号的幅度的数字表示。在一些实施例中，该数模转换器包括输入端，所述输入端用于接收8个位集合到8个数模转换器的输入端。在一些实施例中，模数转换器适用于并行操作以转换来自信号段的数字表示的位集合，以便输出模拟信号段。在一些实施例中，该交织器适用于通过如下方式来交织模拟信号段：以采样时钟的频率按序列向经交织输出应用其中每个模拟信号段的幅度。在另外的实施例中，该交织器适用于通过如下方式来交织模拟信号段：接近时钟周期末端将其中每个模拟信号段的幅度锁定至经交织输出，从而当输出每个模拟信号段的幅度时衰减这些幅度中的非线性。

另一个示例包括一种系统。该系统可包括至少一个系统，所述至少一个系统包括根据上述单元的任何一个或多个单元或全部单元的装置并且包括与物理层逻辑耦合以传送帧的天线。该系统可进一步包括用于存储至少一部分该帧的存储器。

另一个示例包括一种系统。该系统可包括：天线；以及与天线耦合的传送器，该传送器包括：用于将位集合的序列分配给多个数模转换器的输入端的多路分配器；用于并行操作以将这些位集合从信号段的数字表示转换从而输出模拟信号段的数模转换器；以及用于按序列交织来自每个数模转换器的模拟信号段以生成模拟信号的交织器。

在多个实施例中，该天线包括天线阵列，且该系统进一步包括用于通过该天线阵列接收无线通信的接收器。一些实施例可进一步包括与该交织器耦合的采样时钟，以便在交织器的输入端对数模转换器的输出进行时钟锁定。在一些实施例中，该多路分配器包括用于接收数据流的输入端，其中该数据流包括位集合的序列。在另外的实施例中，该数据流包括模拟信号的幅度的数字表示。在多个实施例中，该数模转换器包括输入端，所述输入端用于接收8个位集合到8个数模转换器的输入端。在许多实施例中，模数转换器适用于并行操作以将这些位集合从信号段的数字表示转换，以输出模拟信号段。在多个实施例中，该交织器适用于通过如下方式来交织模拟信号段：以采样时钟频率按序列将其中每个模拟信号段的幅度应用到经交织输出。在一些实施例中，该交织器适用于通过如下方式来交织模拟信号段：接近时钟周期末端将其中每个模拟信号段的幅度锁定至经交织输出，从而当输出其中每个模拟信号段的幅度时衰减这些幅度中的非线性。

在一些实施例中，上文以及权利要求中所描述特征中的一些特征或全部特征可在一个实施例中实现。比如，连同用于确定要实现哪个替代物的逻辑或可选偏好，替代的特征可以作为替代物实现在一实施例中。具有不互相排斥的特征的一些实施例也可以包括用于激活或去激活这些特征中的一个或多个特征的逻辑或可选偏好。比如，一些特征可在制造时通过包括或去除电路通路(circuit pathway)或晶体管来选择。另外的特征可以在部署时或在部署后通过逻辑或可选偏好(比如变光开关或类似物)来选择。用户在通过可选偏好(比如软件偏好、变光开关或类似物)后仍可以选择另外的特征。

另一个实施例实现为用于实现参照图1-3描述的系统、装置和方法的程序产品。实施例可以采取如下形式：完全硬件实施例、通过通用目的硬件(诸如一个或多个处理器和存储器)实现的软件实施例或者包含专用硬件和软件单元两者的实施例。一个实施例用软件或代码实现，所述软件或代码包括但是不限于固件、常驻软件、微代码或其它类型的可执行指令。

此外，实施例可采取可从机器可访问媒体、计算机可使用媒体或计算机可读媒体访问的计算机程序产品的形式，所述计算机程序产品提供程序代码，所述程序代码供计算机、移动设备或任何其它指令执行系统使用或与计算机、移动设备或任何其它指令执行系统结合使用。出于本说明书的目的，机器可访问媒体、计算机可使用媒体或计算机可读取媒体为可包含、存储、传递、传播或传输该程序以供指令执行系统或装置使用或者与指令执行系统或装置结合使用的任何装置或制造产品。

该媒体可包括：电子、磁性、光、电磁或半导体系统媒体。机器可访问媒体、计算机可使用媒体或计算机可读媒体的示例包括诸如易失性存储器和非易失性存储器等存储器。存储器可包括例如半导体或固态存储器，比如闪存、磁带、可移除计算机盘、随机存取存储器(RAM)，只读存储器(ROM)、刚性磁盘和/或光盘。光盘的当前示例包括压缩盘-只读存储器(CD-ROM)、压缩盘-读/写存储器(CD-R/W)，数字视频盘(DVD)-只读存储器(DVD-ROM)、DVD-随机存取存储器(DVD-RAM)、DVD-可记录存储器(DVD-R)以及DVD-读/写存储器(DVD-R/W)。

一种适用于存储和/或执行程序代码的指令执行系统可包括至少一个与存储器直接耦合或通过系统总线与存储器间接耦合的处理器。该存储器可包括在实际执行代码期间采用的本地存储器，诸如动态随机存取存储器(DRAM)的海量存储装置以及提供至少一部分代码的临时存储的高速缓存存储器，以便降低执行期间必须从海量存储装置中获取代码的次数。

输入/输出或I/O设备(包括但不限于键盘、显示器、指示设备等)可直接耦合至指令执行系统，或通过中间I/O控制器耦合至指令执行系统。网络适配器也可以耦合至指令执行系统，以使得指令执行系统能够变成通过中间的私人网络或公共网络耦合至其它指令执行系统或远程打印机或存储设备。调制解调器、蓝牙^TM、以太网、Wi-Fi和WiDi适配器卡仅是当前可用网络适配器类型中的少数网络适配器类型。

Claims (15)

1.一种用于信号的高速数模转换的方法，该方法包括：

将位集合的序列分配给多个数模转换器的输入端；

将所述位集合中的每个位集合从信号段的数字表示转换，以输出模拟信号段；以及

按序列交织来自每个数模转换器的模拟信号段以生成模拟信号。

2.如权利要求1所述的方法，进一步包括接收数据流，其中该数据流包括所述位集合的所述序列，其中接收所述数据流包括：接收所述模拟信号的幅度的数字表示，其中分配位集合的序列包括：多路分配该数据流。

3.如权利要求1所述的方法，其中分配位集合的序列包括：将8个位集合分配给8个数模转换器的输入端。

4.如权利要求1所述的方法，其中转换所述集合中的每个集合包括：将位集合转换成具有由所述位集合表示的幅度的模拟信号段。

5.如权利要求1所述的方法，其中交织模拟信号段包括：按序列将所述模拟信号段中每个模拟信号段的幅度应用到经交织输出。

6.如权利要求1-5中的任一个或多个或全部所述的方法，其中，交织模拟信号段包括：接近时钟周期的末端，将所述模拟信号段中每个模拟信号段的幅度锁定到经交织输出，以在输出所述模拟信号段中每个模拟信号段的幅度时，衰减所述幅度中的非线性。

7.一种用于信号的高速数模转换的装置，该装置包括：

用于将位集合的序列分配给多个数模转换器的输入端的多路分配器；

数模转换器，所述数模转换器用于并发操作以将所述位集合从信号段的数字表示转换，从而输出模拟信号段；以及

交织器，所述交织器用于按序列将来自每个数模转换器的模拟信号段交织以生成模拟信号。

8.如权利要求7所述的装置，进一步包括与所述交织器耦合的采样时钟，以用于在所述交织器的输入端对数模转换器的输出进行时钟锁定。

9.如权利要求7所述的装置，其中该多路分配器包括用于接收数据流的输入端，其中该数据流包括位集合的序列，其中所述数据流包括所述模拟信号的幅度的数字表示。

10.如权利要求9所述的装置，其中所述数模转换器包括输入端，所述输入端用于接收8个位集合到8个数模转换器的输入端。

11.如权利要求7所述的装置，其中所述数模转换器适用于并行操作以将所述位集合从信号段的数字表示转换，从而输出模拟信号段。

12.如权利要求7所述的装置，其中所述交织器适用于通过如下方式来交织所述模拟信号段：以采样时钟的频率按序列将所述模拟信号段中每个模拟信号端的幅度应用到经交织输出。

13.如权利要求7所述的装置，其中所述交织器适用于通过如下方式来交织所述模拟信号段：接近时钟周期末端，将所述模拟信号段中每个模拟信号段的幅度锁定至经交织输出，以在输出所述模拟信号段中每个模拟信号段的幅度时，衰减所述幅度中的非线性。

14.至少一个系统，所述至少一个系统包括包括与物理层逻辑耦合以用于传送帧的天线，所述系统包括与所述天线耦合的传送器，包括如权利要求7-13中的任一项或全部所述的装置。

15.如权利要求20所述的至少一个系统，进一步包括存储器，所述存储器用于存储该帧的至少一部分。

Images