CN103684270A - 实现高低本振混频器镜频抑制的电路结构 - Google Patents
实现高低本振混频器镜频抑制的电路结构 Download PDFInfo
- Publication number
- CN103684270A CN103684270A CN201410006650.7A CN201410006650A CN103684270A CN 103684270 A CN103684270 A CN 103684270A CN 201410006650 A CN201410006650 A CN 201410006650A CN 103684270 A CN103684270 A CN 103684270A
- Authority
- CN
- China
- Prior art keywords
- resistance
- frequency
- signal
- input
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及一种实现高低本振混频器镜频抑制的电路结构,其中包括中频信号滤波器、控制开关、第一混频器、第二混频器、第一移相器、第二移相器和加法器。采用该种结构的实现高低本振混频器镜频抑制的电路结构,在同时存在高本振和低本振混频方案时,将两路本振信号相位正交,然后分别采取移相-135°和-45°,有效消除了高低本振情况下所产生的镜频干扰,设计的镜频抑制电路是自适应的,能自动识别外来信号是有用信号还是镜像信号,当本振频率和信号频率改变时,被抑制的镜频也自动变化,起到自适应抑制镜频的作用,采用精密的电阻和相同的混频器,该电路结构的镜频抑制度可以达到85dBc,可应用于同时需要处理高低本振镜频抑制的频段,具有更广泛的应用范围。
Description
技术领域
本发明涉及无线通信技术领域,尤其涉及混频器镜频抑制领域,具体是指一种实现高低本振混频器镜频抑制的电路结构。
背景技术
混频器是实现频率变换的关键器件,也是组成接收机系统的基本单元。由于混频器属于非线性器件,在频率变换过程中,会产生各种组合的新频率分量。在射频频率与本振频率接近的情况下,由于镜频信号与射频信号比较接近,很难用滤波器滤除镜频信号。镜频信号必须通过正交检波和移相相加电路来去除。
为了改善镜像噪声,在频谱分析仪、矢量网络分析仪等电子测试设备的接收机混频电路中,通常会利用两个混频器,借助于移相电路,使两个混频器输出的镜频产物相互抵消,从而达到抑制镜频的目的。下面以单一低本振混频的情况为例来说明镜频抑制电路原理,镜频抑制原理如图1所示。
频率为10MHz的第一中频信号经过10MHz的带通滤波器进入第二混频器,与相位差90°的第二本振进行二次混频,产生41KHz的中频。在二级混频时采用了两路基本对称的混频放大电路,一路混频放大电路的本振信号延迟90°,经混频放大后又进行-90°的中频移相;另一路混频放大电路直接进行混频放大,两路中频信号最终相加,镜频产物被抵消,从而使镜频得到了抑制。该方案镜频抑制基本原理如下:
设第二本振信号: VLcosωLt (fL=9.996MHz)
延迟90°的第二本振信号: VLcos(ωLt-90°)
第一中频信号: VScosωSt(fS=10MHz)
镜频信号: VJcosωJt(外镜频fL-f2ndIF=内镜频2fL-fS=9.992MHz=fJ)
混频a路:
VSVLcosωLtcosωSt+VJVLcosωLtcosωJt=VSVLcos(ωS-ωL)t/2+VJVLcos(ωL-ωJ)t/2+VSVLcos(ωL+ωS)t/2+VJVLcos(ωL+ωJ)t/2 (1)
滤除和频后得:VSVLcos(ωS-ωL)t/2+VJVLcos(ωL-ωJ)t/2 (2)
混频b路:
VSVLcos(ωLt-90°)cosωSt+VJVLcos(ωLt-90°)cosωJt=VSVLcos[(ωS-ωL)t+90°]/2+VJVLcos[(ωL-ωJ)t-90°]/2+VSVLcos[(ωL+ωS)t-90°]/2+VJVLcos[(ωL+ωJ)t-90°]/2 (3)
滤除和频,进行-90°移相得:
VSVLcos(ωS-ωL)t/2-VJVLcos(ωL-ωJ)t/2 (4)
(2)、(4)式相加得:
VSVLcos(ωS-ωL)t。
可以抵消VJVLcos(ωL-ωJ)t/2的镜频产物。
接收机中频信号经过混频器变频后在整个频段上的第一中频为一固定值10MHz,第二本振也为一固定值9.996MHz,即在二级混频时采用了低本振方案,通过上面的电路,可以抵消比本振频率低的镜频干扰。该电路的特点是:
外来信号由两个混频器输出的中频在相加器中同相迭加输出;
外来镜频干扰(即外镜频)由两个混频器输出的中频在相加器中反相抵消,从而获得镜频抑制效果;
电路对由两个混频器产生的内镜频即2fL-fS的抑制同样有效;
信号频率相对于本振的位置是固定的。
对于图1的电路结构,fS必须大于fL,即采用低本振方案,只有在fS>fL时,镜频抑制电路才能有效滤除镜频信号,输出有用的中频信号。如果fS小于fL,即采用高本振方案,此时由于移相器的作用,抵消了由两个混频器输出的中频信号,保留了镜频信号,有用的中频信号被抵消,输出信号是需要滤除的镜频信号。在高本振的情况下,如果想要接收低于本振的射频信号,需要将中频移相器改接在混频器A的输出端,这时被抑制的频率将是fL+f2ndIF。
因此,现有技术中的混频器镜频抑制的电路结构主要存在的问题是,不能同时通用于高本振方案和低本振方案。然而在实际应用中,对于在整个频段上,有的频段要接收低于本振的信号,有的频段要接收高于本振的信号的情况下,要求能够同时滤除高本振和低本振混频情况下的镜频信号,则现有技术中的混频器镜频抑制的电路结构并不适用。
发明内容
本发明的目的是克服了上述现有技术的缺点,提供了一种能够实现在高本振和低本振混频情况下都能抑制镜频干扰、自适应抑制镜频、镜频抑制度可以达到85dBc、具有更广泛的应用范围的实现高低本振混频器镜频抑制的电路结构。
为了实现上述目的,本发明的实现高低本振混频器镜频抑制的电路结构具有如下构成:
该实现高低本振混频器镜频抑制的电路结构,其主要特点是,所述的电路结构包括:
中频信号滤波器,用以将第一中频信号进行滤波后输出频率为低本振中频频率值的中频信号;
控制开关,所述的控制开关的第一输入端输入第一中频信号,所述的控制开关的第二输入端与所述的中频信号滤波器的输出端相连接,当源输出信号为高波段信号时,所述的控制开关的输出端与控制开关的第二输入端导通,当源输出信号为低波段信号时,所述的控制开关的输出端与控制开关的第一输入端导通;
第一混频器,所述的第一混频器的第一输入端与所述的控制开关的输出端相连接,当源输出信号为高波段信号时,所述的第一混频器的第二输入端输入移相-90°的低本振第二本振信号,当输入信号为低波段信号时,所述的第一混频器的第二输入端输入高本振第二本振信号;
第二混频器,所述的第二混频器的第一输入端与所述的控制开关的输出端相连接,当源输出信号为高波段信号时,所述的第二混频器的第二输入端输入低本振第二本振信号,当源输出信号为低波段信号时,所述的第二混频器的第二输入端输入移相-90°的高本振第二本振信号;
第一移相器,用以将所述的第一混频器的输出信号进行-135°相位移相后输出;
第二移相器,用以将所述的第二混频器的输出信号进行-45°相位移相后输出;
加法器,所述的加法器的两输入端分别与所述的第一移相器和第二移相器的输出端相连接,所述的加法器的输出端输出第二中频信号。
较佳地,所述的电路结构还包括控制器,所述的控制器用以当源输出信号为高波段信号时,控制所述的控制开关的输出端与控制开关的第二输入端导通,控制所述的第一混频器的第二输入端输入移相-90°的低本振第二本振信号,控制所述的第二混频器的第二输入端输入低本振第二本振信号,以及当源输出信号为低波段信号时,控制所述的控制开关的输出端与控制开关的第一输入端导通,控制所述的第一混频器的第二输入端输入高本振第二本振信号,控制所述的第二混频器的第二输入端输入移相-90°的高本振第二本振信号。
较佳地,所述的电路结构还包括第一运算放大器和第二运算放大器,所述的第一运算放大器连接于所述的第一混频器与第一移相器之间,所述的第二运算放大器连接于所述的第二混频器与第二移相器之间。
较佳地,所述的第一移相器包括电阻R7、电阻R6、电阻R124、电容C和第三运算放大器,所述的电阻R7的第一端和电阻R124的第一端相连接,所述的第三运算放大器的正向输入端与所述的电阻R124的第二端相连接,所述的第三运算放大器的反向输入端与所述的电阻R7的第二端相连接,所述的电阻R6连接于所述的电阻R7的第二端与第三运算放大器的输出端之间,所述的电容C与所述的电阻R124的第二端相连接,所述的电阻R7、电阻R6、电阻R124、电容C满足以下公式:
2arctg(ωCR)=135°
其中,ω为所述的第一移相器的输入信号的频率,R为电阻R7、电阻R6、电阻R124各自的电阻值。
较佳地,所述的第二移相器包括电阻R7、电阻R6、电阻R124、电容C和第三运算放大器,所述的电阻R7的第一端和电阻R124的第一端相连接,所述的第三运算放大器的正向输入端与所述的电阻R124的第二端相连接,所述的第三运算放大器的反向输入端与所述的电阻R7的第二端相连接,所述的电阻R6连接于所述的电阻R7的第二端与第三运算放大器的输出端之间,所述的电容C与所述的电阻R124的第二端相连接,所述的电阻R7、电阻R6、电阻R124、电容C满足以下公式:
2arctg(ωCR)=45°
其中,ω为所述的第二移相器的输入信号的频率,R为电阻R7、电阻R6、电阻R124各自的电阻值。
更佳地,所述的电阻R7、电阻R6、电阻R124采用精度为0.1%的精密电阻。
更佳地,所述的电容C包括数个相互并联的电容,各个所述的电容满足以下公式:
其中,n为相互并联的电容的数量。
采用了该发明中的实现高低本振混频器镜频抑制的电路结构,具有如下有益效果:
本专利设计的高低本振混频器自适应镜频抑制电路,在同时存在高本振和低本振混频方案时,将两路本振信号相位正交,然后分别采取移相-135°和-45°,有效消除了高低本振情况下所产生的镜频干扰。设计的镜频抑制电路是自适应的,能自动识别外来信号是有用信号还是镜像信号。当本振频率和信号频率改变时,被抑制的镜频也自动变化,起到自适应抑制镜频的作用。采用精密的电阻和相同的混频器,该电路结构的镜频抑制度可以达到85dBc。具有更广泛的应用范围。
附图说明
图1为现有技术中镜频抑制的电路的结构示意图。
图2为本发明的实现高低本振混频器镜频抑制的电路结构的结构示意图。
图3为本发明的移相器的内部电路结构示意图。
具体实施方式
为了能够更清楚地描述本发明的技术内容,下面结合具体实施例来进行进一步的描述。
采用现有技术中的镜频抑制电路,可以实现在单一低本振或单一高本振混频下的镜频信号抑制。对于在整个频段上,有的频段要接收低于本振的信号,有的频段要接收高于本振的信号的情况下,要求能够同时滤除高本振和低本振混频情况下的镜频信号。本专利设计了高低本振自适应镜频抑制电路,在高本振和低本振混频的情况下,都能实现抑制镜频干扰。下面是高/低本振同时存在的一个混频电路,在整个频段内,第一中频不同,(当源输出频率为10MHz~8GHz的高波段信号(简称:H)时,第一中频频率为1.041667MHz,当源输出频率为0.3~10MHz的低波段信号(简称:L)时,第一中频频率为0.3~10MHz),第二本振也不同(H:1MHz,L:0.341667~10.041667MHz),混频时,在高波段采用的是低本振方案,在低波段采用的是高本振方案,其抑制镜频的原理图如图2所示。
第一中频信号(H:1.041667MHz,L:0.3~10MHz)分为两路,一路直通到开关,另一路经1.041667MHz带通滤波器到开关。当信号为L波段时,控制开关处于直通状态,0.3~10MHz的第一中频信号直接与0.341667~10.041667MHz的第二本振信号进行二次混频,产生41.667kHz的第二中频信号;当信号为H波段时,控制开关处于1.041667MHz带通滤波器位置,1.041667MHz的第一中频信号经过带通滤波器滤波后,与1MHz的第二本振信号进行二次混频,产生41.667kHz的第二中频。第一中频信号因不同频段而不同(H:1.41667MHz,L:0.3~10MHz),第二本振也随着不同频段而不同(H:1MHz,L:0.341667kHz~10.041667MHz),对高波段,第二本振相位a路为-90°,b路为0°,即b路相位比a路超前90°,经二级混频后a路做-135°的中频移相,b路做-45°的中频移相,两路中频信号最终相加,从而使镜频得到了抑制,在低波段,第二本振相位a路为0°,b路为-90°,即b路相位比a路滞后90°,经二级混频后a路做-135°的中频移相,b路做-45°的中频移相,两路中频信号最终相加,从而使镜频得到了抑制。
所述的电路结构还包括控制器,所述的控制器用以当源输出信号为高波段信号时,控制所述的控制开关的输出端与控制开关的第二输入端导通,控制所述的第一混频器的第二输入端输入移相-90°的低本振第二本振信号,控制所述的第二混频器的第二输入端输入低本振第二本振信号,以及当源输出信号为低波段信号时,控制所述的控制开关的输出端与控制开关的第一输入端导通,控制所述的第一混频器的第二输入端输入高本振第二本振信号,控制所述的第二混频器的第二输入端输入移相-90°的高本振第二本振信号。控制器的采用,实现了该电路结构根据源输出信号控制电路的实现,实现自适应。
移相电路通过一阶全通网路来实现,如图3所示是45度移相电路。
根据运算放大器的性质,设R6、R7和R124的电阻为R,C88和C89并联的电容为C,得到输入V1和输出V2的关系如下:
全通网络的传输函数为:
即:
|H(jω)|=1,Ψ(ω)=-2arctg(ωCR) (7)
可见信号通过上面的全通网络后,幅度不会发生改变,仅仅相位会发生变化,如果需要41.667kHz的信号发生45°的相移,电阻R=1k,计算得到电容C的取值为:1582p。即C1+C2=1582pF,取C88=1500pF,C89=82pF。同理,为了进行135度的移相,计算电容C的取值位9200pF。
下面分别对高本振和低本振的镜频抑制基本原理进行说明:
●高本振方案
设a路第二本振信号: VLcosωLt(fL=0.341667~10.041667MHz)
延迟90°的b路第二本振信号: VLcos(ωLt-90°)
第一中频信号:VScosωSt(fS=0.3~10MHz)
镜频信号: VJcosωJt(fJ=fL+f2ndIF=0.383334~10.08334MHz)
混频a路:
VSVLcosωLtcosωSt+VJVLcosωLtcosωJt=VSVLcos(ωL-ωS)t/2+VJVLcos(ωJ-ωL)t/2+VSVL
cos(ωL+ωS)t/2+VJVLcos(ωJ+ωL)t/2 (8)
滤除和频,移相-135°得:
VSVLcos[(ωL-ωS)t-135°]/2+VJVLcos[(ωJ-ωL)t-135°]/2=VSVLcos[(ωL-ωS)t-135°]/2-VJVL
cos[(ωJ-ωL)t+45°]/2 (9)
混频b路:
VSVLcos(ωLt-90°)cosωSt+VJVLcos(ωLt-90°)cosωJt=VSVLcos[(ωL-ωS)t-90°]/2+VJVLcos[(ωJ-ωL)t+90°]/2+VSVLcos[(ωL+ωS)t-90°]/2+VJVLcos[(ωJ+ωL)t-90°]/2
(10)
滤除和频,移相-45°得:
VSVLcos[(ωL-ωS)t-135°]/2+VJVLcos[(ωJ-ωL)t+45°]/2 (11)
(9)、(1)式相加得:
VSVLcos[(ωL-ωS)t-135°]。
可以抵消VJVLcos[(ωJ-ωL)t+45°]/2的镜频产物。
●低本振方案
设a路第二本振信号: VLcos(ωLt-90°)(fL=1MHz)
b路第二本振信号: VLcosωLt
第一中频信号: VScosωSt(fS=1.041667MHz)
镜频信号: VJcosωJt(fJ=fL-f2ndIF=0.958333MHz)
混频a路:
VSVLcos(ωLt-90°)cosωSt+VJVLcos(ωLt-90°)cosωJt=VSVLcos[(ωS-ωL)t+90°]/2+VJVLcos[
(ωL-ωJ)t-90°]/2+VSVLcos[(ωS+ωL)t-90°]/2+VJVLcos[(ωL+ωJ)t-90°]/2(12)
滤除和频,移相-135°:
VSVLcos[(ωS-ωL)t-45°]/2+VJVLcos[(ωL-ωJ)t-225°]/2=VSVLcos[(ωS-ωL)t-45°]/2-VJVLcos
[(ωL-ωJ)t-45°]/2 (13)
混频b路:
VSVLcosωLtcosωSt+VJVLcosωLtcosωJt=VSVLcos(ωS-ωL)t/2+VJVLcos(ωL-ωJ)t/2+VSVL
cos(ωS+ωL)t/2+VJVLcos(ωL+ωJ)t/2 (14)
滤除和频,移相-45°:
VSVLcos[(ωS-ωL)t-45°]/2+VJVLcos[(ωL-ωJ)t-45°]/2 (15)
(13)、(15)式相加得:
VSVLcos[(ωS-ωL)t-45°]。
可抵消VJVLcos[(ωL-ωJ)t-45°]/2镜频产物。
实际电路调试中,混频器的一致性和移相电路的精确度是影响镜频抑制效果的主要因素。因此在可能的情况下,采用同一厂家、同一批次、性能一致的混频器,移相电路中的电阻一律采用精密电阻,电容取值尽量接近理论计算值(电路设计时考虑多个电容并联法)。经实践证明,混频器的高度一致性使得变频后两路信号的幅度相同,直插电阻采用精密电阻(精度为0.1%)达到电路移相准确,镜频相互抵消,其镜频抑制度可以达到85dBc。
采用了该发明中的实现高低本振混频器镜频抑制的电路结构,具有如下有益效果:
本专利设计的高低本振混频器自适应镜频抑制电路,在同时存在高本振和低本振混频方案时,将两路本振信号相位正交,然后分别采取移相-135°和-45°,有效消除了高低本振情况下所产生的镜频干扰。设计的镜频抑制电路是自适应的,能自动识别外来信号是有用信号还是镜像信号。当本振频率和信号频率改变时,被抑制的镜频也自动变化,起到自适应抑制镜频的作用。采用精密的电阻和相同的混频器,该电路结构的镜频抑制度可以达到85dBc。具有更广泛的应用范围。
在此说明书中,本发明已参照其特定的实施例作了描述。但是,很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此,说明书和附图应被认为是说明性的而非限制性的。
Claims (7)
1.一种实现高低本振混频器镜频抑制的电路结构,其特征在于,所述的电路结构包括:
中频信号滤波器,用以将第一中频信号进行滤波后输出频率为低本振中频频率值的中频信号;
控制开关,所述的控制开关的第一输入端输入第一中频信号,所述的控制开关的第二输入端与所述的中频信号滤波器的输出端相连接,当源输出信号为高波段信号时,所述的控制开关的输出端与控制开关的第二输入端导通,当源输出信号为低波段信号时,所述的控制开关的输出端与控制开关的第一输入端导通;
第一混频器,所述的第一混频器的第一输入端与所述的控制开关的输出端相连接,当源输出信号为高波段信号时,所述的第一混频器的第二输入端输入移相-90°的低本振第二本振信号,当输入信号为低波段信号时,所述的第一混频器的第二输入端输入高本振第二本振信号;
第二混频器,所述的第二混频器的第一输入端与所述的控制开关的输出端相连接,当源输出信号为高波段信号时,所述的第二混频器的第二输入端输入低本振第二本振信号,当源输出信号为低波段信号时,所述的第二混频器的第二输入端输入移相-90°的高本振第二本振信号;
第一移相器,用以将所述的第一混频器的输出信号进行-135°相位移相后输出;
第二移相器,用以将所述的第二混频器的输出信号进行-45°相位移相后输出;
加法器,所述的加法器的两输入端分别与所述的第一移相器和第二移相器的输出端相连接,所述的加法器的输出端输出第二中频信号。
2.根据权利要求1所述的实现高低本振混频器镜频抑制的电路结构,其特征在于,所述的电路结构还包括控制器,所述的控制器用以当源输出信号为高波段信号时,控制所述的控制开关的输出端与控制开关的第二输入端导通,控制所述的第一混频器的第二输入端输入移相-90°的低本振第二本振信号,控制所述的第二混频器的第二输入端输入低本振第二本振信号,以及当源输出信号为低波段信号时,控制所述的控制开关的输出端与控制开关的第一输入端导通,控制所述的第一混频器的第二输入端输入高本振第二本振信号,控制所述的第二混频器的第二输入端输入移相-90°的高本振第二本振信号。
3.根据权利要求1所述的实现高低本振混频器镜频抑制的电路结构,其特征在于,所述的电路结构还包括第一运算放大器和第二运算放大器,所述的第一运算放大器连接于所述的第一混频器与第一移相器之间,所述的第二运算放大器连接于所述的第二混频器与第二移相器之间。
4.根据权利要求1所述的实现高低本振混频器镜频抑制的电路结构,其特征在于,所述的第一移相器包括电阻R7、电阻R6、电阻R124、电容C和第三运算放大器,所述的电阻R7的第一端和电阻R124的第一端相连接,所述的第三运算放大器的正向输入端与所述的电阻R124的第二端相连接,所述的第三运算放大器的反向输入端与所述的电阻R7的第二端相连接,所述的电阻R6连接于所述的电阻R7的第二端与第三运算放大器的输出端之间,所述的电容C与所述的电阻R124的第二端相连接,所述的电阻R7、电阻R6、电阻R124、电容C满足以下公式:
2arctg(ωCR)=135°
其中,ω为所述的第一移相器的输入信号的频率,R为电阻R7、电阻R6、电阻R124各自的电阻值。
5.根据权利要求1所述的实现高低本振混频器镜频抑制的电路结构,其特征在于,所述的第二移相器包括电阻R7、电阻R6、电阻R124、电容C和第三运算放大器,所述的电阻R7的第一端和电阻R124的第一端相连接,所述的第三运算放大器的正向输入端与所述的电阻R124的第二端相连接,所述的第三运算放大器的反向输入端与所述的电阻R7的第二端相连接,所述的电阻R6连接于所述的电阻R7的第二端与第三运算放大器的输出端之间,所述的电容C与所述的电阻R124的第二端相连接,所述的电阻R7、电阻R6、电阻R124、电容C满足以下公式:
2arctg(ωCR)=45°
其中,ω为所述的第二移相器的输入信号的频率,R为电阻R7、电阻R6、电阻R124各自的电阻值。
6.根据权利要求4或5所述的实现高低本振混频器镜频抑制的电路结构,其特征在于,所述的电阻R7、电阻R6、电阻R124采用精度为0.1%的精密电阻。
7.根据权利要求4或5所述的实现高低本振混频器镜频抑制的电路结构,其特征在于,所述的电容C包括数个相互并联的电容,各个所述的电容满足以下公式:
其中,n为相互并联的电容的数量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410006650.7A CN103684270A (zh) | 2014-01-07 | 2014-01-07 | 实现高低本振混频器镜频抑制的电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410006650.7A CN103684270A (zh) | 2014-01-07 | 2014-01-07 | 实现高低本振混频器镜频抑制的电路结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103684270A true CN103684270A (zh) | 2014-03-26 |
Family
ID=50320788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410006650.7A Pending CN103684270A (zh) | 2014-01-07 | 2014-01-07 | 实现高低本振混频器镜频抑制的电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103684270A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104569930A (zh) * | 2014-12-29 | 2015-04-29 | 北京理工雷科电子信息技术有限公司 | 一种线性调频连续波雷达泄漏信号对消电路 |
CN104821792A (zh) * | 2015-04-27 | 2015-08-05 | 西安空间无线电技术研究所 | 一种通过对消抑制输出本振谐波幅度的混频器及方法 |
CN105242090A (zh) * | 2015-10-27 | 2016-01-13 | 中国电子科技集团公司第四十一研究所 | 一种超外差信号接收分析仪器零频抑制电路及方法 |
CN109818596A (zh) * | 2019-01-29 | 2019-05-28 | 中国科学院上海微系统与信息技术研究所 | 一种多通道射频信号波形和相位精确控制电路 |
CN110808787A (zh) * | 2019-10-14 | 2020-02-18 | 华东师范大学 | 一种全光镜频抑制混频装置及方法 |
CN111510174A (zh) * | 2020-04-21 | 2020-08-07 | 上海创远仪器技术股份有限公司 | 针对一级超外差接收机实现镜频抑制处理的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1409481A (zh) * | 2001-10-02 | 2003-04-09 | 松下电器产业株式会社 | 接收装置 |
US6584304B1 (en) * | 1998-11-30 | 2003-06-24 | Robert Bosch Gmbh | Switchable wide band receiver front end for a multiband receiver |
-
2014
- 2014-01-07 CN CN201410006650.7A patent/CN103684270A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6584304B1 (en) * | 1998-11-30 | 2003-06-24 | Robert Bosch Gmbh | Switchable wide band receiver front end for a multiband receiver |
CN1409481A (zh) * | 2001-10-02 | 2003-04-09 | 松下电器产业株式会社 | 接收装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104569930A (zh) * | 2014-12-29 | 2015-04-29 | 北京理工雷科电子信息技术有限公司 | 一种线性调频连续波雷达泄漏信号对消电路 |
CN104821792A (zh) * | 2015-04-27 | 2015-08-05 | 西安空间无线电技术研究所 | 一种通过对消抑制输出本振谐波幅度的混频器及方法 |
CN105242090A (zh) * | 2015-10-27 | 2016-01-13 | 中国电子科技集团公司第四十一研究所 | 一种超外差信号接收分析仪器零频抑制电路及方法 |
CN109818596A (zh) * | 2019-01-29 | 2019-05-28 | 中国科学院上海微系统与信息技术研究所 | 一种多通道射频信号波形和相位精确控制电路 |
CN109818596B (zh) * | 2019-01-29 | 2021-03-12 | 中国科学院上海微系统与信息技术研究所 | 一种多通道射频信号波形和相位精确控制电路 |
CN110808787A (zh) * | 2019-10-14 | 2020-02-18 | 华东师范大学 | 一种全光镜频抑制混频装置及方法 |
CN110808787B (zh) * | 2019-10-14 | 2022-04-05 | 华东师范大学 | 一种全光镜频抑制混频装置及方法 |
CN111510174A (zh) * | 2020-04-21 | 2020-08-07 | 上海创远仪器技术股份有限公司 | 针对一级超外差接收机实现镜频抑制处理的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103684270A (zh) | 实现高低本振混频器镜频抑制的电路结构 | |
RU2605369C2 (ru) | Схема преобразования с понижением частоты | |
CN104601259B (zh) | 具有同相正交信号失衡估测及校正技术的无线通信接收器 | |
US9686103B2 (en) | Method for compensating the frequency dependent phase imbalance | |
JP5360210B2 (ja) | ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ | |
CN105007044B (zh) | 一种谐波抑制混频器 | |
EP2901549A1 (en) | Wideband double balanced image reject mixer | |
US20130130632A1 (en) | Signal generator circuit and radio transmission and reception device including the same | |
CN104065611B (zh) | 用于在直接转换接收器中进行i/q不匹配缓解的电路架构 | |
CN104821792A (zh) | 一种通过对消抑制输出本振谐波幅度的混频器及方法 | |
CN104811215A (zh) | 一种iq不平衡补偿装置和方法 | |
CN103457623B (zh) | 一种零中频直流对消的电路及方法 | |
CN107834998B (zh) | 一种宽频带正交信号产生装置 | |
JP4478451B2 (ja) | 高調波ミクサ | |
CN105337625A (zh) | 信号调整电路及方法、接收机 | |
JP5890852B2 (ja) | 移動体端末試験装置および試験方法 | |
CN105577207A (zh) | 一种宽频带大带宽信号快速接收处理装置和方法 | |
EP2619913B1 (en) | A six-port circuit | |
GB2500067A (en) | An N-path filter for notching out unwanted signals in wireless receivers | |
RU133992U1 (ru) | Радиостанция | |
CN101795252A (zh) | 直接变频调制方法及其调制装置 | |
CN108880478A (zh) | 一种Ka波段镜频抑制混频器 | |
CN114531164B (zh) | 一种发射机、接收机和信号收发机以及与其对应的方法 | |
CN201430585Y (zh) | 双正交Hartley镜像抑制接收机 | |
CN104065428B (zh) | 信号幅度检测器及包括该信号幅度检测器的无线接收机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140326 |