CN103663351A - Mems集成器件的晶片级封装及相关制造工艺 - Google Patents

Mems集成器件的晶片级封装及相关制造工艺 Download PDF

Info

Publication number
CN103663351A
CN103663351A CN201310444539.1A CN201310444539A CN103663351A CN 103663351 A CN103663351 A CN 103663351A CN 201310444539 A CN201310444539 A CN 201310444539A CN 103663351 A CN103663351 A CN 103663351A
Authority
CN
China
Prior art keywords
coupled
encapsulation
noumenon
chamber
base portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310444539.1A
Other languages
English (en)
Other versions
CN103663351B (zh
Inventor
F·G·齐廖利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMICROELECTRONICS INTERNATIONAL NV
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN103663351A publication Critical patent/CN103663351A/zh
Application granted granted Critical
Publication of CN103663351B publication Critical patent/CN103663351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种用于MEMS集成器件的晶片级封装，构思：第一本体，集成微机械结构；第二本体，具有集成电子电路的有源区域，耦合到微机械结构；以及第三本体，限定用于第一本体的覆盖结构。第二本体限定封装的基部部分并且具有第一本体耦合到的内表面以及外表面，在外表面上提供朝着电子电路的电接触；路由层具有设置成与第二本体的外表面接触的内表面和朝着在外部环境承载电接触元件的外表面。第三本体限定用于覆盖封装的覆盖部分并且直接耦合到第二本体用于闭合用于第一本体的容纳空间。

Description

MEMS集成器件的晶片级封装及相关制造工艺
技术领域
本公开涉及一种MEMS(微机电系统)型集成器件的晶片级封装，下文将该MEMS型集成器件称为“MEMS集成器件”。
背景技术
在集成器件领域中，确信地感觉需要减少尺度以满足日益迫切的小型化要求，特别是在便携装置(诸如智能电话、写字板或者PDA)领域中。
以已知方式，MEMS集成器件总体包括集成微机械结构的含半导体材料(具体为硅)的第一本体(通常限定为“裸片”)，该微机械结构例如作为用于检测一个或者多个量的传感器来操作(例如用于提供压力传感器或者麦克风)并且生成作为待检测量的函数的电量(例如电容变化、电阻变化等)。正如所知，裸片是锯切或者单片化晶片的操作的结果，其中在制造工艺期间同时提供多个基本器件。
MEMS集成器件还包括集成至少一个电子部件或者电路的含半导体材料(具体为硅)的至少一个第二裸片，该电子部件或者电路被设计用于电耦合到微机械结构以便与之在功能上配合。通常，第二裸片集成电耦合到微机械结构的ASIC(专用集成电路)电子电路，该ASIC电子电路例如作为用于在微机械结构作为传感器(例如用于执行检测的电量的放大和滤波操作)来操作的情况下读取机械结构检测的相同电量的读取电路来操作。ASIC电子电路也可以具有用于处理和评估检测的量的更多功能，从而提供或多或少复杂集成电路、即所谓SiP(封装内系统)。
MEMS集成器件也总体包括封装(即容器)，该容器全部或者部分包围器件的裸片从而保证保护裸片免受外部媒介并且实现朝着外部环境的电连接。MEMS集成器件在对应封装以内的组装通常作为整体限定为“芯片”，并且可以例如电连接到其中将使用MEMS集成器件的电子装置的印刷电路板。
具体而言，在机械结构具有被设计用于经历作为待检测量的函数的可变形元件(例如柱或者膜)时，封装包括限定至少一个腔的覆盖结构或者帽，该腔是以创建如下空的空间这样的方式在与相同可变形元件对应的位置提供的，该空间保证它们的自由移动并且未更改它们的变形。另外，如果需要与外界的射流连接(例如用于压力或者声波进入)，则经过覆盖结构可以提供访问开口。
限定为“晶片级封装”的已知封装结构由于它允许实现未从封装的裸片的尺度显著偏离的所得尺度而在便携应用的情况下特别有利。简言之，对应封装技术构思使用标准裸片微加工工艺也用于获得对应封装，从而在晶片级(即在对应单片化操作之前)也提供用于覆盖和保护裸片的结构以及朝着外界环境的对应电和/或射流连接，因此简化和统一整个制造工艺。
在膜微机械结构等(即包括更多或者不同可变形元件)的情况下，腔的所需存在造成例如由于对于具有覆盖结构的功能的、在BT(双马来酰亚胺三嗪)型复合衬底中经常提供的腔的壁的厚度要求而难以获得所得封装尺度的所需减少。此外，尺度的明显减少造成在顶部闭合腔的覆盖结构的制造步骤中的更大困难以及与使用的材料的热膨胀系数不匹配有联系的主要问题。
总体而言，性能的可靠性和稳定性问题可能随着封装的尺度减少而出现，这可能危及所得集成器件的操作。
因此在本领域中感觉需要改进并且进一步简化MEMS集成器件的封装技术，特别是为了在存在膜微机械结构(等)的情况下减少尺寸。
发明内容
本公开的一个或者多个实施例涉及一种MEMS集成器件的晶片级封装及相关制造工艺。在一个实施例中，提供一种封装，该封装包括集成MEMS的第一本体、包括形成于第一表面处的集成电路的第二本体以及形成于第二外表面上的路由层。第三本体覆盖MEMS。
附图说明
为了更好地理解本公开，现在仅通过非限制示例并且参照附图描述其优选实施例，在附图中：
图1a-1k是根据本公开的一个实施例的MEMS集成器件的制造工艺的相继步骤中的晶片级封装的截面；
图2-5示出图1a-1k的MEMS集成器件的变化；
图6a-6c是根据本公开的一个不同实施例的制造工艺的相继步骤中的晶片级封装的截面；
图7-8示出图6a-6c的MEMS集成器件的变化；并且
图9是并入MEMS集成器件的电子装置的总框图。
具体实施方式
具体而言，并且参照图1a，制造工艺的初始步骤构思提供包括半导体材料(具体为硅)的ASIC晶片2，该ASIC晶片集成ASIC电子电路3’，该ASIC电子电路仅在相同图1a中(被示意地表示)并且以已知方式由用已知半导体微加工技术提供的多个有源和/或无源电子部件(诸如晶体管、电容器、电感器、电阻器、放大器等)形成。
ASIC晶片2具有前表面2a和后表面2b，在该前表面处提供其中制作前述ASIC电子电路3’的有源区域3，该后表面在代表ASIC晶片2的厚度的竖直方向z上与前表面2a相对，该竖直方向与相同ASIC晶片2的主要延伸水平面正交，该水平面由第一水平轴x和第二水平轴y限定。
具体而言，ASIC晶片2在前表面2a上具有其中提供用于连接对应电子部件的电接触或者焊盘的所谓“顶部金属层”4(被示意地表示)(以未图示的已知方式，还存在用于相互分离电接触的电介质区域)。
根据本实施例的一个方面，在顶部金属层4上方形成重新分布层(RdL)或者路由层6，该RdL或者路由层具有被设计用于与外部环境接触的相应前表面6a以及后表面6b，该后表面与ASIC晶片2接触并且在该后表面内(以已知的、但是这里未具体描述的方式)限定电路径和接触以便重新分布和路由来自ASIC电子电路3’和来自顶部金属层4中的对应电接触的电信号，该顶部金属层朝着其上将形成电接触元件(所谓“凸块”或者“焊区”)的前表面6a，见下文描述。重新分布层6中的各自连接到由顶部金属层4限定的至少一个电接触的电连接路径通过绝缘材料区域彼此电绝缘；换而言之，如在另一方面为本领域技术人员所清楚的那样，重新分布层6包括传导材料区域和绝缘材料区域。
在图1b中所示制造工艺的后续步骤中，ASIC晶片2受到回蚀，从而造成从后表面2b开始形成在竖直方向z上具有例如在300与700μm之间包括的厚度(并且例如在水平平面xy中具有矩形形状)的腔8。在底部打开的腔8横向地装入在由ASCI晶片2的壁部分限定的壁之间，并且在ASIC晶片2的后表面2b处具有被其中提供ASIC电子电路3’(这里未图示)的有源区域3从ASIC晶片2的前表面2a分离的基部8a。
然后(图1c)，通过电连接，从腔8的基部8a开始并且在顶部金属层4终止，经过有源区域3和顶部金属层4的厚度提供连接到相同顶部金属层4中的相应电接触的所谓“电过孔”9。
如图1d中所示，现在在腔8的基部8a上方形成和限定接触金属层10，而设置对应部分与电过孔9接触。以这里未具体图示、但是将为本领域技术人员所清楚的方式，适当限定和图案化接触金属层10以提供电路径、迹线和电接触或者键合焊盘(借助适当绝缘材料相互电绝缘)。
在ASIC晶片2和对应的ASIC电子电路3’的电测试之后，在相同电测试产生肯定结果的情况下，倒置转动ASIC晶片2，见图1e，并且在腔8内容纳MEMS裸片12；以示意方式示出的MEMS裸片12集成例如包括膜或者另一可变形机械元件(未具体图示)的微机械结构12’(仅在相同图1e中示意地图示)。
具体而言，MEMS裸片12具有其中提供微机械结构12’的前表面12a和借助粘合区域13机械地耦合到腔8的基部8a的后表面12b。
在图1e中所示实施例中，用所谓接线键合技术借助电接线14提供在MEMS裸片12中的MEMS结构12’与ASIC晶片2中的ASIC电子电路3’之间的电接触。具体而言，电接线14将由MEMS裸片12的前表面12a承载的电焊盘15连接到对应的电焊盘16，电焊盘16借由从在腔8的基部8a上先前形成的接触金属层10开始的选择性蚀刻和去除来限定。
另外，通过在相同重新分布层6中提供的对应的过孔或者电路径(这里由19示意地表示和标示)借助在重新分布层6的前表面6a上形成的电接触焊盘18获得在ASIC晶片2中的ASIC电子电路3’朝着外部环境之间的电连接。
在图1e中所示实施例中，MEMS裸片12的厚度大于腔8在竖直方向z上的厚度。
图1f中所示制造工艺的后续步骤构思将覆盖晶片20耦合到ASIC晶片2，以便限定用于MEMS裸片12和对应的MEMS结构12’(这里未图示)的覆盖结构20’。
具体而言，覆盖晶片20具有关于在水平平面xy中的延伸与腔8基本上对应并且被设计用于为封装内的MEMS裸片12形成所得容纳空间22的腔21。
腔21由覆盖晶片20的壁部分横向地界定，这些壁部分用所谓“晶片到晶片键合”技术，即用在晶片之间的直接耦合(例如在工艺温度兼容的情况下用玻璃熔合或者金属键合，或者另外用使用粘胶或者聚合物的键合)借助键合区域23耦合到ASIC晶片2的对应的壁部分，
腔21还在顶部由覆盖晶片20的覆盖部分界定，该覆盖部分在所示实施例中具有用于从外界朝着容纳空间22的穿通开口24。备选地，以未图示的方式，可以提供例如以阵列或者以点阵布置的多个穿通开口；作为又一备选，穿通开口24可以不存在。
覆盖晶片20具有被设计用于被设置成与外部环境接触的外表面20a和面向腔21的内表面20b。
覆盖晶片20例如由半导体材料(具体为硅或者备选地为金属或者塑料材料)制成，并且可能具有涂敷内表面20b的金属层(未图示)以便提供电磁屏蔽。
如图1g中所示，作为整体由25标示的电连接元件然后可以形成于在重新分布层6的面向在封装外部的环境的前表面6a上设置的电接触焊盘18上；电连接元件25例如可以是“球”或者“凸块”(在图1g所示的所谓BG-球栅阵列-封装的情况下)或者“焊区”(在所谓LGA-焊区栅阵列-的情况下)阵列的形式。
在制造工艺的这一步骤结束时，因此获得基本组件26。
图1h示出前述半导体材料晶片和对应封装的组件的放大图，该图突出在水平平面xy中彼此相邻地重复的多个基本组件26的存在。
具体而言，设置覆盖晶片20的外表面20a与粘合带或者膜28(所谓“粘箔”)接触，然后从重新分布层6的前表面6a开始沿着在相邻基本组件26之间设置的锯切线LT使用特意地提供的锯切工具(诸如金刚石锯)来执行锯切操作。
单独基本组件26然后电连接到外部电路并且用于广泛应用范围。
备选地，制造工艺可以用最终涂敷和模制步骤继续以为每个基本组件26提供保护涂层
在这一情况下，如图1i中所示，先前已经分离的基本组件26再次在这里由29标示的又一粘箔上在水平平面xy中被并排布置，而覆盖晶片20的外表面20a与相同粘箔29接触。具体而言，相互相邻的两个基本组件26在水平平面xy中被分离间距距离d(可能的是可以在第一和第二水平方向x、y上构思不同间距距离)。
备选地，在工艺的这一步骤中，基本组件26可以相互并排布置于通用搁放衬底上。
然后如图1j中所示执行模制操作用于形成涂层31，即例如由树脂制成的所谓“模制化合物”，该涂层横向地包围每个基本组件26并且还涂敷重新分布层6的前表面6a，从而让电连接元件25暴露并且从外界可访问。例如可以使用所谓“膜辅助模制”(FAM)技术。在任何情况下，涂层31并未涂敷在模制操作期间事实上设置成与粘箔29接触的覆盖晶片20的外表面20a和对应穿通开口24。
图1k示出后续最终单片化步骤的结果，其中执行又一锯切操作用于最终分离另外从粘箔29或者从搁放衬底去除的各种封装的MEMS集成器件。在制造工艺结束时的MEMS集成器件作为整体由32标示。
在与图1j中所示工艺步骤对应的图2中所示变化解决方案中，提供涂层31以便也涂敷电连接元件25。
在这一情况下，制造工艺构思在单片化步骤之前的打薄操作，即所谓“背部研磨”操作，用于去除涂层31的表面部分和暴露电连接元件25(可能去除未与重新分布层6接触的相应表面部分)。
图3示出再次由32标示的在这一变化解决方案中的在制造工艺结束时的MEMS集成器件。
图4中所示又一变化解决方案构思具体使用所谓“倒装芯片”技术在MEMS裸片12与ASIC晶片2之间的不同机械和电耦合。
在这一情况下，在腔8内倒置容纳MEMS裸片12，而前表面12面向腔8的基部8a。传导凸块34将由MEMS裸片12的前表面12a承载的电焊盘15电连接到已经通过选择性蚀刻和去除在腔8的基部8a上先前形成的接触金属层10而限定的电焊盘16。还可以在MEMS裸片12的前表面12a与腔8的基部8a之间提供由绝缘材料制成的粘合区域35。
通过示例参照图4中所示结构，图5中所示又一变化解决方案(但是清楚的是相似考虑可以应用于其它实施例)构思覆盖晶片20不具有腔21，因此除了可能存在穿通开口24之外由在竖直方向z上具有均匀厚度并且无腔的半导体、塑料或者金属材料的本体构造。
在这一变化中，腔8在竖直方向z上的厚度足以完全容纳MEMS裸片12的厚度，因此大于MEMS裸片12以及在所示情况下对应的传导凸块34的总厚度。腔8在这一情况下完全限定容纳空间22。
现在接着首先参照图6a描述本公开的第二实施例，该第二实施例与先前所示实施例不同基本上在于ASIC晶片2不受到造成形成腔8(腔8在这一情况下事实上在所得组件中未被构思)的回蚀。
如图6a中所示，电过孔9在这一情况下穿越ASIC晶片2的总厚度以便将顶部金属层4电连接到被设置成与晶片2的后表面2b接触的接触金属层10(在这一情况下假如不存在腔8则无凹陷)。
制造工艺然后以与先前已经图示的方式相似的方式继续，而在ASIC晶片2的后表面2b上耦合MEMS裸片12。具体而言，在所示变化中，接线键合技术用于电耦合MEMS裸片12。
如图6c中所示，然后使用晶片到晶片键合技术在ASIC晶片2上耦合覆盖晶片20以限定腔21，该腔在这一情况下用于完全(即对于它在竖直方向z上的总厚度)容纳MEMS裸片12和对应MEMS结构12’(这里未示出)；换而言之，在这一情况下，腔21在封装内完全限定用于MEMS裸片12的容纳空间22。
制造工艺然后继续与先前所示步骤完全相似并且未再次具体描述的步骤，直至形成基本组件26和MEMS集成器件32。
如图7和8中所示，也可以在制造工艺的第二实施例的情况下构思与先前描述的解决方案完全相似(因而这里不再具体描述)的变化解决方案。
MEMS集成器件的晶片级封装和相关制造工艺的优点基于前文描述是清楚的。
总体而言，再次强调描述的组件实现减少MEMS集成器件的封装所需要的尺度而又实现在单个封装中创建具有多个功能的完整系统(所谓SiP)。
具体而言，使用ASIC晶片2与关联路由层6作为所得封装的基部用于电连接到外界避免了需要使用基部衬底和更多中间连接结构。
在ASIC晶片2与覆盖晶片20之间的晶片到晶片级耦合，(即在覆盖结构20’与集成ASIC电子电路3的ASIC晶片2之间的直接耦合)也是有利的。
具体而言，除了简化制造工艺并且使它更有生产力之外，因此还有可能减少与材料的热膨胀系数不匹配有联系的问题并且因此增加所得集成器件的电性能。
这些特征因此使描述的组件特别适合于便携应用。
就这一点而言，图9示出使用如先前所示制作的MEMS集成器件32以便提供SiP的电子装置40。便携装置40优选地是总体能够处理、存储、发送和接收信号和信息的移动通信设备，诸如蜂窝电话、智能电话、PDA、写字板、笔记本以及语音记录器、具有语音记录功能的音频文件播放器、用于视频游戏的控制台、照相机或者摄像机。
电子装置40除了MEMS集成器件32之外还包括微处理器(CPU)41、连接到微处理器41的存储器块42和也连接到微处理器41的输入/输出接口43，例如键盘和/或显示器。
MEMS集成器件32与微处理器41通信并且具体发送由与微机械结构12’关联的ASIC电子电路3’处理的电信号。
此外，扬声器46可以存在用于可能根据来自MEMS集成器件32的电信号(例如在MEMS集成器件32是麦克风的情况下)在电子装置40的音频输出(未示出)上生成声音。
如示意地表示的那样，电子装置40具有印刷电路板(PCB)40’，电子装置40的元件电耦合到印刷电路板(PCB)40’并且具体为MEMS集成器件32借助电连接元件25电耦合到印刷电路板(PCB)40’。
最后清楚的是可以对本文描述和图示的内容进行修改和变化，而未由此脱离本公开的范围。
具体而言，描述的封装和相关制造工艺可以应用于MEMS裸片12中集成的任何微机械结构(例如用于任何MEMS检测结构)。
另外，描述的解决方案也可以应用于MEMS集成器件32包括更大数目的半导体材料裸片或者本体的情况，对于在竖直方向上其堆叠封装而言，具有减少的空间占用。
具体而言，在容纳空间22中可以可能存在MEMS裸片12和另外更多裸片，这些更多裸片再次利用接线键合和/或倒装芯片技术用于电连接来集成更多微机械结构和/或电子部件。
可以结合上述各个实施例以提供其它实施例。鉴于以上具体描述可以对实施例进行这些或者其它改变。具体而言，在权利要求中，所使用的术语不应当被解释为将权利要求限制于在说明书和权利要求中所公开的具体实施例，而应当被解释为包括所有可能的实施例以及这样的权利要求所享有的权利的等价物的全部范围。因此，权利要求不受本公开限制。

Claims (21)

1.一种用于MEMS集成器件的封装，所述封装包括：
第一本体，包括半导体材料并且集成微机械结构；
第二本体，包括半导体材料并且具有有源区域，所述有源区域集成电子电路并且耦合到所述微机械结构，所述第二本体限定所述封装的基部部分并且具有外表面和耦合到所述第一本体的内表面；
第一电接触，定位于所述外表面上并且耦合到所述电子电路；
路由层，具有与所述基部部分的所述外表面相接触的内表面；
电接触元件，定位于所述路由层的所述外表面上，所述路由层在所述第一电接触和所述电接触元件之间提供电连接路径；以及
第三本体，耦合到所述第二本体以闭合用于容纳所述第一本体的容纳空间，所述第三本体限定用于所述封装的覆盖部分。
2.根据权利要求1所述的封装，其中所述第二本体具有腔，所述腔具有在所述基部部分的所述内表面处的基部，所述第一本体耦合到所述基部，所述腔至少部分限定所述容纳空间。
3.根据权利要求2所述的封装，其中所述第二本体中的所述腔在竖直方向上具有适应所述第一本体的厚度的深度。
4.根据权利要求2所述的封装，其中所述第三本体具有与所述第二本体中的所述腔连通的腔，所述第三本体的所述腔与所述第二本体的所述腔联合地限定用于容纳所述第一本体的所述容纳空间。
5.根据权利要求1所述的封装，还包括定位于所述基部部分的所述内表面上的第二电接触，其中所述第二本体包括电穿通过孔，所述电穿通过孔穿越所述有源区域并且将所述第一电接触耦合到分别在所述基部部分的所述内表面上的所述第二电接触，所述第二电接触与所述第一本体中的所述微机械结构电耦合。
6.根据权利要求5所述的封装，还包括定位于所述第一本体上的第三电接触；以及
将所述第三电接触电耦合到所述第二电接触中的一个第二电接触的电接线。
7.根据权利要求5所述的封装，还包括位于所述第二电接触和倒装芯片配置中的所述第一本体的有源表面之间的传导区域。
8.根据权利要求1所述的封装，其中所述第三本体具有面向所述封装外部的外表面和面向所述容纳空间的内表面，并且所述第三本体包括用于射流访问所述容纳空间的至少一个访问开口。
9.根据权利要求8所述的封装，其中所述第三本体包括半导体材料。
10.根据权利要求1所述的封装，其中所述第三本体具有侧部部分并且所述第二本体具有侧部部分，所述第二本体和所述第三本体的所述侧部部分界定所述容纳空间，所述封装还包括将所述第二本体的键合区域与所述第三本体的键合区域分别键合的键合区域。
11.根据权利要求1所述的封装，其中所述第三本体具有腔，所述腔具有被配置为适应所述第一本体的厚度的深度。
12.根据权利要求1所述的封装，其中所述电接触元件包括凸块或者传导焊区的阵列。
13.根据权利要求1所述的封装，还包括涂层，所述涂层涂覆所述第二本体和所述第三本体的多个部分以及所述路由层的所述外表面的多个部分。
14.一种电子装置，包括：
封装，所述封装包括：
第一本体，包括半导体材料并且集成微机械结构；
第二本体，包括半导体材料并且具有有源区域，所述有源区域集成电子电路并且耦合到所述微机械结构，所述第二本体限定所述封装的基部部分并且具有外表面和耦合到所述第一本体的内表面；
第一电接触，定位于所述外表面上并且耦合到所述电子电路；
路由层，具有与所述基部部分的所述外表面相接触的内表面；
电接触元件，定位于所述路由层的所述外表面上，所述路由层在所述第一电接触和所述电接触元件之间提供电连接路径；以及
第三本体，耦合到所述第二本体以闭合用于容纳所述第一本体的容纳空间，所述第三本体限定用于所述封装的覆盖部分；以及
印刷电路板，耦合到所述封装的所述电接触元件。
15.根据权利要求14所述的电子装置，其中所述第二本体具有腔，所述腔具有在所述基部部分的所述内表面处的基部，所述第一本体耦合到所述基部，所述腔至少部分限定所述空间。
16.一种用于制造包括MEMS集成器件的封装的方法，所述方法包括：
在半导体材料的第一本体中集成至少一个微机械结构；
在半导体材料的第二本体的第一表面上提供第一电接触，所述第二本体包括至少一个电子电路；
在半导体材料的所述第二本体的所述第一表面上形成路由层；
在所述路由层的外表面上形成电接触元件并且在所述第一电接触和所述电接触元件之间形成电连接路径；
将所述第一本体耦合到所述第二本体；并且
通过将第三本体耦合到所述第二本体来闭合容纳所述第一本体的容纳空间。
17.根据权利要求16所述的方法，还包括：
在所述第二本体中形成电穿通过孔，所述电穿通过孔将所述第一电接触连接到所述第二本体的所述内表面；并且
在所述内表面上形成第二电接触与被配置为耦合到所述第一本体中的所述微机械结构的所述电穿通过孔接触。
18.根据权利要求16所述的方法，其中将所述第三本体直接耦合到所述第二本体包括使用晶片到晶片键合技术。
19.根据权利要求16所述的方法，还包括蚀刻所述第二本体以形成具有基部的腔，并且其中将所述第一本体耦合到所述第二本体包括将所述第一本体耦合到所述第二本体的基部，所述腔至少部分限定所述容纳空间。
20.根据权利要求16所述的方法，还包括将各自集成在相应本体中的多个微机械结构耦合到其它电子电路中的相应电子电路。
21.根据权利要求20所述的方法，还包括：
执行所述第二本体和第三本体的锯切操作以限定基本组件，每个基本组件包括相应电子电路、相应微机械结构和相应覆盖结构；并且
在所述锯切操作结束时用涂层涂敷所述基本元件中的每个基本元件，所述涂层横向地涂覆所述第二本体和第三本体的耦合以及所述路由层的在底部处的所述相应外表面，从而使所述电接触元件从外界可访问。
CN201310444539.1A 2012-09-24 2013-09-23 Mems集成器件的晶片级封装及相关制造工艺 Active CN103663351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT000827A ITTO20120827A1 (it) 2012-09-24 2012-09-24 Incapsulamento a livello di fetta di un dispositivo integrato mems e relativo procedimento di fabbricazione
ITTO2012A000827 2012-09-24

Publications (2)

Publication Number Publication Date
CN103663351A true CN103663351A (zh) 2014-03-26
CN103663351B CN103663351B (zh) 2018-04-03

Family

ID=47278458

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310444539.1A Active CN103663351B (zh) 2012-09-24 2013-09-23 Mems集成器件的晶片级封装及相关制造工艺
CN201320593770.2U Expired - Lifetime CN203741034U (zh) 2012-09-24 2013-09-23 用于mems集成器件的封装体及电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201320593770.2U Expired - Lifetime CN203741034U (zh) 2012-09-24 2013-09-23 用于mems集成器件的封装体及电子装置

Country Status (3)

Country Link
US (1) US9187310B2 (zh)
CN (2) CN103663351B (zh)
IT (1) ITTO20120827A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105562237A (zh) * 2014-11-03 2016-05-11 意法半导体股份有限公司 微流体递送器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120827A1 (it) * 2012-09-24 2014-03-25 St Microelectronics Srl Incapsulamento a livello di fetta di un dispositivo integrato mems e relativo procedimento di fabbricazione
JP6507565B2 (ja) * 2014-10-28 2019-05-08 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
CN104979299B (zh) * 2015-06-08 2018-03-27 通富微电子股份有限公司 微电子机械系统的器件封装结构及其封装方法
ITUA20162959A1 (it) * 2016-04-28 2017-10-28 St Microelectronics Srl Modulo di trasduzione multi-camera, apparecchiatura includente il modulo di trasduzione multi-camera e metodo di fabbricazione del modulo di trasduzione multi-camera
DE102020204773A1 (de) * 2020-04-15 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Sensoranordnung, umfassend eine Mehrzahl von einzelnen und separaten Sensorelementen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244161A1 (en) * 2007-11-30 2010-09-30 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US7989248B2 (en) * 2009-07-02 2011-08-02 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
CN102241388A (zh) * 2011-05-18 2011-11-16 中国科学院上海微系统与信息技术研究所 Mems圆片级三维混合集成封装结构及方法
US20120153771A1 (en) * 2009-12-23 2012-06-21 Stmicroelectronics (Malta) Ltd. Microelectromechanical transducer and corresponding assembly process
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN203741034U (zh) * 2012-09-24 2014-07-30 意法半导体股份有限公司 用于mems集成器件的封装体及电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569754B2 (en) * 2000-08-24 2003-05-27 The Regents Of The University Of Michigan Method for making a module including a microplatform
US6908791B2 (en) 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
US6953985B2 (en) 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US7291513B2 (en) 2003-12-15 2007-11-06 Dalsa Semiconductor Inc. Hermetic wafer-level packaging for MEMS devices with low-temperature metallurgy
US20050184304A1 (en) 2004-02-25 2005-08-25 Gupta Pavan O. Large cavity wafer-level package for MEMS
KR100907514B1 (ko) * 2004-04-22 2009-07-14 파나소닉 전공 주식회사 센서 장치, 센서 시스템 및 그것의 제조 방법
US7393758B2 (en) 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US7659617B2 (en) * 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
US8049326B2 (en) * 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
US7933128B2 (en) * 2007-10-10 2011-04-26 Epson Toyocom Corporation Electronic device, electronic module, and methods for manufacturing the same
US9108840B2 (en) * 2010-12-30 2015-08-18 Goertek Inc. MEMS microphone and method for packaging the same
DE102011005676A1 (de) * 2011-03-17 2012-09-20 Robert Bosch Gmbh Bauteil

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244161A1 (en) * 2007-11-30 2010-09-30 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
CN101878527A (zh) * 2007-11-30 2010-11-03 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US7989248B2 (en) * 2009-07-02 2011-08-02 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US20120153771A1 (en) * 2009-12-23 2012-06-21 Stmicroelectronics (Malta) Ltd. Microelectromechanical transducer and corresponding assembly process
CN102241388A (zh) * 2011-05-18 2011-11-16 中国科学院上海微系统与信息技术研究所 Mems圆片级三维混合集成封装结构及方法
CN102610619A (zh) * 2012-03-29 2012-07-25 江苏物联网研究发展中心 一种晶圆级真空封装的ir fpa器件及其制造方法
CN203741034U (zh) * 2012-09-24 2014-07-30 意法半导体股份有限公司 用于mems集成器件的封装体及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105562237A (zh) * 2014-11-03 2016-05-11 意法半导体股份有限公司 微流体递送器件及其制造方法
US11001061B2 (en) 2014-11-03 2021-05-11 Stmicroelectronics S.R.L. Method for manufacturing microfluid delivery device

Also Published As

Publication number Publication date
US9187310B2 (en) 2015-11-17
ITTO20120827A1 (it) 2014-03-25
CN103663351B (zh) 2018-04-03
CN203741034U (zh) 2014-07-30
US20140084397A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
US10508961B2 (en) Semiconductor package with air pressure sensor
CN203741034U (zh) 用于mems集成器件的封装体及电子装置
JP6450868B2 (ja) システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス
CN204125162U (zh) 封装器件和电子设备
CN102158787B (zh) Mems麦克风与压力集成传感器及其制作方法
JP4303742B2 (ja) シリコンコンデンサーマイクロフォン
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
US9446943B2 (en) Wafer-level packaging of integrated devices, and manufacturing method thereof
EP2393307B1 (en) Semiconductor device and microphone
US20140210019A1 (en) Low-cost package for integrated mems sensors
CN205442631U (zh) 封装的传感器组件
US9885626B2 (en) Micromechanical sensor system and corresponding manufacturing method
CN107108203A (zh) Mems封装件
CN104025285A (zh) 多管芯封装结构
CN102084480B (zh) 封装器件装置及封装件用基底构件
CN102099282B (zh) 晶圆级封装半导体的方法
US20160090298A1 (en) Packages for stress-sensitive device dies
US11223907B2 (en) Semiconductor structures
US20140227834A1 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
US20140231979A1 (en) Stacked assembly of a mems integrated device having a reduced thickness
US9073750B2 (en) Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby
EP3601957B1 (en) Sensor package
EP2994412B1 (en) A microelectromechanical device and a method of manufacturing
JP2007007774A (ja) 微小電気機械装置用パッケージおよびその製造方法
CN218320777U (zh) 一种封装结构和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220718

Address after: Geneva, Switzerland

Patentee after: STMicroelectronics International N.V.

Address before: Italy Agra Brianza

Patentee before: STMicroelectronics S.R.L.