CN103646129B

CN103646129B - 一种适用于fpga的可靠性评估方法和装置

Info

Publication number: CN103646129B
Application number: CN201310594897.0A
Authority: CN
Inventors: 黄柯衡; 叶靖; 胡瑜; 李晓维
Original assignee: Institute of Computing Technology of CAS
Current assignee: Institute of Computing Technology of CAS
Priority date: 2013-11-22
Filing date: 2013-11-22
Publication date: 2017-04-12
Anticipated expiration: 2033-11-22
Also published as: CN103646129A

Abstract

本发明提供一种适用于FPGA的可靠性评估方法和装置，包括：对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。进一步地，所述可靠性评估方法还可以包括：对于每个待评估的线路故障，识别它所对应的失效输入向量的集合，所述失效输入向量是故障能够传播到电路输出，造成错误输出逻辑值的输入向量。其中，采用逻辑值X代表0或1，精简输入向量。本发明能够快速准确地得出FPGA中各种线路故障被激活的概率。进一步地，本发明能够快速准确地得出FPGA中各种线路故障的故障传播概率，进而快速准确地对FPGA电路进行可靠性评估。

Description

一种适用于FPGA的可靠性评估方法和装置

技术领域

本发明涉及电路可靠性评估技术领域，具体地说，本发明涉及一种适用于FPGA的可靠性评估方法和装置。

背景技术

SRAM型FPGA是目前市场上主流的FPGA电路结构，它在航天、医疗、汽车等领域均得到广泛的应用。但是，SRAM型FPGA在高能粒子的轰击下，容易发生软错误，既可能改变FPGA电路配置比特，造成电路拓扑逻辑错误，也可能改变FPGA触发器存储的逻辑值，导致电路运行状态错误。随着芯片制造工艺的不断进步，芯片特征尺寸越来越小，软错误发生所需的高能粒子轰击能量随之降低，导致FPGA的软错误发生率也越来越大。因此，在设计过程中，通常要对FPGA（例如SRAM型FPGA）进行可靠性评估，进而指导可靠性优化。

FPGA可靠性评估方法主要分为两类：基于硬件模拟的可靠性评估和基于软件模拟的可靠性评估。基于硬件模拟的可靠性评估需要使用辐照等硬件设备，将FPGA芯片放置于辐照环境中，模拟FPGA芯片的实际工作环境，然后观察并分析FPGA芯片受到高能粒子轰击后的故障发生情况，从而评估出FPGA芯片的可靠性。这种方法需要价格高昂的设备，而且一般用于在电路设计后期评估可靠性。在电路设计前期，则难以通过硬件模拟的方式来指导电路可靠性优化。

基于软件模拟的可靠性评估仅通过软件程序模拟FPGA电路发生故障的情况，无需搭建硬件辐照平台，且在电路网表生成后即可进行可靠性评估，所以能在电路设计初期为可靠性优化提供有效的指导。因此，FPGA可靠性评估主要使用基于软件模拟的方法。

目前，基于软件模拟的可靠性评估主要采用的指标是软错误率SER(Soft ErrorRate)。SER的计算公式如下：

其中，N_Fault表示电路中待评估的故障总数。一般而言，FPGA电路中的每一条连线、每一个查找表(LUT,Look Up Table)都可能发生故障。如果查找表中发生了故障，那么这个查找表的输出线上就会出现故障值，因此可以直接看做连线上发生的故障，因此，可以通过分析连线的故障来分析FPGA整体的可靠性。NER_i(Node Error Rate)表示第i个故障的发生概率，它主要由辐照强度和故障位置对应的配置比特数目决定。辐照强度越大，高能粒子越多、能量越大，则FPGA受高能粒子轰击后发生故障的可能性越大。另一方面，故障位置对应的配置比特数目越多，故障发生的可能性也越大。例如，FPGA电路中的连线由多个配置比特决定，任意一个配置比特受高能粒子轰击而翻转，都会使该连线发生故障，因此，连线的配置比特数目越多，发生故障的可能性越大。EPP_i(Error Propagation Probability)表示第i个故障使电路失效的概率，它主要由电路拓扑逻辑决定。

EPP计算方法可分为两类，分别是：基于蒙特卡诺的EPP计算法（下文中简称为蒙特卡诺法）和基于概率分析的EPP计算法（下文中简称为概率分析法）。

基于蒙特卡诺法需要遍历所有待评估故障和输入向量，其流程如图1所示。具体地，蒙特卡诺法首先选取一个待评估故障F，然后遍历所有可能的输入向量，对于每个输入向量P，分析该输入向量P下故障F是否使电路失效，具体的分析方法是计算输入向量P下电路正常的输出结果，以及故障F下向量P输入电路后所得的输出结果，如结果不同则电路失效。这样遍历所有输入向量后，即可得出当前待评估故障的EPP。将第i个待评估故障的EPP记为EPP_i，则EPP_i的计算公式如下：

其中，N_InputPattern表示可靠性评估使用的输入向量总数。N_{FailPattern:i}表示在第i个故障下，将致使电路失效的输入向量的总数。

蒙特卡诺法具有非常高的计算精度，然而，它需要对电路所有可能的输入向量进行分析。对于N_Input个输入的电路，每个待评估故障都需要分析2^NInput个输入向量。随着电路规模的增加，输入向量数目会指数增加，电路中待评估故障也会随之增加，因此，对于规模较大的电路，蒙特卡诺法需要非常长的计算时间。

概率分析法同样需要遍历所有待评估故障，但与蒙特卡诺法不同，它不需要遍历所有输入向量，因此可以有效的减少计算时间。概率计算方法假设每个输入取逻辑值0和1的概率各为50%，然后，通过定义逻辑运算和故障传播两种概率计算规则，得到各个故障传播到输出、使电路失效的概率。

具体地，逻辑运算的概率计算规则定义了：已知一个查找表各个输入为0或为1的概率，如何计算该查找表输出为0或为1的概率。例如，对于一个“与”功能的二输入查找表，其输出为0的概率等于任意查找表输入为0的概率，而其输出为1的概率等于所有查找表输入同时为1的概率；对于一个“或”功能的二输入查找表，其输出为1的概率等于任意查找表输入为1的概率，而其输出为0的概率等于所有查找表输入同时为0的概率。故障传播的概率计算规则定义了：已知故障传播到一个查找表某些输入的概率，和查找表其它输入为0或为1的概率，如何计算故障传播到该查找表输出的概率。例如，假设故障只传播到查找表的一个输入，对于一个“与”功能的查找表，故障传播到查找表输出的概率等于故障传播到查找表一个输入且同时另一个输入为1的概率；对于一个“或”功能的查找表，故障传播到查找表输出的概率等于故障传播到查找表一个输入且同时另一个输入为0的概率。

使用上述两个概率计算规则，不需要分析具体向量，就可以计算各个故障的EPP，减少了大量计算时间。然而，这两个概率计算规则均假设电路中每个查找表的各个输入之间不存在逻辑值的相关性，即假设一个查找表的任意一个输入的逻辑值与该查找表的其它输入的逻辑值之间不存在相关性。该假设在实际电路中是不成立的，因而概率分析法的精度远不如蒙特卡诺法。另外，概率方法只能得到一个概率，不能得到具体的失效向量，不能基于失效向量对可靠性做更深入地评估。

由此可见，蒙特卡诺法拥有计算精度高的优点，但计算时间长，而概率分析法拥有计算时间短的优点，但计算精度不足、不能得到具体失效向量。因此，迫切需要一种更好的可靠性评估方法，它能够在保证计算精度的同时，尽可能的减少计算时间，实现对FPGA电路快速准确的可靠性评估。

发明内容

本发明的任务是提供一种既能够保证计算精度，又能减少计算时间的适用于FPGA的可靠性评估解决方案。

为实现上述发明目的，本发明提供了一种适用于FPGA的可靠性评估方法，包括下列步骤：

1）对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。对于一个故障，在敏化输入向量下，这个故障能够使故障所在线路取得一个错误的逻辑值，即该故障被激活，而在非敏化向量下，故障所在线路仍然取得正确的逻辑值,即该故障没有被激活；

2）根据所述步骤1）获得的各待评估的线路故障所对应的敏化输入向量的集合评估FPGA的可靠性。

其中，所述步骤1）包括下列子步骤：

11）首先获取输入线路故障所对应的敏化输入向量的集合；

12）基于步骤11）所得的输入线路故障的敏化输入向量的集合，以及代表FPGA电路中各逻辑单元的查找表，自电路输入级向电路输出级推导其它线路故障的敏化输入向量的集合。

其中，所述步骤11）还包括：用精简敏化向量表示敏化输入向量的集合，所述精简敏化向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；

所述步骤12）还包括：基于步骤11）所得的输入线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，通过精简敏化向量的逻辑计算，自电路输入级向电路输出级推导其它线路故障的精简敏化向量。

其中，所述步骤12）中，所述自电路输入级向电路输出级的推导为逐级推导。

其中，所述步骤12）中，对于每个查找表，根据其输入端的精简敏化向量，通过逻辑计算获得其输出端的精简敏化向量，逻辑计算中按下列运算规则分别计算向量每一位上的逻辑值：0∩0=0、0∩X=0、1∩1=1、1∩X=1、X∩0=0、X∩1=1、X∩X=X，0∪0=0、0∪1=X、0∪X=X、1∪0=X、1∪1=1、1∪X=X、X∪0=X、X∪1=X、X∪X=X。

其中，所述步骤2）还包括：对于每个待评估的线路故障，基于代表FPGA电路中各逻辑单元的查找表，在步骤1）得到的敏化输入向量的集合中识别出失效输入向量的集合，所述失效输入向量是在所述线路故障时，会导致FPGA电路的输出逻辑值错误的输入向量。

其中，所述步骤2）包括下列子步骤：

21）针对输出线路故障，根据其精简敏化向量获得其失效输入向量的集合；所述失效输入向量的集合用精简失效向量表示，所述精简失效向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；

22）基于步骤21）所得的输出线路故障的精简失效向量，以及步骤1）所得的各线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，自电路输出级向电路输入级推导其它线路故障的精简失效向量。

其中，所述步骤22）中，所述自电路输出级向电路输入级的推导为逐级推导，对于任何一个查找表，根据已知的查找表，该查找表输入和输出线路上故障的精简敏化向量，以及该查找表输出上故障的精简失效向量，通过逻辑计算推导出该查找表各输入线路故障的精简失效向量，逻辑计算中按下列运算规则分别计算向量每一位上的逻辑值：0∩0=0、0∩X=0、 1∩1=1、1∩X=1、X∩0=0、X∩1=1、X∩X=X，0∪0=0、0∪1=X、0∪X=X、1∪0=X、1∪1=1、1∪X=X、X∪0=X、X∪1=X、X∪X=X。

其中，所述步骤1）之前还包括步骤：

a）根据目标FPGA电路的特点，为该目标FPGA电路限定待评估故障和输入向量的范围。

其中，所述适用于FPGA的可靠性评估方法还包括下列步骤：

3）根据所获得的各个待评估线路故障所对应的敏化输入向量的集合和/或敏化失效输入向量的集合，综合评估目标FPGA电路的可靠性。

本发明还提供了一种适用于FPGA的可靠性评估装置，包括：

敏化识别模块，用于识别每个待评估的线路故障所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。

其中，所述敏化识别模块包括：

输入线路故障敏化识别单元，用于获取输入线路故障所对应的敏化输入向量的集合；以及

非输入线路故障敏化识别单元，用于根据输入线路故障敏化识别单元所得的输入线路故障的敏化输入向量的集合，以及代表FPGA电路中各逻辑单元的查找表，自电路输入级向电路输出级推导其它线路故障的敏化输入向量的集合。

其中，所述输入线路故障敏化识别单元还用于用精简敏化向量表示敏化输入向量的集合，所述精简敏化向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；

非输入线路故障敏化识别单元还用于基于所述输入线路故障敏化识别单元所得的输入线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，通过精简敏化向量的逻辑计算，自电路输入级向电路输出级推导其它线路故障的精简敏化向量。

其中，所述可靠性评估装置还包括：

失效识别模块，用于对每个待评估的线路故障，基于代表FPGA电路中各逻辑单元的查找表，在所述敏化识别单元得到的敏化输入向量的集合中识别出失效输入向量的集合，所述失效输入向量是在所述线路故障时，会导致FPGA电路的输出逻辑值错误的输入向量。

其中，所述失效识别模块包括：

输出线路故障失效识别单元，用于针对输出线路故障，根据其精简敏化向量获得其失效输入向量的集合；所述失效输入向量的集合用精简失效向量表示，所述精简失效向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；

非输出线路故障失效识别单元，用于基于输出线路故障失效识别单元所得的输出线路故障的精简失效向量，以及敏化识别单元所得的各线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，自电路输出级向电路输入级推导其它线路故障的精简失效向量。

其中，所述可靠性评估装置还包括：

待评估故障和输入向量生成模块，用于根据目标FPGA电路的特点，为该目标FPGA电路限定待评估故障和输入向量的范围。

其中，所述可靠性评估装置还包括：

电路可靠性评估模块，用于根据所获得的各个待评估线路故障所对应的敏化输入向量的集合和/或敏化失效输入向量的集合，综合评估目标FPGA电路的可靠性。

与现有技术相比，本发明具有下列技术效果：

1、本发明能够快速准确地得出FPGA中各种线路故障被激活的概率。

2、本发明能够快速准确地得出FPGA中各种线路故障的EPP（即线路故障导致电路失效的概率），以及各种线路故障所对应的具体失效向量。

3、本发明能够快速准确地对FPGA电路进行可靠性评估。

附图说明

以下，结合附图来详细说明本发明的实施例，其中：

图1示出了典型的蒙特卡诺法的流程图；

图2示出了本发明一个实施例的流程图；

图3示出了一个适用于本发明的FPGA电路的示例；

具体实施方式

图2示出了本发明一个实施例的FPGA电路可靠性评估方法的流程图，该评估方法包括下列步骤1至4：

步骤1：为目标FPGA电路产生待评估故障和输入向量。本步骤通过结合电路具体功能和拓扑逻辑特点，为可靠性评估划定合适的故障和输入向量分析范围，从而减少冗余计算。

FPGA电路的拓扑逻辑由FPGA配置比特决定，在高能粒子的轰击下，任意配置比特均可能被翻转，所以FPGA电路中任何位置都有可能发生故障。本实施例中采用的故障模型包括常用的固定0(英文缩写SA0,全称为Stuck-At-0)故障模型和固定1(英文缩写SA1,全称为Stuck-At-1)故障模型。待评估故障的范围可以是发生在FPGA电路所有连线上的SA0故障和SA1故障，也可以根据情况设定为发生在FPGA电路部分连线上的SA0故障和SA1故障。

另一方面，一个有n个输入针脚的FPGA电路，这n个输入针脚可组成n位的输入向量，这样该FPGA电路理论上就具有2ⁿ个可能的输入向量。然而，从FPGA的电路功能的角度看，某些输入向量不会影响到FPGA电路的可靠性，因此可以在产生待评估输入向量时可以剔除这一部分向量，这样可以在保证可靠性评估精度的前提下减少计算量，进而提高可靠性评估速度。例如，以计数器为核心的看门狗FPGA防护电路，当计数值达到某阈值N_{CountWatchdog}，便会对电路状态进行一次检查，并从0开始重新计数。若N_{CountWatchdog}小于计数器的最大计数值N_CountMax，则不需要产生使计数器进入计数值∈(N_{CountWatchdog},N_CountMax]的输入向量，因为从电路功能的角度上看，是不会出现这些状态的，所以不需要分析电路在这些输入向量下的可靠性。再如，某些检错纠错码FPGA防护电路，先将输入数据划分为多个子数据，然后使用同样的电路对各个子数据分别编码和解码。对于这种具有重复拓扑逻辑特点的电路，只需产生单个子数据编解码电路的所有输入向量即可，而不需要产生整个检错纠错码电路的所有输入向量。

进一步地，为便于理解，下面以图3的具体FPGA电路为例进行说明。图3的FPGA电路共有4个输入L₁,L₂,L₃,L₄，2个输出L₈,L₉；电路拓扑逻辑由3个查找表G₁,G₂,G₃实现（每个查找表可代表一个逻辑单元），例如，在G₁中，若G₁的两个输入T₁和T₂分别为0和0，则G₁的输出Y为0。另外，图3中，扇出源L₅和扇出分支L₆,L₇构成扇出逻辑结构。

为描述方便，发生在连线L上的SA0故障由L/0的简化形式表示，发生在连线L上的SA1故障由L/1的简化形式表示，下文中还有多处以这种简化格式表示故障，为使叙述简洁，下文中将不再赘述。本实施例的待评估故障有：L₁/0,L₁/1,L₂/0,L₂/1,L₃/0,L₃/1,L₄/0,L₄/1,L₅/0,L₅/1,L₆/0,L₆/1,L₇/0,L₇/1,L₈/0,L₈/1,L₉/0,L₉/1。

为FPGA电路生成输入向量。由于图3的例子较为简单，所以生成电路所有可能的输入向量。由于该电路共有4个输入，因此共生成2⁴=16个输入向量。

步骤2：在步骤1得到的待评估输入向量范围内，为每个待评估故障识别对应于该故障的敏化输入向量。

其中，对于某一故障，如果一个输入向量能够激活该故障，则称该输入向量是相应故障的敏化输入向量。对于一个故障，在敏化输入向量下，这个故障能够使故障所在线路取得一个错误的逻辑值，即该故障被激活，而在非敏化向量下，故障所在线路仍然取得正确的逻辑值,即该故障没有被激活。

以图3中的故障L₁/0为例，当输入向量是0000时（输入向量按照L₁～L₄的顺序排序），由于相应的输入值（即第一位的输入值）为0，即便线路L₁发生固定0故障，FPGA的线路L₁上的逻辑值也不会因该故障而改变，因此，这个故障处于未激活的状态（未激活的故障不会导致FPGA电路失效）。所以输入向量是0000不是故障L₁/0的敏化输入向量。而当输入向量是1000时，由于相应的输入值（即第一位的输入值）为1，如果线路L₁发生固定0故障，线路L₁上的逻辑值就会因该故障而改变，该故障被激活（激活的故障可能导致FPGA电路失效）。所以输入向量是1000是故障L₁/0的敏化输入向量。

对于每个待评估故障，可以将其对应的敏化输入向量的集合用精简敏化输入向量（下文中简称为精简敏化向量）代表。向量精简表示的方法如下：引入逻辑值“X”表示逻辑值即可为0也可为1，进而精简向量。在FPGA仅包含逻辑值0和1的前提下，一个含有N个X的精简向量代表2^N个原向量。例如，精简向量“01XX0”代表共4个原向量：01000、01010、01100、01110。而在图3的例子中，可以将故障L₁/0的精简敏化向量表示为1XXX。

根据一个优选实施例，步骤2包括下列子步骤：

步骤21：针对发生在待评估FPGA电路输入线路上的故障，识别精简敏化向量。对于发生在线路L上的SA0故障，如果给定一个输入向量，在正常FPGA电路中线路L上的逻辑值为1，则该输入向量是能够激活所述线路L上的SA0故障的敏化输入向量，对于发生在连线L上的SA1故障，如果给定一个输入向量，在正常FPGA电路中线路L上的逻辑值为0，则该输入向量是能够激活所述线路L上的SA1故障的敏化输入向量。将所有的敏化输入向量的集合进行简化表示，即可得到FPGA电路各输入线路上的故障的精简敏化向量。具体地，对于发生在FPGA电路第k个输入线路上的SA0故障，其精简敏化向量为：第k位为1，其它位均为X的向量；对于发生在第k个输入线路上的SA1故障，其精简敏化向量为：第k位为0，其它位均为X的向量。其中，k可以是1到n之间的任意整数，n为待评估FPGA电路的输入向量的位数。

下面继续以图3的电路为例进行说明。图3的电路中，输入线路包括：L₁/0,L₁/1,L₂/0,L₂/1,L₃/0,L₃/1,L₄/0,L₄/1。它们的精简敏化向量分别如下：

L₁/0:{1XXX}

L₁/1:{0XXX}

L₂/0:{X1XX}

L₂/1:{X0XX}

L₃/0:{XX1X}

L₃/1:{XX0X}

L₄/0:{XXX1}

L₄/1:{XXX0}

其中，大括号内的逻辑值按照L₁,L₂,L₃,L₄的顺序排列。

步骤22：基于步骤21所得的输入线路上故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，自电路输入级向电路输出级逐级推导（除输入线路上故障外的）其它线路故障的精简敏化向量。

对于任何一个查找表，在已知查找表和该查找表输入线路上故障的精简敏化向量前提下，可以推导出该查找表输出线路上故障的精简敏化向量。下面示例性地给出一种推导方案。

对于有U个输入T₁,T₂,…T_U、单个输出Y的一个查找表G：

N(Y=v)表示使Y逻辑值为v（=0或1）的查找表输入组合数目；

C_m(Y=v)={T₁=v₁,T₂=v₂,…T_U=v_U}表示第m(1≤m≤N(Y=v))个使Y逻辑值为v的查找表输入组合：当G的输入T₁,T₂,…T_U为逻辑值v₁,v₂,…v_U（=0或1）时，Y逻辑值为v；

XP(C_m(Y=v))表示满足C_m(Y=v)的精简输入向量：

XP(C_m(Y=v))=XP(T₁=v₁)∩XP(T₂=v₂)∩…∩XP(T_U=v_U)

其中，XP(T_k=v_k)表示使查找表G的输入T_k(1≤k≤U)取逻辑值v_k的精简输入向量，即在T_k上发生固定(1-v_k)故障的精简敏化向量；运算符“∩”表示“且”的含义，单个逻辑值0,1,X的∩运算规则为：0∩0=0、0∩X=0、1∩1=1、1∩X=1、X∩0=0、X∩1=1、X∩X=X；其中，为空，表示不存在满足条件的输入向量，例如一个故障的敏化向量要求某个输入值为0，而这个故障的传播向量又要求这个输入值为1，那就互相矛盾了，所以就不存在满足条件的输入向量了。

则查找表G输出线路Y上SA0故障的精简敏化向量为：

XP(C₁(Y=1))∪XP(C₂(Y=1))∪…∪XP(C_N(Y=1)(Y=1))

查找表G输出线路Y上SA1故障的精简敏化向量为：

XP(C₁(Y=0))∪XP(C₂(Y=0))∪…∪XP(C_N(Y=1)(Y=0))

其中，运算符“∪”表示“或”的含义，单个逻辑值0,1,X的∪运算规则为：0∪0=0、0∪1=X、0∪X=X、1∪0=X、1∪1=1、1∪X=X、X∪0=X、X∪1=X、X∪X=X。

另外，对于单个扇出源、多个扇出分支的扇出逻辑结构，各个扇出分支上故障的精简敏化向量都等于扇出源上故障的精简敏化向量。

还是以图3为例进行说明。在图3的电路中，基于步骤21中已识别L₂和L₃上故障的精简敏化向量，根据查找表G₁，可推导L₅上故障的精简敏化向量。使L₅为0的查找表输入组合有{L₂=0,L₃=0},{L₂=0,L₃=1},{L₂=1, L₃=0}，按照精简向量的敏化计算规则情况1，使L₅=0、即L₅/1的精简敏化向量为({X0XX}∩{XX0X})∪({X0XX}∩{XX1X})∪({X1XX}∩{XX0X})={X0XX,X10X}（代表{X0XX}和{X10X}）。使L₅为1的查找表输入组合有{L₂=1,L₃=1}，按照精简向量的敏化计算规则情况1，使L₅=1、即L₅/0的精简敏化向量为{X1XX}∩{XX1X}={X11X}。在该计算过程中，L₁和L₄均保持X，即不会对L₅的逻辑值造成影响，因而本发明方法有效地避免了对L₁和L₄的非必要逻辑计算，进而减少了计算时间。

已识别L₅上故障的精简敏化向量，由于L₅是一个扇出源，因此可推导其扇出分支L₆和L₇上故障的精简敏化向量。按照精简向量的敏化计算规则情况2，L₆/0和L₇/0的精简敏化向量均等于L₅/0的精简敏化向量{X11X}，L₆/1和L₇/1的精简敏化向量均等于L₅/1的精简敏化向量{X0XX,X10X}。

已识别L₁和L₆上故障的精简敏化向量，根据查找表G₂，可推导L₈上故障的精简敏化向量。使L₈为0的查找表输入组合有{L₁=0,L₆=0},{L₁=1,L₆=1}，按照精简向量的敏化计算规则情况1，使L₈=0、即L₈/1的精简敏化向量为({0XXX}∩{X0XX,X10X})∪({1XXX}∩{X11X})={00XX,010X,111X}。使L₈为1的查找表输入组合有{L₁=0,L₆=1},{L₁=1,L₆=0}，按照精简向量的敏化计算规则情况1，使L₈=1、即L₈/0的精简敏化向量为({0XXX}∩{X11X})∪({1XXX}∩{X0XX,X10X})={10XX,011X,110X}。

已识别L₄和L₇上故障的精简敏化向量，根据查找表G₃，可推导L₉上故障的精简敏化向量。使L₉为0的查找表输入组合有{L₄=0,L₇=0}，按照精简向量的敏化计算规则，使L₉=0、即L₉/1的精简敏化向量为({XXX0}∩{X0XX,X10X})={X0X0,X100}。使L₉为1的查找表输入组合有{L₄=0,L₇=1},{L₄=1,L₇=0},{L₄=1,L₇=1}，按照精简向量的敏化计算规则，使L₉=1、即L₉/0的精简敏化向量为({XXX0}∩{X11X})∪({XXX1}∩{X0XX,X10X})∪({XXX1}∩{X11X})={X11X,X0X1,X101}。

至此，步骤22完成，所有故障的精简敏化向量均已识别。

步骤3：对于每个待评估故障，基于代表FPGA电路中各逻辑单元的查找表，在步骤2得到的敏化输入向量中识别出失效输入向量。所述失效输入向量是指在线路L发生固定v（v为0或1）故障时，会导致FPGA电路的输出逻辑值错误的输入向量。

失效输入向量的集合可以用精简失效输入向量（下文中简称精简失效向量）表示。精简方式与前文描述的敏化输入向量一致，此处不再赘述。

在一个优选实施例中，为故障识别精简失效向量的方法包括下列步骤：

步骤31：针对发生在电路输出线路上的故障，识别精简失效向量。由于这些故障就发生在电路输出线路上，一旦故障被激活就会使电路失效，所以，电路输出线路上故障的精简敏化向量就是相应故障的精简失效向量。

在图3的例子中，电路输出线路上故障的精简失效向量为：

L₈/0：{10XX,011X,110X}

L₈/1：{00XX,010X,111X}

L₉/0：{X11X,X0X1,X101}

L₉/1：{X0X0,X100}

步骤32：基于步骤31所得的输出线路上故障的精简失效向量，步骤22所得的各线路上的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，自电路输出级向电路输入级逐级推导（除输出线路上故障外的）其它线路故障的精简失效向量。对于任何一个查找表，在已知查找表，该查找表输入和输出线路上故障的精简敏化向量，以及该查找表输出上故障的精简失效向量前提下，可以推导出该查找表输入线路上故障的精简失效向量。下面示例性地给出一种推导方案。

首先，对于有U个输入T₁,T₂,…T_U、单个输出Y的一个查找表G：

N(T_k-SA-v)表示能将输入T_k(1≤k≤U)上固定v（v=0或1）故障传播到Y的输入（不包含T_k本身）组合数目；

P_m(T_k-SA-v)={T₁=v₁,T₂=v₂,…T_k-1=v_k-1,T_k+1=v_k+1,…T_u=v_u}表示第m(1≤m≤N(T_k-SA-v))个能将输入线路T_k上固定v故障传播到Y的输入组合：即当G的输入T₁,T₂,…T_k-1,T_k+1,…T_U为逻辑值v₁,v₂,…v_k-1,v_k+1,v_u时，T_k上固定v故障能够传播到Y；此时，用XP(P_m(T_k-SA-v))表示满足P_m(T_k-SA-v)的精简输入向量；则

XP(P_m(T_k-SA-v))=XS(T_k-SA-v)∩XP(T₁=v₁)∩XP(T₂=v₂)∩…∩XP(T_k-1=v_k-1)∩XP(T_k+1=v_k+1)∩…∩XP(T_U=v_U)∩XF(Y-SA-0/1)

其中，XS(T_k-SA-v)表示T_k上固定v故障的精简敏化向量。XP(T_k=v_k)表示使查找表G的输入T_k(1≤k≤U)取逻辑值v_k的精简输入向量，即在T_k上发生固定(1-v_k)故障的精简敏化向量。XF(Y-SA-0/1)表示线路Y上SA0故障或SA1故障的精简失效向量：如果T_k上固定v故障传播到Y后，使Y取得故障值0，则使用Y上SA0故障的精简失效向量XF(Y-SA-0)计算，即XF(Y-SA-0/1)=XF(Y-SA-0)；如果T_k上固定v故障传播到Y后，使Y取得故障值1，则使用Y上SA1故障的精简失效向量XF(Y-SA-1)计算，即XF(Y-SA-0/1)=XF(Y-SA-1)；如果既可能使Y取得故障值0，又可能使Y取得故障值1，则使用XF(Y-SA-0)∪XF(Y-SA-1)计算，即XF(Y-SA-0/1)=XF(Y-SA-0)∪XF(Y-SA-1)。

则查找表G输入T_k上SA0故障的精简失效向量为：

XP(P₁(T_k-SA-0))∪XP(P₂(T_k-SA-0))∪…∪XP(P_N(Tk-SA-0)(T_k-SA-0))

查找表G输入T_k上SA1故障的精简失效向量为：

XP(P₁(T_k-SA-1))∪XP(P₂(T_k-SA-1))∪…∪XP(P_N(Tk-SA-1)(T_k-SA-1))

而对于单个扇出源S，U个输出分支B₁,B₂,…B_U的扇出逻辑结构，扇出源S上SA0故障的精简失效向量为：

XF(B₁-SA-0)∪XF(B₂-SA-0)∪…∪XF(B_U-SA-0)

扇出源S上SA1故障的精简失效向量为：

XF(B₁-SA-1)∪XF(B₂-SA-1)∪…∪XF(B_U-SA-1)

为方便理解，下面仍然以图3的电路为例说明自电路输出级向电路输入级逐级推导各线路上故障的精简失效向量的方法。

已识别L₄和L₇上故障的精简敏化向量，和L₉上故障的精简失效向量，根据查找表G₃，可推导L₄和L₇上故障的精简失效向量。使L₄/0传播到L₉的查找表输入组合有{L₇=0}，且L₄/0传播到L₉后，使L₉为0，按照精简向量的失效计算规则情况1，L₄/0的精简失效向量为{XXX1}∩{X0XX,X10X}∩{X11X,X0X1,X101}={X0X1,X101}。使L₄/1传播到L₉的查找表输入组合有{L₇=0}，且L₄/1传播到L₉后，使L₉为1，按照精简向量的失效计算规则情况1，L₄/1的精简失效向量为{XXX0}∩{X0XX,X10X}∩{X0X0,X100}={X0X0,X100}。使L₇/0传播到L₉的查找表输入组合有{L₄=0}，且L₇/0传播到L₉后，使L₉为0，按照精简向量的失效计算规则，L₇/0的精简失效向量为{X11X}∩{XXX0}∩{X11X,X0X1,X101}={X110}。使L₇/1传播到L₉的查找表输入组合有{L₄=0}，且L₇/1传播到L₉后，使L₉为1，按照精简向量的失效计算规则，L₇/1的精简失效向量为{X0XX,X10X}∩{XXX0}∩{X0X0,X100}={X0X0,X100}。

已识别L₁和L₆上故障的精简敏化向量，和L₈上故障的精简失效向量，根据查找表G₂，可推导L₁和L₆上故障的精简失效向量。L₆取任何逻辑值都能使L₁/0传播到L₈，且L₁/0传播到L₈后，既可能使L₈为0，也可能使L₈为1，按照精简向量的失效计算规则，L₁/0的精简失效向量为 {1XXX}∩({10XX,011X,110X}∪{00XX,010X,111X})={1XXX}。L₆取任何逻辑值都能使L₁/1传播到L₈，而L₁/1传播到L₈后，既可能使L₈为0，也可能使L₈为1，按照精简向量的失效计算规则情况1，L₁/1的精简失效向量为{0XXX}∩({10XX,011X,110X}∪{00XX,010X,111X})={0XXX}。L₁取任何逻辑值都能使L₆/0传播到L₈，且L₆/0传播到L₈后，既可能使L₈为0，也可能使L₈为1，按照精简向量的失效计算规则，L₆/0的精简失效向量为{X11X}∩({10XX,011X,110X}∪{00XX,010X,111X})={X11X}。L₁取任何逻辑值都能使L₆/1传播到L₈，且L₆/1传播到L₈后，既可能是L₈为0，也可能是L₈为1，按照精简向量的失效计算规则情况1，L₆/1的精简失效向量为{X0XX,X10X}∩({10XX,011X,110X}∪{00XX,010X,111X})={X0XX,X10X}。

已识别L₆和L₇上故障的精简失效向量，由于L₆和L₇是扇出源L₅的两个扇出分支，可推导L₅上故障的精简失效向量。按照精简向量的失效计算规则，L₅/0的精简失效向量为{X11X}∪{X110}={X11X}，L₅/1的精简失效向量为{X0XX,X10X}∪{X0X0,X100}={X0XX,X10X}。

已识别L₂和L₃上故障的精简敏化向量，和L₅上故障的精简失效向量，根据查找表G₁，可推导L₂和L₃上故障的精简失效向量。使L₂/0传播到L₅的查找表输入组合有{L₃=1}，且L₂/0传播到L₅后，使L₅为0，按照精简向量的失效计算规则，L₂/0的精简失效向量为{X1XX}∩{XX1X}∩{X11X}={X11X}。使L₂/1传播到L₅的查找表输入组合有{L₃=1}，且L₂/1传播到L₅后，使L₅为1，按照精简向量的失效计算规则情况1，L₂/1的精简失效向量为{X0XX}∩{XX1X}∩{X0XX,X10X}={X01X}。使L₃/0传播到L₅的查找表输入组合有{L₂=1}，且L₃/0传播到L₅后，使L₅为0，按照精简向量的失效计算规则，L₃/0的精简失效向量为{XX1X}∩{X1XX}∩{X11X}={X11X}。使L₃/1传播到L₅的查找表输入组合有{L₂=1}，且L₃/1传播到L₅后，使L₅为1，按照精简向量的失效计算规则，L₃/1的精简失效向量为{XX0X}∩{X1XX}∩{X0XX,X10X}={X10X}。

至此，步骤32完成，所有线路上故障的精简失效向量均已识别。

步骤4：根据步骤32所得的各线路上故障的精简失效向量，评估目标FPGA电路的可靠性。

根据每个故障的精简失效向量，计算每个故障能够产生的原失效向量数目，进而计算每个故障的EPP。基于逻辑值X的定义，一个含有N个X 的精简向量，代表共2^N个原向量。一个故障的EPP为其产生的原失效向量占总输入向量的比率。FPGA电路的可靠性评估指标可采用软错误率SER。将各个故障的EPP代入前文中的SER计算公式，即可得到目标FPGA电路的可靠性评估结果。

图3的例子中，各个线路上的故障的EPP分别如下：

L₁/0的精简失效向量{1XXX}，EPP=2³/2⁴=1/2

L₁/1的精简失效向量{0XXX}，EPP=2³/2⁴=1/2

L₂/0的精简失效向量{X11X}，EPP=2²/2⁴=1/4

L₂/1的精简失效向量{X01X}，EPP=2²/2⁴=1/4

L₃/0的精简失效向量{X11X}，EPP=2²/2⁴=1/4

L₃/1的精简失效向量{X10X}，EPP=2²/2⁴=1/4

L₄/0的精简失效向量{X0X1,X101}，EPP=(2²+2¹)/2⁴=3/8

L₄/1的精简失效向量{X0X0,X100}，EPP=(2²+2¹)/2⁴=3/8

L₅/0的精简失效向量{X11X}，EPP=2²/2⁴=1/4

L₅/1的精简失效向量{X0XX,X10X}，EPP=(2³+2²)/2⁴=3/4

L₆/0的精简失效向量{X11X}，EPP=2²/2⁴=1/4

L₆/1的精简失效向量{X0XX,X10X}，EPP=(2³+2²)/2⁴=3/4

L₇/0的精简失效向量{X110}，EPP=2¹/2⁴=1/8

L₇/1的精简失效向量{X0X0,X100}，EPP=(2²+2¹)/2⁴=3/8

L₈/0的精简失效向量{10XX,011X,110X}，EPP=(2²+2¹+2¹)/2⁴=1/2

L₈/1的精简失效向量{00XX,010X,111X}，EPP=(2²+2¹+2¹)/2⁴=1/2

L₉/0的精简失效向量{X11X,X0X1,X101}，EPP=(2²+2²+2¹)/2⁴=5/8

L₉/1的精简失效向量{X0X0,X100}，EPP=(2²+2¹)/2⁴=3/8

将上述各个线路上的故障的EPP代入SER计算公式，即可得到图3的FPGA电路的可靠性评估结果。

图3的FPGA电路只是一个简单的示例，实际的FPGA电路通常更为复杂。发明人采用FPGA研究常用的MCNC基准电路，进行了上述实施例方案、蒙特卡诺法、概率分析法的对比实验。表1给出了MCNC基准的各个电路的概要信息，包括电路名称、电路输入输出总数、电路中信号线（线路）总数：

表1

表2示出了蒙特卡洛法和前述实施例方法的计算速度的对比，其中速度提高倍数=蒙特卡诺计算时间/前述实施例方法计算时间：

表2

电路名称	速度提高倍数
		apex2	901
clma	1584
		s38417	903
s38584	1253
		seq	4526
bigkey	3857
		des	5199
diffeq	6989
		dsip	3153
elliptic	13046
		tseng	2647
平均	3825

蒙特卡洛计算精度最为准确，因此将概率计算结果与前述实施例方法的结果分别与蒙特卡洛计算结果相比较，评估计算误差。有两种计算误差的方法：

其中N_Fault表示故障的总数，N_InputPattern表示输入向量的总数，N_{概率/本技术}表示概率分析法计算或前述实施例方法计算所得到的失效向量总数，N_蒙特卡洛表示蒙特卡洛计算得到的失效向量总数。表3示出了概率分析法和前述实施例方法的误差A和误差B的对比，可以看出，本发明方案的误差显著小于概率分析法，并且，本发明方案的准确度十分接近于蒙特卡洛法。

表3

另外，需要强调的是，不同于概率方法只能得到一个概率，前述实施例中除了得到概率外，还能得到具体的失效向量，这对可靠性评估也非常有用。因为在电路运行时，不同输入向量出现的可能性是不一样的。有些向量可能很容易出现，即使使这些向量失效的故障不多，但总的来说，电路失效的可能性会更大。有些向量可能不太容易出现，那么即使使这些向量失效的故障多，但总的来说，电路失效的可能性就没那么大。而概率分析法只能假设所有输入向量出现的可能性一样，因此相对于概率分析法，本发明都具有更大的灵活性，有利于更深入地分析FPGA电路的可靠性。

另外，根据本发明的另一实施例，还提供了一种相应的适用于FPGA的可靠性评估装置，该装置包括：

进一步地，所述敏化识别模块包括：

进一步地，所述输入线路故障敏化识别单元还用于用精简敏化向量表示敏化输入向量的集合，所述精简敏化向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；

进一步地，所述失效识别模块包括：

最后应说明的是，以上实施例仅用以描述本发明的技术方案而不是对本技术方法进行限制，本发明在应用上可以延伸为其它的修改、变化、应用和实施例，并且因此认为所有这样的修改、变化、应用、实施例都在本发明的精神和教导范围内。

Claims

1.一种适用于FPGA的可靠性评估方法，包括下列步骤：

1)对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值；

2)根据所述步骤1)获得的各待评估的线路故障所对应的敏化输入向量的集合评估FPGA的可靠性；对于每个待评估的线路故障，基于代表FPGA电路中各逻辑单元的查找表，在步骤1)得到的敏化输入向量的集合中识别出失效输入向量的集合，所述失效输入向量是在所述线路故障时，会导致FPGA电路的输出逻辑值错误的输入向量；

其中，所述步骤1)包括下列子步骤：

11)首先获取输入线路故障所对应的敏化输入向量的集合；用精简敏化向量表示敏化输入向量的集合，所述精简敏化向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；

12)基于步骤11)所得的输入线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，通过精简敏化向量的逻辑计算，自电路输入级向电路输出级推导其它线路故障的精简敏化向量；

所述步骤2)包括下列子步骤：

21)针对输出线路故障，根据其精简敏化向量获得其失效输入向量的集合；所述失效输入向量的集合用精简失效向量表示，所述精简失效向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；

22)基于步骤21)所得的输出线路故障的精简失效向量，以及步骤1)所得的各线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，自电路输出级向电路输入级推导其它线路故障的精简失效向量。

2.根据权利要求1所述的适用于FPGA的可靠性评估方法，其特征在于，所述步骤12)中，对于每个查找表，根据其输入端的精简敏化向量，通过逻辑计算获得其输出端的精简敏化向量，逻辑计算中按下列运算规则分别计算向量每一位上的逻辑值：0∩0＝0、0∩X＝0、1∩1＝1、1∩X＝1、X∩0＝0、X∩1＝1、X∩X＝X，0∪0＝0、0∪1＝X、0∪X＝X、1∪0＝X、1∪1＝1、1∪X＝X、X∪0＝X、X∪1＝X、X∪X＝X。

3.根据权利要求1所述的适用于FPGA的可靠性评估方法，其特征在于，所述步骤22)中，所述自电路输出级向电路输入级的推导为逐级推导，对于任何一个查找表，根据已知的查找表，该查找表输入和输出线路上故障的精简敏化向量，以及该查找表输出上故障的精简失效向量，通过逻辑计算推导出该查找表各输入线路故障的精简失效向量，逻辑计算中按下列运算规则分别计算向量每一位上的逻辑值：0∩0＝0、0∩X＝0、1∩1＝1、1∩X＝1、X∩0＝0、X∩1＝1、X∩X＝X，0∪0＝0、0∪1＝X、0∪X＝X、1∪0＝X、1∪1＝1、1∪X＝X、X∪0＝X、X∪1＝X、X∪X＝X。

4.根据权利要求1至3中任一项所述的适用于FPGA的可靠性评估方法，其特征在于，所述步骤1)之前还包括步骤：

a)根据目标FPGA电路的特点，为该目标FPGA电路限定待评估故障和输入向量的范围。

5.根据权利要求4所述的适用于FPGA的可靠性评估方法，其特征在于，还包括下列步骤：

3)根据所获得的各个待评估线路故障所对应的敏化输入向量的集合和/或失效输入向量的集合，综合评估目标FPGA电路的可靠性。

6.一种适用于FPGA的可靠性评估装置，包括：

敏化识别模块，用于识别每个待评估的线路故障所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值；还用于首先获取输入线路故障所对应的敏化输入向量的集合；用精简敏化向量表示敏化输入向量的集合，所述精简敏化向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；然后基于所得的输入线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，通过精简敏化向量的逻辑计算，自电路输入级向电路输出级推导其它线路故障的精简敏化向量；以及评估模块，用于根据所述敏化识别模块获得的各待评估的线路故障所对应的敏化输入向量的集合评估FPGA的可靠性；还用于对于每个待评估的线路故障，基于代表FPGA电路中各逻辑单元的查找表，在所述敏化识别模块得到的敏化输入向量的集合中识别出失效输入向量的集合，所述失效输入向量是在所述线路故障时，会导致FPGA电路的输出逻辑值错误的输入向量；

所述评估模块包括：

第一子模块，用于针对输出线路故障，根据其精简敏化向量获得其失效输入向量的集合；所述失效输入向量的集合用精简失效向量表示，所述精简失效向量由1、0、X组成，其中X表示相应位的逻辑值既可为0也可为1；以及

第二子模块，用于基于所述第一子模块所得的输出线路故障的精简失效向量，以及所述敏化识别模块所得的各线路故障的精简敏化向量，以及代表FPGA电路中各逻辑单元的查找表，自电路输出级向电路输入级推导其它线路故障的精简失效向量。