CN103645998A

CN103645998A - 一种基于fpga与dsp通过分时段访问sdram进行高速通信的方法

Info

Publication number: CN103645998A
Application number: CN201310691830.9A
Authority: CN
Inventors: 王晗; 陈新; 陈新度; 刘强
Original assignee: Guangdong University of Technology
Current assignee: Guangdong University of Technology
Priority date: 2013-12-17
Filing date: 2013-12-17
Publication date: 2014-03-19
Anticipated expiration: 2033-12-17
Also published as: CN103645998B

Abstract

本发明是一种基于FPGA与DSP分时段访问SDRAM的高速通信方法，基于FPGA与DSP通过分时段访问SDRAM进行高速通信的系统包括有FPGA、DSP、通信中介存储器SDRAM，其特征在于基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法是：FPGA中的状态切换开关实现FPGA与DSP对SDRAM访问的两种状态，且FPGA中的状态切换开关通过通信接口模块直接从通信中介存储器SDRAM中读取数据处理。若需要读取SDRAM数据进行处理时，无论是FPGA或是DSP都可直接通信中介存储器SDRAM中直接读取，大大节省额外的存储时间和资源，从而实现数据高速通信，同时大大降低了存储资源的成本。

Description

一种基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法

技术领域

本发明涉及大量数据的高速传输通信领域，具体涉及一种基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，尤其适用于DSP与PFGA的图像数据的高速传输通信领域中。

背景技术

随着数据信号的成熟发展和图像处理需求量的增大，对DSP技术的依赖性也越来越高。然而在高速图像采集和高速图像处理用一块芯片完成基本达不到高速的要求。因此，最近几年在高速图像采集和高速数字信号处理方面，采用FPGA和DSP协同工作的方式来实现的人也越来越多。

申请号为201010590964.8的中国发明专利公开一种FPGA通过DDR2接口与DSP通信的方法及装置。在此方法中，根据DDR2控制器的读写操作，从而通过DDR2接口代替原来的高速串行总线接口，实现FPGA与DSP的通信，降低数据传输实现成本。

申请号为201210401211.7的中国发明专利公开了一种基于乒乓机制的FPGA与DSP数据传输系统，包括双通道切换开关、FPGA、DSP和两存储器，通过FPGA控制双通道切换开关的开关状态，实现数据的交替存储和读取，节省等待时间，提高数据传输效率。

申请号为201210334228.4的中国实用新型专利公开了一种基于DSP和FPGA的高速数据采集处理系统，在该系统中，通过FPGA内部构建双口RAM，再由DSP通过DMA的方式读取数据，实现数据的高速传输。

然而，由于采集速度的不断提高，DSP和FPGA的数据交换速度跟不上高速图像的采集速度也成了热议的话题。为了解决这个问题有人采用了I/0口并行通信，但是这种方法除了I/O口速度跟不上之外，数据传输的稳定性也成了严重的问题。也有很多人考虑数据的传输速度和稳定性，而采用了上述双口RAM的方式和乒乓机制的方法。然而前者虽然解决了高速数据传输的问题，但由于资源问题，DSP无法将大量的图像数据暂时存储起来用以作DSP的数字图像处理；而后者中的乒乓机制使用的两个SDRAM在资源成本方面要高很多。

发明内容

本发明的内容在于提供一种可实现数据高速通信的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法。本发明解决了FPGA和DSP之间稳定且高速地传输大容量数据和DSP数据的存储问题，同时大大降低了存储资源的成本。

本发明的技术方案是：本发明基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，基于FPGA与DSP通过分时段访问SDRAM进行高速通信的系统包括有FPGA、DSP、通信中介存储器SDRAM，基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法是：FPGA中的状态切换开关实现FPGA与DSP对SDRAM访问的两种状态；且FPGA中的状态切换开关通过通信接口模块直接从通信中介存储器SDRAM中读取数据处理。

上述FPGA中的状态切换开关，是通过FPGA内部逻辑单元和布线综合出的三态门电路切换FPGA或DSP对通信中介存储器SDRAM的访问状态。

实现FPGA与DSP对SDRAM访问的两种状态包括有：

（3.1）第一种是FPGA对SDRAM访问状态，FPGA进入对SDRAM的读写模式，同时断开DSP与SDRAM的接口；

（3.2）第二种是DSP对SDRAM访问状态，DSP进入对SDRAM的读写模式，同时断开FPGA与SDRAM的接口。

上述通信接口模块包括：FPGA与DSP接口的控制模块；FPGA与SDRAM通信接口的控制模块。

上述FPGA与DSP接口的控制模块是先配置FPGA的引脚，并连接DSP对SDRAM的控制线、地址线以及数据总线接口，再通过DSP的使能控制线CE1向FPGA请求访问SDRAM，FPGA通过控制线CE2向DSP反馈能否访问信号。

上述FPGA与SDRAM通信接口的控制模块是先配置FPGA的引脚，并将FPGA与SDRAM的数据线、地址线和相应的控制线相连接，以便获取FPGA对SDRAM的操作、地址和数据信息。

上述FPGA中的状态切换开关通过通信接口模块直接从通信中介存储器SDRAM中读取数据处理表现于若需要读取SDRAM数据进行处理时，无论是FPGA或是DSP都能直接通信中介存储器SDRAM中直接读取，大大节省额外的存储时间和资源。

若FPGA进行图像的高速采集时，需要先通过FPGA中状态切换开关进入第一种状态中，即是FPGA对SDRAM访问状态，FPGA进入对SDRAM的读写模式，同时断开DSP与SDRAM的接口，然后再进行图像的高速采集，把采集所得的图像数据存入SDRAM中；

若DSP需进行图像数据的处理时，需要先通过FPGA中状态切换开关进入第二中状态中，即是DSP对SDRAM访问状态，DSP进入对SDRAM的读写模式，同时断开FPGA与SDRAM的接口，然后DSP进行对SDRAM访问的初始化，再读取SDRAM中的数据进行数据的图像处理。

本发明基于FPGA与DSP分时段访问SDRAM的高速通信方法包括FPGA中的状态切换开关、DSP、通信中介存储器SDRAM，FPGA中的状态切换开关是用以实现FPGA与DSP对SDRAM访问的两种状态：第一种是FPGA对SDRAM访问状态，FPGA进入对SDRAM的读写模式，同时断开DSP与SDRAM的接口；第二种是DSP对SDRAM访问状态，DSP进入对SDRAM的读写模式，同时断开FPGA与SDRAM的接口。若需要读取SDRAM数据进行处理时，无论是FPGA或是DSP都可直接通信中介存储器SDRAM中直接读取，大大节省额外的存储时间和资源，从而实现数据高速通信。本发明解决了FPGA和DSP之间稳定且高速地传输大容量数据和DSP数据的存储问题，同时大大降低了存储资源的成本。

附图说明

图1是本发明中FPGA、DSP与SDRAM数据通信结构示意图。

图2是DSP通过状态切换开关从SDRAM读数据的时序图。

具体实施方式

下面结合附图和具体实施方法对本发明FPGA与DSP通过分时段访问SDRAM进行高速通信的方法做进一步的描述。

本发明基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，基于FPGA与DSP通过分时段访问SDRAM进行高速通信的系统包括有FPGA、DSP、通信中介存储器SDRAM，基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法是：FPGA中的状态切换开关实现FPGA与DSP对SDRAM访问的两种状态；且FPGA中的状态切换开关通过通信接口模块直接从通信中介存储器SDRAM中读取数据处理。

在具体实施方法中，FPGA采用的是CycloneⅡ EP2C8Q208C8芯片，DSP采用的是TI公司的TMS320C5000系列的芯片。

FPGA中状态的切换开关的功能是实现FPGA与DSP通过分时段访问中介存储器SDRAM。

实现FPGA与DSP对SDRAM访问状态的第一种是FPGA对SDRAM访问状态，首先是FPGA通过三态门断开DSP和中介存储器SDRAM的通信接口，初始化FPGA对SDRAM的通信协议，将SDRAM的使能引脚CS拉低，然后进行对SDRAM的访问。若此时DSP通过使能信号线CE1发来请求访问信号，则FPGA通过反馈信号线CE2将禁止访问信号返回给DSP，直至FPGA对SDRAM访问完成再通过反馈信号线CE2将允许访问信号返回给DSP。

实现FPGA与DSP对SDRAM访问状态的第二种是DSP对SDRAM访问状态，首先FPGA先通过初始化断开自身和SDRAM相关的信号线，然后通过三态门使DSP和SDRAM的信号引脚线闭合，同时允许DSP进入对SDRAM的读写模式。

在本实施例的方法中，若FPGA进行图像的高速采集时，需要先通过FPGA中状态切换开关进入第一种状态中，然后再进行图像的高速采集，把采集所得的图像数据存入SDRAM中。

在本实施例的方法中，若DSP需进行图像数据的处理时，需要先通过FPGA中状态切换开关进入第二中状态中，然后DSP进行对SDRAM访问的初始化，再读取SDRAM中的数据进行数据的图像处理。

FPGA与DSP接口的控制模块中的信号线中,在图1中可以看到，FPGA与DSP接口的控制模块是先配置FPGA的引脚，并连接DSP对SDRAM的控制线、地址线以及数据总线接口，再通过使能控制线CE1向FPGA请求访问SDRAM，FPGA通过控制线CE2向DSP反馈能否访问信号；FPGA作为DSP和SDRAM信号线中介者同时也是控制者，是通过FPGA内部逻辑单元和布线综合出的三态门来进行控制，DSP访问SDRAM需要经过FPGA内部的逻辑线路。另外，在该接口中，CE1既是DSP向FPGA发送访问请求的信号线，也是SDRAM的使能信号线，同时FPGA和DSP还需一根信号线CE2作为FPGA对DSP信号的反馈。

FPGA与SDRAM通信接口控制模块的信号线，结合图1，可以看到FPGA与SDRAM通信接口的控制模块是配置FPGA的引脚，并与SDRAM的数据线、地址线和相应的控制线相连接，以便获取FPGA对其SDRAM的操作、地址和数据信息。这些信号线是整个通信的关键，无论是FPGA需要访问SDRAM还是DSP需要访问SDRAM都需要经过FPGA与SDRAM通信接口控制模块的信号线。在进行对SDRAM的访问时，都需要对这些信号线进行初始化；

以上的实例实施方法主要描述了本发明的特点和优势所在，本行业的技术人员应该了解，本发明不受上述实例的限制，在不脱离本发明技术精神和范围内，本发明还会有变化和改进，这些变化和改进都在要求保护的本发明范围内。

Claims

1.一种基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，基于FPGA与DSP通过分时段访问SDRAM进行高速通信的系统包括有FPGA、DSP、通信中介存储器SDRAM，其特征在于基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法是：FPGA中的状态切换开关实现FPGA与DSP对SDRAM访问的两种状态；且FPGA中的状态切换开关通过通信接口模块直接从通信中介存储器SDRAM中读取数据处理。

2.根据权利要求1所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于上述FPGA中的状态切换开关，是通过FPGA内部逻辑单元和布线综合出的三态门电路切换FPGA或DSP对通信中介存储器SDRAM的访问状态。

3.根据权利要求1所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于实现FPGA与DSP对SDRAM访问的两种状态包括有：

4.根据权利要求1所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于上述通信接口模块包括：FPGA与DSP接口的控制模块；FPGA与SDRAM通信接口的控制模块。

5.根据权利要求1所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于上述FPGA与DSP接口的控制模块是先配置FPGA的引脚，并连接DSP对SDRAM的控制线、地址线以及数据总线接口，再通过DSP的使能控制线CE1向FPGA请求访问SDRAM，FPGA通过控制线CE2向DSP反馈能否访问信号。

6.根据权利要求1所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于上述FPGA与SDRAM通信接口的控制模块是先配置FPGA的引脚，并将FPGA与SDRAM的数据线、地址线和相应的控制线相连接，以便获取FPGA对SDRAM的操作、地址和数据信息。

7.根据权利要求1所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于上述FPGA中的状态切换开关通过通信接口模块直接从通信中介存储器SDRAM中读取数据处理表现于若需要读取SDRAM数据进行处理时，无论是FPGA或是DSP都能直接通信中介存储器SDRAM中直接读取，大大节省额外的存储时间和资源。

8.根据权利要求1至7任一项所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于若FPGA进行图像的高速采集时，需要先通过FPGA中状态切换开关进入第一种状态中，即是FPGA对SDRAM访问状态，FPGA进入对SDRAM的读写模式，同时断开DSP与SDRAM的接口，然后再进行图像的高速采集，把采集所得的图像数据存入SDRAM中；

9.根据权利要求8所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于上述FPGA采用的是CycloneⅡ EP2C8Q208C8芯片。

10.根据权利要求8所述的基于FPGA与DSP通过分时段访问SDRAM进行高速通信的方法，其特征在于上述DSP采用的是TI公司的TMS320C5000系列的芯片。