CN103618000A - 一种制造抵消晶格的双极型晶体管 - Google Patents

一种制造抵消晶格的双极型晶体管 Download PDF

Info

Publication number
CN103618000A
CN103618000A CN201310612819.9A CN201310612819A CN103618000A CN 103618000 A CN103618000 A CN 103618000A CN 201310612819 A CN201310612819 A CN 201310612819A CN 103618000 A CN103618000 A CN 103618000A
Authority
CN
China
Prior art keywords
emitter
base stage
bipolar transistor
base
stage contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310612819.9A
Other languages
English (en)
Inventor
李志鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN201310612819.9A priority Critical patent/CN103618000A/zh
Publication of CN103618000A publication Critical patent/CN103618000A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种制造抵消晶格的双极型晶体管，用来产生多发射极垂直双极型晶体管的架构，该晶体管大体上消除了在标准晶格结构中发现的饥饿区。描述了一个“抵消晶格”的设计，在该设计中，相邻条纹里的基本接触段被移除或相互抵消。这造成发射器件相互交错，发射器件被添加到连接相邻发射条纹。结果，所有发射极的部分会面对一个基极接触，一条电流路径在基极接触和发射极之间，沿着该电流路径遇到的阻抗减小。这导致垂直双极型晶体管具有更大比例的高度激活发射极，以及较好的高频特性，并减小由晶体管基极阻抗而引起的热噪声。

Description

一种制造抵消晶格的双极型晶体管
技术领域：
本发明有关于垂直双极型晶体管的设计和制造，更明确地，关于双极型晶体管的结构，该结构产生一个器件，它有减小的总集电极阻抗并且可以在非饱和下操作，也就是，低集电极发射极输出电压的线性体制。
背景技术：
“共发射极”接线方案，有一个基极到发射极输入，和一个集电极到发射极输出，是把双极型晶体管连接到一个电路最常用的方式。这是首要的，因为在最常用的接线方案中，共发射极连接的放大系数是最大的。
在足够的集电极发射极电压下操作晶体管，以保持该器件在所谓的操作非饱和区，所以，晶体管在它的基极发射极输入和集电极发射极输出电路之间具有电流增益。如果晶体管以这种方式偏置，那么该器件可以充当一个放大器或稳压器中的一个功率控制通路元件。这些操作模式是重要的，并且对于一个晶体管是两个主要的作用。换句话说，如果晶体管在饱和区操作，该器件具有低增益；结果该晶体管不能放大输入信号。它同样不能被用作稳压器中的一个功率控制通路元件。这是因为，为了使稳压器是节能的，驱动该通路元件的控制电路必须比被通路元件控制的电路有更低的功耗。
工作在上述模式的晶体管的一个例子是低压差稳压器（LDO）里的晶体管，根据定义，它必须能够在晶体管输入输出之间的低值电压差下提供调节。这是理想的前景，因为稳压器两端有越低的电压降，稳压器功耗就越低，整个电路的效率就越高。
这个性能说明规定了用于这种稳压器的晶体管的某些需求。由于通路元件的集电极连接到输出，它的发射极连接到输入，通路元件的集电极-发射极电压等于稳压器的输入-输出电压；因此，为了使LDO稳压器在低输入-输出电压差分时操作，通路元件必须能够在低集电极-发射极电压下，工作于非饱和区。
如果晶体管的集电极-发射极电压很小，大约1V左右（正如LDO里通路元件的通常情况），然后由于集电极-发射极阻抗产生的电压降，足够使基极-集电极接口上的集电极电压足够小，使基极-集电极结点正向偏置。这使晶体管工作于饱和区，从而削减电流增益（被称为β）到很低的值，这样，基极电流就与流向负载的电流竞争，基极电流用来调节流出集电极功率的流量，该晶体管不适合作为一个功率控制的元件。
这个问题提供了动力去找到减小总集电极阻抗的方法。如果成功，这将会允许一个晶体管被制成，在更低的集电极-发射极电压时该晶体管工作在非饱和区。这种晶体管可以被用来做出稳压器，该稳压器工作在小的多的输入-输出电压差下。
图1显示了一个典型垂直NPN双极型晶体管10的横截面视图。“垂直”意味着双极型晶体管具有一种结构，发射极向下发出电流，在一个垂直于晶体管硅体表面的方向上。双极型晶体管里的发射极，水平地发射电流，也就是，在一个平行于硅体表面的方向上，该方向被称为“横向”。
如图1所示，双极型晶体管10包括硅衬底11和集电极区19。集电极区19下是埋层14。集电极接触20形成于集电极区19里，埋层14上。基极区12形成于集电极区19里。基极接触16和发射极18形成于基极区12。当晶体管10以共发射极模式连接时，电流15从发射极18向下流入埋层14，横向沿着埋层14，向上流到集电极接触20。
典型双极型晶体管的制造过程，比如用来制造图1中显示的本类型NPN垂直晶体管的方法，现在将会被描述。描述的制造过程，目的仅仅是为了说明，因为本发明适应于任何垂直双极型器件的设计，也就是，PNP或NPN。在每一个描述的加工步骤，正在操作器件的区域由著名的光刻技术定义，该技术用于半导体工业中。
第一步中，n型掺杂物被植入衬底11以形成埋层14。n型外延硅然后植到衬底11顶部，形成集电极区19。p型掺杂物然后植入集电极区19以形成基极区12。高浓度的n型掺杂物紧随其后植入，来形成发射极18和集电极接触20，以及植入p+掺杂物以形成基极接触16。
众所周知，如图2所示，双极型晶体管10的总集电极阻抗等于从发射极18到埋层14的向下阻抗30，埋层14的阻抗以及从埋层14到集电极接触20的向上阻抗34的总和。如前所述，为了使LDO稳压器工作于低输入-输出电压差，通路元件必须能够在低集电极-发射极电压下，工作于非饱和区。这提供了减小总集电极阻抗的动力，且刺激了努力设计双极型晶体管结构，该结构减小总集电极阻抗的一个或多个成分。
集电极阻抗的向下成分30可以通过增大发射极的表面积来减小。这传播发射极和埋层之间的电流，从而，将电压降减到最小。发射极接触面积的增大通常通过安排多个发射极在基极区域上来实现。
埋层阻抗32可以通过设计器件来减小，这样通过埋层的电流路径就是宽的。这通常通过增大晶体管的尺寸来实现，该尺寸方向垂直于埋层电流的方向。
集电极阻抗的向上部分34可以通过增大集电极接触的面积来减小。这造成了向上流向该接触的电流具有一个很大的横断面积，这样它就遇到很小的阻抗。集电极接触面积的增大，通常通过在基极区域的反面放置额外的集电极接触来实现。
实行该标准方法来减小总集电极阻抗的结果是一个“传统的”多发射极双极型晶体管100结构，图3显示了它的俯视图。多发射极双极型晶体管100的基极区102在埋层104上面。多个基极接触106和发射极108形成于基极区102，典型地在交替平行的条纹里。集电极接触110形成在埋层104上。
图3中显示的传统结构，包含了减小总集电极阻抗这个设计特点，它并不是最佳的结构。特别地，发射极区（因此它对于减小向下阻抗的贡献）被基极接触占领了的大量表面面积所限制。如果更大的基极区的面积被发射极覆盖而不是基极接触，那么向下阻抗部分，因此总集电极阻抗，甚至可以减小更多。
为了实现一个比例更大的发射极面积，设计者修改了传统的布局方案，而使用了被称为“晶格”的布局方案。图4显示了多发射极双极型晶体管200的俯视图，该晶体管根据晶格结构放置。在晶格设计中，基极区202再次位于埋层204上。与图3中的结构一样，基极接触206和多发射极208形成于基极区202，集电极接触210形成在埋层204上。但是，这个设计里，发射极面积被增大，通过在基极接触206里创造间隙或片段，并用额外的发射极208区域填充这些间隙。结果就是，每一个基极接触206与发射极208截面中的水平线220和垂直线230接触。这个设计中，总发射极面积增大，而基极接触面积减小，导致发射极面积与基极面积的比值显著的增大。
虽然图4的晶格设计增大了发射极表面积，但是它也有至少一个重要缺点。该设计的缺点是，发射极区现在包含部分240，形成于发射极水平部分和垂直部分的交叉点上，该发射极没有面对基极接触。这些部分被称为“饥饿区”，在图4上用星号（“*”）标示。由于饥饿区240没有面对基极接触，沿着这些区域和基极接触之间的电流路径的阻抗大于发射极208其他区的阻抗。这是因为发射极下面的基极区的阻抗数量级大于大部分基极阻抗。因此，发射极基极接触和饥饿区之间的电流比基极接触和其他区域之间的电流遭遇到高的多的阻抗。
更高的阻抗减弱驱动这些接收来自基极电压的区域，基极电压应用到晶体管的基极到发射极输入。这明显改变了器件电流的驱动能力，因为由发射极-基极结点发射的电流，是结点两端电压的指数函数。例如相对较小的减小18，总计只有应用电压的0.3％，可以减小两倍发射极的活动。沿着电流路径更高阻抗的一个额外影响，是对于一条随机电流路径，“平均”基极阻抗增大。这造成热噪声增大，由于基极阻抗，热噪声产生于晶体管工作期间。
饥饿区240的存在意味着，不是所有的发射极工作具有100％的效率。因此，虽然晶格设计把更大数量的发射极表面积植入所给的基极区域，但是该设计产生一个发射极，该发射极不像传统设计中的发射极那样在它全部范围完全激活。虽然总体结果可能是传统设计上的改进，但是那明显不是最佳的方案。总集电极阻抗的向下部分已被减小，但是，代价是影响了额外的发射极区以及输入两端阻抗的活动程度。
期望的是一个为多发射极双极型晶体管的设计，该晶体管减小总集电极阻抗同时避免了晶格或其他公共结构的缺点。
发明内容：
本发明针对标准晶格结构的修改，该结构在制造多发射极双极型晶体管被使用。
本发明的技术解决方案：
本发明中，晶格结构被改变，这样所有的发射极区面对至少一个基极接触。这通过采取一个“抵消晶格”的设计来实现，在这个设计中，相邻条纹里的基极接触片段相对于彼此被转移。这使得垂直发射极块彼此互相交错，这些发射极块被添加以连接相邻平行的发射极条纹。结果，在标准晶格设计中发现的发射极饥饿区被大大地减小，从而显著地恢复所有发射极的效率，该效率先前是失去的。这就消除了标准晶格设计先前的缺点。
对比专利文献：CN1139295A制造垂直双极型晶体管的方法96105764.5，CN102394244A绝缘栅双极型晶体管及其制造方法201110388471.0
附图说明：
图1显示了典型垂直NPN双极型晶体管的横断面图。
图2说明了图1中显示的双极型晶体管总集电极阻抗的部件。
图3显示了一个多发射极双极型晶体管的俯视图，该晶体管根据“传统”结构布局。
图4显示了一个多发射极双极型晶体管的俯视图，该晶体管根据“晶格”结构布局。
图5显示了一个多发射极双极型晶体管的俯视图，该晶体管根据本发明的“抵消晶格”结构布局。
具体实施方式：
图5显示了一个多发射极双极型晶体管300的俯视图，该晶体管根据本发明的“抵消晶格”结构布局。在抵消晶格设计中，晶体管300有基极区域302，在该区域下面是埋层304。基极接触306和多发射极308形成于基极区域302。集电极接触310形成在埋层304上。虽然图5中只表明了一个集电极接触，在本技术领域中娴熟的人会意识到多集电极接触可以被使用，如图4的例子所示。
如图5所示，相邻平行条纹里的基极接触片段306彼此互相交错，垂直发射极部分320布局在其中的空间。由于基极接触306交错，发射极部分308相似地交错。结果是一个结构里发射极308的每一个区域，面对至少一个基极接触306，发射极308由水平截面330和垂直截面320组成，水平截面平行于基极接触306，垂直截面垂直于基极接触306。这会有效地消除存在于标准晶格结构中的饥饿区，因为该区域中的截面320和截面330交叉，这先前在晶格设计中形成饥饿区，现在面对基极接触306。因此，基极接触和发射极截面320，330之间的电压降，从它在晶格设计中该有的值下降。
本发明的抵消晶格结构，增大了高度激活的发射极面积相对于在标准晶格结构比例，从而降低了总集电极阻抗中的向下部分。该设计具有附加利益，对于一个给定的活跃发射极区域，它需要更少的基极面积，也就是，高度激活的发射极面积与基极面积的比例相对于其他结构增大。这意味着寄生的基极-集电极电容，对于给定发射极大小的晶体管将会更低，该发射极大小根据本发明的设计构建。结果，它的高频性能将会提升，从而在中等功率反应器和高频放大器应用中提供效益。基极接触和发射极区之间的电流路径，所遭遇到的平均阻抗同样也减小，从而与晶体管基极阻抗相关的热噪声减小。
虽然本设计的发射极效率相对于晶格结构增大，但是增加的幅度不同，并依赖于设计元素，该设计元素是先前晶格设计效率低的原因。正如我们所知的，与晶格设计相关的发射极饥饿区是几个因素的函数，包括：（1）发射极条纹的外形尺寸和附加面积，它们创造了晶格；（2）发射极和基极的结深；（3）附加发射极区面积和条纹面积之比；（4）大容量基极，下面的发射极基极区域和集电极的电阻率；（5）基极接触和发射极区之间的空间。相比于标准晶格设计，通过本发明实现的所有改进，将会依赖于这些每个因素相对的重要性。
根据本发明抵消晶格结构构造的器件的制造步骤，首先在位置上不同于传统的或晶格设计的双极型晶体管，基极接触和发射极区形成在该位置。这意味着用来定义该区域的光罩必须自然地出于这种考虑而设计，掺杂物被植入该区域以形成基极接触和发射极区。根据抵消晶格设计而构建的器件，其工序流程的其他特征，基本上与传统的或晶格结构的特征相同。一般地说，本发明可以实施在任何一个双极型处理上，包括一起的，用来产生非抵消晶格结构器件的进程。
为了说明来自本发明抵消晶格结构的好处，本发明已经评估了，双极型处理中制造一个LDO稳压器的情况下所收获的定量改进。在使用的过程中，垂直NPN和PNP晶体管被形成。该定量测定是为了一个PNP型器件，该器件形成了稳压器的部分。
下表显示了基极面积（平方微米），活跃发射极面积（平方微米），基极包装系数，KB（活跃发射极每单元基极），以及在传统多发射极，晶格，抵消晶格结构的情况下，基极包装系数的改善百分比。
Figure BDA0000423416710000061
如上表所示，使用抵消晶格设计导致了基极包装系数相对于标准晶格设计有大约7％（45.4/42.5）的改进。
对于该例子中考虑的器件，向下部分包括大约50％的总集电极阻抗。因此，如下表所示，发射极的量相对于基极的一个给定改进百分比，导致了总集电极阻抗RC减小的改进只有一半。
Figure BDA0000423416710000071
如前所述，当使用本发明的抵消晶格结构时，由于给定大小的发射极可以被装进一个更小的基极区域，根据该结构构建的器件将会有更小的每单元发射极面积的集电极-发射极电容值。这提供性能的提升给中等功率反应器和高频放大器应用。
另外，如果一个特别器件的设计考虑需要使用某一最小发射极尺寸（为了保持发射极电流密度低于所需的水平），或者，如果需要一个给定值的RC，该器件可以在一个更小的蓝图区中被制造。这个好处的结果是芯片尺寸减小而收益增大。
进一步的好处是，因为沿着基极接触和发射极之间的电流路径所遇到的平均阻抗减小，由于基极阻抗而产生的热噪声同样减小。这提升了信噪比和晶体管的一般操作，该晶体管体现了本发明。
这边采用的条款和表达式，被用作描述条款而不是用于限制，并没有意图使用这些条款，和所显示及描述特征的不包括等价物的说明，或其中的部分，需要意识到的是，在本发明声称的范围内，可以做出各种各样的修改。

Claims (4)

1.一种制造抵消晶格的双极型晶体管，其特征是：一种制造双极型晶体管的方法，在给定的基极区域中，具有增加比例的激活发射极，减少的总集电极阻抗以及最小化的发射极到基极阻抗，该方法包括：形成一个第一导电型的埋层；在埋层上形成第二导电型的基极区域；形成一组基极接触，该基极接触实质上是在基极区域上平行的基极接触条纹，基极接触条纹被分为基极接触片段，这些片段有介于其中的间隙，其中相邻基极接触条纹里的基极接触片段相互抵消；在基极区域上实质平行的发射极条纹里形成一组第一导电型的发射极区，其中相邻的发射极条纹是通过发射极连接器件电连接的，发射极连接器件被安排在相邻基极接触条纹里基极接触片段的间隙之间；在埋层上且远离基极区形成一个集电极接触。
2.根据权利要求1所述的一种制造抵消晶格的双极型晶体管，其特征是：一组形成在基极区域上的发射极区，是一个单独的发射极条纹，它的发射极器件垂直于且延伸出该发射极条纹，发射极器件被安排在相邻基极接触条纹里的基极接触片段间的间隙里。
3.根据权利要求1所述的一种制造抵消晶格的双极型晶体管，其特征是：其中第一导电型是p型导电，第二导电型是n型导电。
4.根据权利要求1所述的一种制造抵消晶格的双极型晶体管，其特征是：其中第一导电型是n型导电，第二导电型是p型导电。
CN201310612819.9A 2013-11-27 2013-11-27 一种制造抵消晶格的双极型晶体管 Pending CN103618000A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310612819.9A CN103618000A (zh) 2013-11-27 2013-11-27 一种制造抵消晶格的双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310612819.9A CN103618000A (zh) 2013-11-27 2013-11-27 一种制造抵消晶格的双极型晶体管

Publications (1)

Publication Number Publication Date
CN103618000A true CN103618000A (zh) 2014-03-05

Family

ID=50168704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310612819.9A Pending CN103618000A (zh) 2013-11-27 2013-11-27 一种制造抵消晶格的双极型晶体管

Country Status (1)

Country Link
CN (1) CN103618000A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910366A (zh) * 2017-11-16 2018-04-13 厦门市三安集成电路有限公司 一种具有高增益的异质结双极性晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455186A (en) * 1994-06-30 1995-10-03 National Semiconductor Corporation Method for manufacturing an offset lattice bipolar transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455186A (en) * 1994-06-30 1995-10-03 National Semiconductor Corporation Method for manufacturing an offset lattice bipolar transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910366A (zh) * 2017-11-16 2018-04-13 厦门市三安集成电路有限公司 一种具有高增益的异质结双极性晶体管
CN107910366B (zh) * 2017-11-16 2020-09-04 厦门市三安集成电路有限公司 一种异质结双极性晶体管

Similar Documents

Publication Publication Date Title
JP4959140B2 (ja) 半導体装置
CN100414688C (zh) 半导体装置及其制造方法
US9196714B2 (en) IGBT device with buried emitter regions
US5455449A (en) Offset lattice bipolar transistor architecture
TWI677073B (zh) 雙載子接面電晶體佈局結構
US4417265A (en) Lateral PNP power transistor
JPH0793313B2 (ja) ラテラル トランジスタを有する集積回路
US20160133733A1 (en) Power semiconductor component and manufacturing method thereof
US11183586B2 (en) Cascode transistor device
CN103618000A (zh) 一种制造抵消晶格的双极型晶体管
US10199470B2 (en) Field effect transistor having staggered field effect transistor cells
US5068703A (en) Electronic circuit device
KR101042148B1 (ko) 기판 순환 전류가 억제되는 전력용 반도체 소자 및 그 제조 방법
JPS6337507B2 (zh)
US9500805B2 (en) Optical waveguide to be carried by a semiconductor material including a plurality of parallel strips of alternating conductivity types and related methods
CN111863804B (zh) 触发电压可调双向esd保护器件、结构及制备方法
CN103681807B (zh) 一种双极结型晶体管及其制作方法
CN107644872B (zh) 半导体结构及其制备方法、带隙基准电路结构、版图结构
US8319315B2 (en) Bipolar junction transistor devices
CN107799515A (zh) 半导体装置
KR101288084B1 (ko) 정합 특성이 보다 개선된 쌍극성 접합 트랜지스터
KR100742741B1 (ko) 트랜지스터 구조 및 전자 기기
CN101304027B (zh) 半导体集成电路
KR101416677B1 (ko) 에미터 안정 저항의 파워 비제이티
KR20060010665A (ko) 종방향 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140305