CN103596319B

CN103596319B - 非隔离led驱动系统及非隔离led驱动恒流控制电路

Info

Publication number: CN103596319B
Application number: CN201210289133.6A
Authority: CN
Inventors: 闾建晶; 胡如波
Original assignee: CR Powtech Shanghai Ltd
Current assignee: CRM ICBG Wuxi Co Ltd
Priority date: 2012-08-14
Filing date: 2012-08-14
Publication date: 2015-05-27
Anticipated expiration: 2032-08-14
Also published as: CN103596319A; WO2014026496A1

Abstract

本发明提供了一种非隔离LED驱动系统及非隔离LED驱动恒流控制电路，该恒流控制电路包括：电压采样保持电路，对电流采样电阻两端的电压进行采样，并将其峰值保持为峰值采样电压Vcs_pk；采样补偿电路，对MOS晶体管的栅极电压进行采样，获得MOS晶体管的导通时间ton、开关周期Tsw、续流二极管在MOS晶体管关断时的导通时间tdis，并根据如下公式计算产生输出信号：（ton+tdis）/Tsw；乘法器，将峰值采样电压Vcs_pk与采样补偿电路产生的输出信号（ton+tdis）/Tsw相乘；运算放大器，在其输出稳定时，Vcs_pk*（ton+tdis）/Tsw=Vref。本发明使得输出电流对系统的输入电压、输出电压以及电感量均不敏感。

Description

非隔离LED驱动系统及非隔离LED驱动恒流控制电路

技术领域

本发明涉及一种非隔离LED驱动系统及非隔离LED驱动恒流控制电路。

背景技术

发光二极管（LED）是电流控制的发光器件,亮度和色温基本只和其正向电流相关，因此LED需要极为精准的恒流驱动来保证其发光效果。现有技术中主流的通用照明非隔离LED驱动电路为非隔离的浮动升压（buck）架构。图1示出了现有技术中的一种浮动buck架构，包括续流二极管D，其阴极接收输入电压Vin并连接LED负载的阳极；电感L，其一端连接续流二极管D的阳极，另一端连接LED负载的阴极；MOS晶体管M0，其漏极连接续流二极管D的阳极，源极经由电流采样电阻Rcs接地，栅极接收控制信号。

图2示出了图1所示的非隔离LED驱动dialup工作信号图，该架构常见的恒流控制方法为电流峰值控制配合固定关断时间机制，其恒流原理如下：

ma=(Vin-Vled)/L，mb=Vled/L；

其中，ma为MOS晶体管M0导通时电感电流IL的上升斜率（图2中ma1、ma2、ma3分别对应不同的IL斜率），mb为MOS晶体管M0关断时电感电流IL的下降斜率，Vin为输入电压的电压值，Vled为LED负载两端的压降，L为电感L的电感量；

仍然参考图2，根据图2中电感电流IL的波形可以确定：

IL=Vref/Rcs-0.5*toff*mb=Vref/Rcs-0.5*toff*Vled/L；

其中，Vref为预设参考电压的电压值，Rcs为电流采样电阻Rcs的电阻值，toff为MOS晶体管M0的关断时间。另外，图2中的IL0为稳态时MOS晶体管M0导通起始时的电感电流。

对于浮动buck架构，稳态时流过LED负载的电流Iled=IL，即：

Iled=Vref/Rcs-0.5*toff*Vled/L；

上述方法存在下面的缺点：

1.Iled和Vled相关，负载调整率差；

2.由于采用峰值控制，控制电路延时造成电流过冲，过冲量斜率为ma，和Vin,、Vled以及L都相关，线性调整率受到较大影响，需要添加补偿电路；

3.Iled和关键器件电感的电感量L相关，在生产时由于电感量L的偏差造成一致性较差。

公开号为CN101808444A的中国专利申请中对此技术进行了改良，但仍然是固定关断时间模式，其信号波形见图3，只是导通时间控制略有不同，具体措施是对开关MOS晶体管开始导通到电感电流IL到达Vref/Rcs的时间进行计时并存储为t1，开关MOS晶体管继续导通，当继续导通的时间t2=t1时，开关MOS晶体管关断。观察图3中所示的电感电流IL波形可知，LED负载的电流Iled=IL=Vref/Rcs，输出电流和输入输出电压以及电感值均无关系，可以实现较好的恒流效果。但此种方法的缺点是难以对t1,t2的时间量进行精确控制，导致恒流精度下降。

发明内容

本发明要解决的技术问题是提供一种非隔离LED驱动系统及非隔离LED驱动恒流控制电路，使得输出电流对系统的输入电压、输出电压以及电感量均不敏感，有利于实现优异的负载调整率、批量一致性以及线性调整率，能够省去线性调整率的补偿电路。

为解决上述技术问题，本发明提供了一种非隔离LED驱动恒流控制电路，配置为与非隔离LED驱动电路耦合，所述非隔离LED驱动电路包括：

续流二极管，其阴极接收输入电压并连接LED负载的阳极；

电感，其第一端连接所述续流二极管的阳极，其第二端连接所述LED负载的阴极；

MOS晶体管，其漏端连接所述续流二极管的阳极，其源极经由电流采样电阻接地，其源极经由接地电阻接地；

所述非隔离LED驱动恒流控制电路包括：

电压采样保持电路，对所述电流采样电阻两端的电压进行采样，并将其峰值保持为峰值采样电压Vcs_pk；

采样补偿电路，对所述MOS晶体管的栅极电压进行采样，获得所述MOS晶体管的导通时间ton、所述MOS晶体管的开关周期Tsw、所述续流二极管在所述MOS晶体管关断时的导通时间tdis，并根据如下公式计算产生输出信号：（ton+tdis）/Tsw；

乘法器，将所述采样电压Vcs_pk与所述采样补偿电路产生的输出信号（ton+tdis）/Tsw相乘；

运算放大器，其正相输入端接收预设的参考电压，其反相输入端与所述乘法器的输出端相连，其输出端输出比较信号，在所述运算放大器的输出稳定时，Vcs_pk*（ton+tdis）/Tsw=Vref，其中Vref为所述预设的参考电压的电压值。

可选地，所述采样补偿电路包括：

选通器，其第一输入端接地，第二输入端接收预设的负电压；

第一比较器，其正相输入端接收所述栅极电压，其反相输入端连接所述选通器的输出端；

第一电容，其第一端接地，第二端连接对所述第一电容进行充电的第一充电通路以及对所述第一电容进行放电的第一放电通路；

第二电容，其第一端接地，第二端连接对所述第二电容进行充电的第二充电通路以及对所述第二电容进行放电的第二放电通路；

第二比较器，其正相输入端连接所述第二电容的第二端，其反相输入端连接所述第一电容的第二端；

逻辑控制电路，其输入端连接所述第一比较器和第二比较器的输出端，根据所述第一比较器和第二比较器的输出端的比较结果控制所述选通器、第一充电通路、第一放电通路、第二充电通路和第二放电通路，并计算产生所述输出信号（ton+tdis）/Tsw。

可选地，所述第一充电通路包括：第一开关和第一电流源，串联在电源正极和所述第一电容的第二端之间，所述第一开关的控制端由所述逻辑控制电路控制；

所述第一放电通路包括：与所述第一电容并联的第二开关，其控制端由所述逻辑控制电路控制；

所述第二充电通路包括：第三开关和第二电流源，串联在电源正极和所述第二电容的第二端之间，所述第三开关的控制端由所述逻辑控制电路控制；

所述第二放电通路包括：与所述第二电容并联的第四开关，其控制端由所述逻辑控制电路控制。

可选地，所述第一电容和第二电容的电容值相等，所述第一电流源和第二电流源的输出电流相等。

可选地，所述预设的负电压的电压值为-0.1V。

可选地，所述非隔离LED驱动恒流控制电路还包括：与所述运算放大器的输出端相连的脉宽调制电路，根据所述运算放大器输出的比较信号调节所述MOS晶体管的栅极电压的占空比。

本发明还提供了一种非隔离LED驱动系统，包括以上任一项所述的非隔离LED驱动恒流控制电路以及与其耦合的非隔离LED驱动电路。

与现有技术相比，本发明具有以下优点：

本发明实施例的非隔离LED驱动恒流控制电路以及驱动系统中，对MOS晶体管的栅极电压进行采样，并通过MOS晶体管的栅漏电容在栅极上感应漏极电压的变化，从而获得续流二极管在所述MOS晶体管关断时的导通时间tdis，以使得该非隔离LED驱动恒流控制电路在反馈稳定时Vcs_pk*（ton+tdis）/Tsw=Vref，进而保证了输出至LED负载的电流与输入电压、输出电压以及电感均无关。

附图说明

图1是现有技术中的一种LED驱动电路的电路图；

图2是图1所示电路的信号波形图；

图3是现有技术中另一种LED驱动电路的工作信号波形图；

图4是本发明实施例的LED驱动电路的电路图；

图5是图4所示电路的信号波形图；

图6是本发明实施例的非隔离LED驱动恒流控制电路的结构框图；

图7是图6中采样补偿电路的详细电路图；

图8是图7所示电路的信号波形图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

图4示出了本实施例的非隔离LED驱动系统中的非隔离LED驱动电路的结构框图，其与现有技术中的浮动buck架构类似，包括：续流二极管D，其阴极接收输入电压Vin并连接LED负载的阳极；电感L，其第一端连接续流二极管D的阳极，其第二端连接LED负载的阴极；MOS晶体管M0，其漏端连接续流二极管D的阳极，其源极经由电流采样电阻Rcs接地，其源极经由接地电阻Rg接地。

本实施例的非隔离LED驱动恒流控制电路使得浮动buck架构工作在电感电流断续模式（DCM，Discontinuous Conduction Mode），其主要思路如下：

IL=0.5*Ipk*(ton+tdis)/Tsw，

其中IL为流过电感L的电感电流，Ipk为MOS晶体管M0导通时的电感峰值电流，ton为MOS晶体管M0的导通时间，tdis为续流二极管D的导通时间，Tsw为MOS晶体管M0的一个完整的开关周期。

由于流过负载LED的电流Iled=IL，因此可以得到：

Iled=0.5*Ipk*(ton+tdis)/Tsw。

继续推导，电感峰值电流Ipk=Vcs_pk/Rcs，其中Vcs_pk为电流采样电阻Rcs两端的峰值电压值，Rcs为电流采样电阻Rcs的电阻值。则进一步可以推得：

Iled=0.5*(Vcs_pk/Rcs)*(ton+tdis)/Tsw。

如果可以控制Vcs_pk*(ton+tdis)/Tsw=Vref，其中Vref为预设的恒定参考电压的电压值，那么Iled=0.5*Vrf/Rcs.

从以上推导看，Iled与输入电压Vin、输出电压Vled（即负载LED两端的电压）以及电感L的电感量L均无关。需要解决的问题是Vcs_pk、ton、tdis和Tsw等各个物理量的采样。

Vcs_pk可对电流采样电阻Rcs两端的电压进行峰值采样保持得到，ton、Tsw均容易从MOS晶体管M0的栅极波形得到。那么所要解决的问题只剩下tdis的采样。从上述的推导来看，只要能准确地采样到tdis，那么就可以确保Iled与输入电压Vin、输出电压Vled以及电感量L均无关，即实现极佳的恒流效果。

结合图4和图5，在浮动buck架构中，MOS晶体管M0关断时，可观察到如下现象：

（1）正常放电阶段：电感L对MOS晶体管M0的漏端电容Cd（即漏极对地的寄生电容）充电，使得MOS晶体管M0的漏极电压Vsw上升，当Vsw上升至Vin+Vdf后（其中Vin为输入电压Vin的电压值，例如可以是AC桥式整流后的电压，Vdf为续流二极管D的正向压降，Vdf与Vled相比较小，因而后续分析中忽略），续流二极管D导通，电感L开始放电。当电感电流IL降为零后，正常放电阶段结束，这个时间段即为续流二极管的导通时间tdis，其终止点目前尚无直接的方法检测得到，因此tdis无法直接获得。

（2）LC谐振阶段：电感电流IL降为零后Vsw=Vin，电感L的压差为负载LED的压降Vled。于是漏端电容Cd（图中未示出）对电感L放电，IL绝对值增加，方向为负。当Vsw降至Vin-Vled时IL达到负方向的最大值，此时电感L的压差为零。接下来IL绝对值减小向零点移动，Vsw继续降低，当Vsw降低至Vsw-2*Vled时IL绝对值降为零，此时电感L的压差为-Vled。电感L对漏端电容Cd放电，Vsw上升，IL向正方向移动，当Vsw=Vin-Vled后电感L的压降为零，IL到达正方向的最大值。Vsw继续上升，IL开始下降，当Vsw上升至Vin后，IL降为零，电感L的压降为Vled，从而进入第二个LC充放电周期，紧接着是第三个，第四个…直到MOS晶体管M0重新导通。这种LC周期性的相互充放电称为LC谐振，其特点是周期不变但幅度呈指数衰减。

tdis的起始点基本可看成MOS晶体管M0关断的时刻，tdis的终止点为LC谐振的起点。Vsw的波形包含LC谐振的所有讯息，包含LC谐振的周期Tlc，每一个0.25*n*Tlc时间点,n为自然数。Vsw的谐振幅度为Vin到Vin-2*Vled，Vin在AC220V时约为308V，Vled可达数十伏，远远超出常规的控制芯片能处理的电压范围。现有技术中常规的方法是采用辅助绕组将Vsw的变化耦合为以大地(gnd)为参考的信号，并通过电阻分压器衰减成低压信号。但这个方法需要在系统上添加辅助绕组线圈以及电阻分压器，且控制芯片需增加一个检测管脚，这增加了系统成本。另外由于外围器件的增加降低了系统的可靠性，同时增加了系统设计的难度。

本实施例的技术方案并不需要增加额外的器件以及额外的管脚，通过MOS晶体管M0的栅漏电容Cgd（栅极和漏极之间的寄生电容）来感应Vsw的变化，感应电流Ig=Cgd*d(Vsw)/dt，之后再经过处理和运算来确保Vcs_pk*(ton+tdis)/Tsw=Vref，其中Cgd为栅漏电容Cgd的电容值。

下面参考图6至图8对本实施例的非隔离LED驱动恒流控制电路进行详细说明。

首先参考图4和图6，本实施例的非隔离LED驱动恒流控制电路包括：电压采样保持电路501，对电流采样电阻Rcs两端的电压进行采样，并将其峰值保持为峰值采样电压Vcs_pk；采样补偿电路503，对MOS晶体管M0的栅极电压Vg进行采样，获得MOS晶体管M0的导通时间ton、MOS晶体管M0的开关周期Tsw、续流二极管D在MOS晶体管M0关断时的导通时间tdis，并根据如下公式计算产生输出信号：（ton+tdis）/Tsw；乘法器502，将峰值采样电压Vcs_pk与采样补偿电路产生的输出信号（ton+tdis）/Tsw相乘，得到输出结果lo_cal；运算放大器504，其正相输入端接收预设的参考电压Vref，其反相输入端与乘法器502的输出端相连，其输出端输出比较信号COMP，在运算放大器504的输出稳定时，Vcs_pk*（ton+tdis）/Tsw=Vref，其中Vref为预设的参考电压Vref的电压值。

电压采样保持电路501可以是现有技术中各种适当的采样保持电路，乘法器502可以是现有技术中各种适当的乘法器电路，这里对二者的结构不进行详细描述。

运算放大器504输出的比较信号COMP可以输出至脉宽调制电路（图中未示出），该脉宽调制电路根据比较信号COMP的电压值来调节MOS晶体管M0的栅极电压Vg的占空比，即本实施例的非隔离LED驱动恒流控制电路对栅极电压Vg形成反馈回路，在稳定时，运算放大器504的两个输入端的电压值应当相等，即Vref＝lo_cal=Vcs_pk*（ton+tdis）/Tsw。

图7示出了图6中采样补偿电路503的详细电路，包括：选通器401，其第一输入端接地，第二输入端接收预设的负电压（作为一个非限制性的例子，本实施例中为-0.1V）；第一比较器402，其正相输入端接收MOS晶体管M0（图4）的栅极电压Vg，其反相输入端连接选通器401的输出端；第一电容409，其第一端（例如下极板）接地，第二端（例如上极板）连接对第一电容409进行充电的第一充电通路以及对第一电容409进行放电的第一放电通路；第二电容411，其第一端（例如下极板）接地，第二端（例如上极板）连接对第二电容411进行充电的第二充电通路以及对第二电容411进行放电的第二放电通路；第二比较器412，其正相输入端连接第二电容411的第二端，其反相输入端连接第一电容409的第二端；逻辑控制电路403，其输入端连接第一比较器402和第二比较器412的输出端，根据第一比较器402和第二比较器412的输出端的比较结果控制选通器401第一充电通路、第一放电通路、第二充电通路和第二放电通路，并计算产生输出信号（ton+tdis）/Tsw。

本实施例中，第一充电通路具体包括：第一开关404和第一电流源406，串联在电源正极和第一电容409的第二端之间，第一开关404的控制端由逻辑控制电路403控制。第一放电通路包括：与第一电容409并联的第二开关408，其控制端由逻辑控制电路403控制。第二充电通路包括：第三开关405和第二电流源407，串联在电源正极和第二电容411的第二端之间，第三开关405的控制端由逻辑控制电路403控制。第二放电通路包括：与第二电容411并联的第四开关410，其控制端由逻辑控制电路403控制。此外，逻辑控制电路403还控制选通器401的控制端。

结合图4、图7和图8，图8中vc1为第一电容409的电压，vc2为第二电容411的电压，cmp_out为第一比较器402的输出信号，Vg为MOS晶体管M0的栅极电压。通过对Vg的波形分析可得，tdis=t3-t2，其中t3为MOS晶体管M0关断后续流二极管D开始放电到第一个LC谐振周期的一半（0.5*Tlc）结束时的时间，t2为第一个0.5*Tlc的时间。t2的起点不易采样获得，但是t2=t1，都是0.5*Tlc，其中t1是第二个0.5*Tlc的时间，t1更容易采样获得，因此可以推得tdis=t3-t1。图7所示的采样补偿电路正是基于上述推导来获得tdis，下面分两个阶段进行描述，即t1的采样阶段以及从t3减去t1的补偿阶段。

在采样阶段：MOS晶体管M0关断后，栅极电压Vg送入第一比较器402的正相输入端。MOS晶体管M0关断后，逻辑控制电路403发出控制信号给选通器401的控制端，选择-0.1V送入第一比较器402的反相输入端，第一比较器402的输出维持为高电平。电感电流IL降为零后开始LC谐振，Vg往负电压变化。当Vg<0.1V后，第一比较器402的输出为低电平，接着逻辑控制电路403发出控制信号给选通器401，选择0V（gnd）第一比较器402的反相输入端。半个LC谐振结束后，Vg从负电压往正电压变化过零，第一比较器402的输出变为高电平。逻辑控制电路403发出控制信号使得第一开关404导通，第二开关408关断，第一电流源406向第一电容409充电。直到第一个LC谐振周期结束Vg从正电压往负电压变化过零，第一比较器402的输出变为低电平。逻辑控制电路403发出控制信号关断第一开关404并维持第二开关408的关断状态。第一电容409的充电过程停止，且其两端的电压所对应的时间保持为0.5*tlc。这样t1就以电压的形式存储在第一电容409中，并送入第二比较器412的反相输入端。采样完成后可选择适当的时机结束当前的一个开关周期，如在第二个LC谐振阶段Vg从负电压往正电压变化过零(即MOS晶体管M0的漏端电压Vsw到达第二个谷底)时刻重新让MOS晶体管M0导通以实现谷底导通，降低导通时的损耗从而提高效率。

在补偿阶段：在MOS晶体管M0下一个开关周期的导通阶段，逻辑控制电路403发出控制信号给选通器401，选择-0.1V送入第一比较器402的反相输入端，同时强制第一比较器402的输出为低电平。MOS晶体管M0关断后强制第一比较器402的输出为低的信号失效，MOS晶体管M0漏端电压Vsw上升，续流二极管D导通，由于此时栅极电压Vg电压为零，第一比较器402的输出为高。逻辑控制电路403收到该信号后发出控制信号导通第三开关405，关断第四开关410，第二电流源407给第二电容411充电。第二电容411的上极板接到第二比较器412的正相输入端，维持充电直到第二电容411的电压超过0.5*Tlc采样阶段第一电容409上保持的电压（此电压对应于0.5*t1）。这部分时间记为tcomp，从t3（t3的获得方法例如是：以MOS晶体管M0关断时刻为起点，以栅极电压Vg第一次从负电压过零的时刻为终点）中减去则实现了补偿。补偿过程结束后逻辑控制电路403发出控制信号导通第二开关408以及第四开关410，将两个电容的电压清零。

根据上面的描述，Tcomp*i2/c2=t1*i1/c1，得到Tcomp=t1*(i1/i2)*(c2/c1)，设计i1=i2,c1=c2使得Tcomp=t1,由此实现了精确的tdis补偿。其中，i1为第一电流源406的输出电流，i2为第二电流源407的输出电流，c1是第一电容409的电容值，c2是第二电容411的电容值。

后面的开关周期重复上面的动作来完成实时t1的采样和补偿。逻辑控制电路403根据上述的信息，采用简单的逻辑运算可得到(ton+tdis)/Tsw，将此信号送给图6中的乘法器502。

本实施例还提供了一种非隔离LED驱动系统，包括相互耦合的图4中的LED驱动电路以及图6中的非隔离LED驱动恒流控制电路，其中非隔离LED驱动恒流控制电路输出的比较信号COMP可以输出至脉宽调制电路（未示出），该脉宽调制电路根据比较信号COMP的电压值来调节MOS晶体管M0的栅极电压Vg的占空比，即图6的非隔离LED驱动恒流控制电路对栅极电压Vg形成反馈回路，在稳定时，运算放大器504的两个输入端的电压值应当相等，即Vref＝lo_cal=Vcs_pk*（ton+tdis）/Tsw，使得整个驱动系统输出至负载LED的电流对的输入电压、输出电压以及电感量均不敏感，有利于实现优异的负载调整率、批量一致性以及线性调整率，能够省去线性调整率的补偿电路。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种非隔离LED驱动恒流控制电路，配置为与非隔离LED驱动电路耦合，所述非隔离LED驱动电路包括：

续流二极管，其阴极接收输入电压并连接LED负载的阳极；

MOS晶体管，其漏端连接所述续流二极管的阳极，其源极经由电流采样电阻接地，其栅极经由接地电阻接地；

其特征在于，所述非隔离LED驱动恒流控制电路包括：

采样补偿电路，对所述MOS晶体管的栅极电压进行采样，获得所述MOS晶体管的导通时间ton、所述MOS晶体管的开关周期Tsw、所述续流二极管在所述MOS晶体管关断时的导通时间tdis，并根据如下公式计算产生输出信号：(ton+tdis)/Tsw；

乘法器，将所述峰值采样电压Vcs_pk与所述采样补偿电路产生的输出信号(ton+tdis)/Tsw相乘；

运算放大器，其正相输入端接收预设的参考电压，其反相输入端与所述乘法器的输出端相连，其输出端输出比较信号，在所述运算放大器的输出稳定时，Vcs_pk*(ton+tdis)/Tsw＝Vref，其中Vref为所述预设的参考电压的电压值；

其中，所述采样保持电路包括：

逻辑控制电路，其输入端连接所述第一比较器和第二比较器的输出端，根据所述第一比较器和第二比较器的输出端的比较结果控制所述选通器、第一充电通路、第一放电通路、第二充电通路和第二放电通路，并计算产生所述输出信号(ton+tdis)/Tsw。

2.根据权利要求1所述的非隔离LED驱动恒流控制电路，其特征在于，所述第一充电通路包括：第一开关和第一电流源，串联在电源正极和所述第一电容的第二端之间，所述第一开关的控制端由所述逻辑控制电路控制；

3.根据权利要求2所述的非隔离LED驱动恒流控制电路，其特征在于，所述第一电容和第二电容的电容值相等，所述第一电流源和第二电流源的输出电流相等。

4.根据权利要求1所述的非隔离LED驱动恒流控制电路，其特征在于，所述预设的负电压的电压值为-0.1V。

5.根据权利要求1所述的非隔离LED驱动恒流控制电路，其特征在于，还包括：与所述运算放大器的输出端相连的脉宽调制电路，根据所述运算放大器输出的比较信号调节所述MOS晶体管的栅极电压的占空比。

6.一种非隔离LED驱动系统，其特征在于，包括权利要求1至5中任一项所述的非隔离LED驱动恒流控制电路以及与其耦合的非隔离LED驱动电路。