CN103576344B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN103576344B CN103576344B CN201310321482.6A CN201310321482A CN103576344B CN 103576344 B CN103576344 B CN 103576344B CN 201310321482 A CN201310321482 A CN 201310321482A CN 103576344 B CN103576344 B CN 103576344B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- modulator
- contact
- doping
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 720
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 134
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims description 35
- 229910045601 alloy Inorganic materials 0.000 claims description 31
- 239000000956 alloy Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000000203 mixture Substances 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000003989 dielectric material Substances 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 239000011148 porous material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000001131 transforming effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 description 58
- 239000007800 oxidant agent Substances 0.000 description 24
- 230000001590 oxidative effect Effects 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 238000005530 etching Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- 230000011664 signaling Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000001939 inductive effect Effects 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000348 solid-phase epitaxy Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001339 C alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 230000005571 horizontal transmission Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021483 silicon-carbon alloy Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体结构及其形成方法。一种半导体结构包括在同一衬底上的光子调制器和场效应晶体管。该光子调制器包括调制器半导体结构和采用与场效应晶体管的栅极电极相同的半导体材料的半导体接触结构。所述调制器半导体结构包括横向p-n结，且所述半导体接触结构包括另一横向p-n结。为了形成该半导体结构，可以在半导体衬底中构图波导形状的调制器半导体结构和场效应晶体管的有源区。栅极电介质层形成在所述调制器半导体结构和所述有源区上，并且随后从所述调制器半导体结构上去除。沉积、用图形构图并掺杂半导体材料层以形成用于场效应晶体管的栅极电极和用于波导的半导体接触结构。
Description
技术领域
本公开涉及半导体结构，具体地，涉及具有采用与场效应晶体管的栅极电极相同的半导体材料的接触结构的光子调制器，以及制造该光子调制器的方法。
背景技术
半导体波导可以用在微光子器件中以实现光在微米范围或毫米范围内的距离上的高效长范围传输。半导体波导通常采用单晶半导体材料来最小化由于光吸收导致的信号损失。半导体波导中的半导体材料具有相对高的折射率。例如，硅和锗分别具有约3.45和约4.0的折射率。具有更低折射常数的电介质材料围绕半导体波导，以便对于以掠射角照射在半导体波导和所述电介质材料之间的界面上的光，在所述界面处满足全反射条件。半导体波导因此可以用来传输波长大于与半导体材料的带隙对应的波长的光。通常，在半导体波导中采用红外光。
很多微光子器件以某种方式在半导体波导中操纵光。例如，半导体波导中的光可以被吸收、反射或者诱导以改变相位。在波导中操纵信号的一种方法是增加光子调制器。光子调制器的增加使得，相比于传播通过没有相位调节能力的波导的光学信号的相位，以不同的每传播距离速率传播通过调节器的光学信号的相位能够改变。
将光子部件（即，波导和调制器）与硅衬底上的互补金属半导体氧化物（CMOS）和双极互补金属半导体氧化物技术相结合，能够实现片上和芯片到芯片的光学互连。然而，将光子部件与CMOS和BiCMOS相集成是一个挑战，这是因为需要将不同的处理步骤集成到制造工艺序列中。因此需要一种有效地集成制造步骤以使处理步骤的数量最少并且减少处理时间和成本的方法。
发明内容
一种半导体结构包括在同一衬底上的光子调制器和场效应晶体管。该光子调制器包括调制器半导体结构和采用与场效应晶体管的栅极电极相同的半导体材料的半导体接触结构。所述调制器半导体结构包括横向p-n结，且所述半导体接触结构包括另一横向p-n结。为了形成该半导体结构，可以在半导体衬底中构图波导形状的调制器半导体结构和场效应晶体管的有源区。栅极电介质层形成在所述调制器半导体结构和所述有源区上，并且随后从所述调制器半导体结构上被去除。沉积、用图形构图以及掺杂半导体材料层以形成用于场效应晶体管的栅极电极和用于波导的半导体接触结构。
根据本公开的一方面，提供了一种半导体结构，该半导体结构包括位于半导体衬底上的光子调制器。该光子调制器包括：调制器半导体结构，其位于所述半导体衬底内、具有均匀的宽度和均匀的厚度、具有与至少一种电介质材料接触的侧壁和底表面、并且具有位于该调制器半导体结构的p掺杂调制器半导体部分与该调制器半导体结构的n掺杂调制器半导体部分之间的第一横向p-n结；以及半导体接触结构，位于所述半导体衬底上并且具有在p掺杂的半导体接触部分与n掺杂的半导体接触部分之间的第二横向p-n结，其中所述p掺杂的半导体接触部分与所述p掺杂的调制器半导体部分接触，并且所述n掺杂的半导体接触部分与所述n掺杂的调制器半导体部分接触。
在本公开的另一个方面中，提供了一种形成半导体结构的方法。该方法包括：形成调制器半导体结构，该调制器半导体结构具有均匀的宽度和均匀的厚度并且具有与半导体衬底中的至少一种电介质材料接触的侧壁和底表面；通过在所述调制器半导体结构中形成p掺杂的调制器半导体部分和n掺杂的调制器半导体部分，在所述调制器半导体结构中形成第一横向p-n结；在所述半导体衬底上并且直接在所述调制器半导体结构上形成半导体接触结构；以及通过在所述半导体接触结构中形成p掺杂的半导体接触部分和n掺杂的半导体接触部分，在所述半导体接触结构中形成第二横向p-n结，其中一旦形成所述p掺杂的半导体接触部分，所述p掺杂的半导体接触部分就与所述p掺杂的调制器半导体部分接触，并且一旦形成所述n掺杂的半导体接触部分，所述n掺杂的半导体接触部分就与所述n掺杂的调制器半导体部分接触。
附图说明
图1是根据本公开的第一实施例，在形成用于场效应晶体管的有源区、调制器半导体结构和波导半导体结构以及形成栅极电介质层之后的第一示例性半导体结构的垂直横截面视图。
图2是根据本公开第一实施例，在从所述调制器半导体结构之上去除栅极电介质层的一部分之后的第一示例性半导体结构的垂直横截面视图。
图3是根据本公开第一实施例，在沉积均厚半导体材料层之后的第一示例性半导体结构的垂直横截面视图。
图4是根据本公开第一实施例，在可选的退火之后的第一示例性半导体结构的垂直横截面视图。
图5是根据本公开第一实施例，在构图该均厚半导体材料层的半导体材料以形成栅极电极和半导体接触结构之后的第一示例性半导体结构的垂直横截面视图。
图6是根据本公开第一实施例，在形成电介质间隔物之后的第一示例性半导体结构的垂直横截面视图。
图6A是图6的第一示例性半导体结构的自顶向下的视图。
图7是根据本公开第一实施例，在用第一导电类型的掺杂剂掺杂半导体接触结构的第一端部以形成第一导电类型掺杂的端部之后的、第一示例性半导体结构的垂直横截面视图。
图8是根据本公开第一实施例，在掺杂半导体接触结构的第二端部以形成第二导电类型掺杂的端部之后的、第一示例性半导体结构的垂直横截面视图。
图9是根据本公开第一实施例，在用第一导电类型的掺杂剂掺杂所述半导体接触结构的中央部分以形成第一导电类型掺杂的半导体接触部分之后以及在掺杂调制器半导体结构以形成第一导电类型掺杂的调制器半导体部分之后的、第一示例性半导体结构的垂直横截面视图。
图10是根据本公开第一实施例，在用第二导电类型的掺杂剂掺杂半导体接触结构的中央部分的子部分以形成第二导电类型掺杂的半导体接触部分之后以及在掺杂调制器半导体结构的一部分以形成第二导电类型掺杂的调制器半导体部分之后的、第一示例性半导体结构的垂直横截面视图。
图11是根据本公开第一实施例，在去除注入掩模层之后的第一示例性半导体结构的垂直横截面视图。
图11A是图11的第一示例性半导体结构的自顶向下的视图。
图12是根据本公开第一实施例，在形成接触层电介质材料层以及在所述接触层电介质材料层中形成各种接触过孔之后的、第一示例性半导体结构的垂直横截面视图。
图13是根据本公开第一实施例，在形成各种金属半导体合金部分之后的第一示例性半导体结构的垂直横截面视图。
图14是根据本公开第一实施例，在形成各种接触过孔结构之后的第一示例性半导体结构的垂直横截面视图。
图15是根据本公开第二实施例的第二示例性半导体结构的垂直横截面视图。
图16是根据本公开第三实施例的第三示例性半导体结构的垂直横截面视图。
图17是根据本公开第四实施例的第四示例性半导体结构的垂直横截面视图。
图18是根据本公开第五实施例的第五示例性半导体结构的垂直横截面视图。
图19是根据本公开第六实施例，在形成至少一个衬垫层、第一浅沟槽和电介质沟槽间隔物之后的第六示例性半导体结构的垂直横截面视图。
图20是根据本公开第六实施例，在形成局部化的掩埋氧化物层之后的第六示例性半导体结构的垂直横截面视图。
图21是根据本公开第六实施例，在形成第二浅沟槽之后的第六示例性半导体结构的垂直横截面视图。
图22是根据本公开第六实施例，在形成浅沟槽隔离结构之后的第六示例性半导体结构的垂直横截面视图。
图23是根据本公开第六实施例，在去除至少一个衬垫层以及使所述浅沟槽隔离结构凹进之后的第六示例性半导体结构的垂直横截面视图。
图24是根据本公开第六实施例，在采用与场效应晶体管的栅极电极相同的半导体材料形成调制器半导体结构以及半导体接触结构之后的第六示例性半导体结构的垂直横截面视图。
图25是根据本公开第七实施例，在调制器半导体结构中的p掺杂的调制器半导体部分和n掺杂的调制器半导体部分之间形成第一横向p-n结之后的第七示例性半导体结构的垂直横截面视图。
具体实施方式
如上所述，本公开涉及具有采用与场效应晶体管的栅极电极相同的半导体材料的接触结构的光子调制器，以及制造该光子调制器的方法，现在将结合附图详细描述所述光子调制器和所述方法。贯穿附图，相同的参考数字或字母用于表示相似或等同的元件。附图不一定按比例绘制。
参考图1，根据本公开第一实施例的第一示例性半导体结构包括半导体衬底8。该半导体衬底8可以是绝缘体上半导体（SOI）衬底，其包括支撑衬底10、掩埋绝缘体层20以及包含半导体材料的顶部半导体层的垂直叠层。衬底10可以包括半导体材料、绝缘体材料、导电材料或其组合。掩埋绝缘体层20包括诸如电介质氧化物、电介质氮化物和/或电介质氧氮化物的电介质材料。例如，掩埋绝缘体层20可以包括氧化硅。
通过采用本领域中已知的方法，用诸如氧化硅、氮化硅、氧氮化硅或其组合代替所述顶部半导体层的一些部分，可以形成至少一个浅沟槽隔离结构22。该顶部半导体层的剩余部分被分成多个分离的半导体材料部分，该多个半导体材料部分至少通过至少一个浅沟槽隔离结构22彼此横向间隔开。该顶部半导体层的剩余部分可以包括例如：随后形成光子调制器的一部分的调制器半导体结构30（即，用于调制器的半导体结构）；波导半导体结构32；以及随后形成场效应晶体管的体区、源极区和漏极区的有源区34。
可以用于顶部半导体层并且因此可用于调制器半导体结构30、波导半导体结构32和有源区34的半导体材料包括但不限于：硅、锗、硅锗合金、硅碳合金、硅锗碳合金、砷化镓、砷化铟、磷化铟、III-V化合物半导体材料、II-VI化合物半导体材料、有机半导体材料及其它化合物半导体材料。调制器半导体结构30、波导半导体结构32和有源区34的半导体材料可以是单晶的、多晶的或者非晶的。在一个实施例中，调制器半导体结构30、波导半导体结构32和有源区34的半导体材料可以是单晶的，可以是单晶半导体材料。在一个实施例中，调制器半导体结构30、波导半导体结构32和有源区34的半导体材料可以是单晶的，可以是单晶硅。
调制器半导体结构30、波导半导体结构32和有源区34的半导体材料可以是本征的或轻掺杂的。例如，调制器半导体结构30的材料可以基本没有p型掺杂剂或n型掺杂剂，或者可以包括p型掺杂剂或n型掺杂剂。在一个实施例中，调制器半导体结构30、波导半导体结构32和有源区34可以独立地用p型掺杂剂或n型掺杂剂掺杂。此外，调制器半导体结构30、波导半导体结构32和有源区34中每一个的掺杂剂浓度可以独立地控制。在一个实施例中，波导半导体结构32是本征的，或者用p型掺杂剂或n型掺杂剂掺杂。
在一个实施例中，调制器半导体结构30沿着与图1的垂直横截面视图的平面垂直的方向具有均匀的宽度和均匀的厚度。在这种情况下，调制器半导体结构30的侧壁被均匀的宽度横向间隔开，并且横向接触至少一个浅沟槽隔离结构22。此外，调制器半导体结构30的底表面与掩埋绝缘体层20的顶表面接触。调制器半导体结构30的宽度依赖于调制器半导体结构30的半导体材料的介电常数以及要沿调制器半导体结构30的长度方向（即，在垂直于图1的垂直横截面视图的方向上）传输的光学信号的波长，并且可以为300nm-6000nm，当然，也可以采用更小和更大的宽度。调制器半导体结构30的深度依赖于调制器半导体结构30的半导体材料的介电常数以及要沿调制器半导体结构30的长度方向（即，在垂直于图1的垂直横截面视图的方向上）传输的光学信号的波长，并且可以为100nm-6000nm，当然，也可以采用更小和更大的宽度。
在一个实施例中，波导半导体结构32沿着与图1的垂直横截面视图的平面垂直的方向具有均匀的宽度和均匀的厚度。在这种情况下，波导半导体结构32的侧壁被均匀的宽度横向间隔开，并且横向接触所述至少一个浅沟槽隔离结构22。此外，波导半导体结构32的底表面与掩埋绝缘体层20的顶表面接触。波导半导体结构32的宽度依赖于波导半导体结构32的半导体材料的介电常数以及要沿波导半导体结构32的长度方向（即，在垂直于图1的垂直横截面视图的方向上）传输的光学信号的波长，并且可以为300nm-6000nm，当然，也可以采用更小和更大的宽度。波导半导体结构32的深度依赖于波导半导体结构32的半导体材料的介电常数以及要沿调制器半导体结构30的长度方向（即，在垂直于图1的垂直横截面视图的方向上）传输的光学信号的波长，并且可以为100nm-6000nm，当然，也可以采用更小和更大的宽度。如果具有相同波长的光学信号要传输经过调制器半导体结构30和波导半导体结构32，则调制器半导体结构30和波导半导体结构32的宽度可以相同。在一个实施例中，调制器半导体结构30和波导半导体结构32的深度可以相同。
有源区34可以以用于形成场效应晶体管的体区的掺杂剂浓度用p型掺杂剂或n型掺杂剂掺杂。有源区34的掺杂可以例如通过掩蔽离子注入进行。
栅极电介质层50L形成在调制器半导体结构30、波导半导体结构32和有源区34的顶表面上。在一个实施例中，栅极电介质层50L可以包括沉积在调制器半导体结构30、波导半导体结构32、有源区34和至少一个浅沟槽隔离结构22的整个顶表面上的均厚层（即，未构图的层）。例如，栅极电介质层50L可以包括具有电介质金属氧化物的电介质金属氧化物层，所述电介质金属氧化物具有大于7.9的介电常数，其也称为高k电介质材料。作为替代或者另外地，该栅极电介质层50L可以包括选择性地形成在半导体表面上而不形成在电介质表面上的电介质材料。例如，栅极电介质层50L可以包括仅形成在调制器半导体结构30、波导半导体结构32和有源区34的物理暴露的半导体表面上而不形成在至少一个浅沟槽隔离结构22的表面上的调制器半导体结构30、波导半导体结构32和有源区34的热氧化物。栅极电介质层50L的厚度可以为1nm-10nm，当然也可以采用更小和更大的厚度。
参考图2，在栅极电介质层50L之上施加光致抗蚀剂层57，光刻构图该光致抗蚀剂层57以形成在调制器半导体结构30的至少一个部分上的至少一个开口。由此，沿着调制器半导体结构30的宽度方向的光致抗蚀剂层57中每个开口的宽度大于调制器半导体结构30的宽度。通过例如湿法蚀刻或干法蚀刻，蚀刻栅极电介质层50L的物理暴露的部分，在栅极电介质层50L中形成具有与光致抗蚀剂层57中的至少一个开口相同的形状的至少一个开口。调制器半导体结构30的顶表面在栅极电介质层50L中的每个开口中物理暴露。在一个实施例中，不从有源区34之上或者从波导半导体区域32之上去除栅极电介质层50L。
在一个实施例中，调制器半导体结构30的整个顶表面可以物理暴露。在这种情况下，光致抗蚀剂层57中的开口的整个侧壁位于至少一个浅沟槽隔离结构22上。
在另一个实施例中，光致抗蚀剂层57中的至少一个开口横向跨骑调制器半导体结构30的一部分。光致抗蚀剂层57中的至少一个开口中的每个开口的整个侧壁位于调制器半导体结构30上，或者与调制器半导体结构30横向接触的至少一个浅沟槽隔离结构22上。在一个实施例中，光致抗蚀剂层57中每个开口的形状可以是矩形的。沿调制器半导体结构30的长度方向的每个开口的尺寸可以是50微米到10mm，当然也可以采用更小和更大的尺寸。在一个实施例中，多个开口可以形成于光致抗蚀剂层57中，并且开口的节距（pitch）可以为100微米到20mm，当然也可以采用更小和更大的节距。
参考图3，例如通过化学气相沉积，在构图的栅极电介质层50L上沉积半导体材料层60L作为均厚（未构图的）层。半导体材料层60L直接沉积在构图的栅极电极层50L上以及物理暴露的调制器半导体结构30的（一个或多个）顶表面。
半导体材料层60L可以掺杂为本征半导体材料层或者掺杂为掺杂的半导体材料层。此外，可以以各种掺杂剂浓度用各种导电类型（即，p型或n型）的掺杂剂独立地掺杂半导体材料层60L的各部分。尽管描述了本公开采用这样的实施例，其中位于调制器半导体结构30上的半导体材料层60L的一部分在该半导体材料层的构图之后在分开的掩蔽离子注入步骤中被掺杂，但是此处想到了如下实施例，其中：在调制器半导体结构30上的半导体材料层60L的部分的各种离子注入步骤完全或部分地在半导体材料层60L的构图之前进行。
在一个实施例中，半导体材料层60L沉积为多晶半导体材料层。例如，半导体材料层60L可以是多晶硅层、多晶硅锗合金层或者任何其它多晶半导体材料层。
在另一个实施例中，半导体材料层60L沉积为非晶半导体材料层。在该实施例中，半导体材料层60L可以包括任何非晶半导体材料，该非晶半导体材料包括但不限于非晶硅和非晶硅锗合金。
在又一实施例中，可以采用外延半导体沉积工艺来形成半导体材料层60L。在该实施例中，调制器半导体结构30可以包括第一单晶半导体材料，并且半导体材料层60L可以包括与调制器半导体结构30外延对准的（一个或多个）外延半导体材料部分60C，如图4所示。每个外延半导体材料部分60C位于调制器半导体结构30的一部分上并且在至少一个浅沟槽隔离结构22的外围部分上横向延伸，直到该外延对准从调制器半导体结构30的边缘横向传播的程度。半导体材料层60L还可以包括多晶半导体材料部分60A，该多晶半导体材料部分60A位于栅极电介质层50L上或者与在外延半导体沉积期间该外延对准横向传播的距离相比更远离调制器半导体结构30的至少一个浅沟槽隔离结构22的部分上。
在一个实施例中，每个外延半导体材料部分60C可以包括单晶硅，并且每个多晶半导体材料部分60A可以包括多晶硅。在另一个实施例中，每个外延半导体材料部分60C可以包括单晶硅锗合金，并且每个多晶半导体材料部分60A可以包括多晶硅锗合金。在又一个实施例中，每个外延半导体材料部分60C可以包括任何其它单晶半导体材料，并且每个多晶半导体材料部分60A可以包括具有与该单晶半导体材料相同成分的多晶半导体材料。
如果半导体材料层60L沉积为非晶半导体材料层，则图3的第一示例性半导体结构可以在升高的温度下被退火，该升高的温度引起非晶半导体材料的固相外延，这在本领域中是已知的。该固相外延过程可以将非晶半导体材料层转化为（一个或多个）外延半导体材料部分60C以及多晶半导体材料部分60A的组合，如图4所示。在该实施例中，非晶半导体材料的一部分被转化成与调制器半导体结构30的第一单晶半导体材料外延对准的第二单晶半导体材料。
尽管描述了本公开采用这样的实施例，其中：（一个或多个）外延半导体材料部分60C以及多晶半导体材料部分60A的组合形成为半导体材料层60L或者由半导体材料层60L形成，但是在此处想到了其中整个半导体材料层60L都是多晶的实施例。在这种实施例中，（一个或多个）外延半导体材料部分60C被（一个或多个）多晶半导体材料部分代替。
参考图5，例如通过施加和构图光致抗蚀剂层59并且通过蚀刻将该光致抗蚀剂层中的图形转移到半导体材料层60L中，构图半导体材料层60L的半导体材料，该蚀刻可以是诸如反应离子蚀刻的各向异性蚀刻或者诸如湿法蚀刻的各向同性蚀刻。在有源区68上的半导体材料层60L的剩余部分构成包括多晶半导体材料的栅极电极68。与调制器半导体结构30接触的半导体材料层60L的剩余部分构成半导体接触结构60，该半导体接触结构60包括单晶半导体材料或多晶半导体材料。该半导体接触结构60的底表面的外围部分与至少一个浅沟槽隔离结构22的顶表面接触。
该半导体接触结构60具有与栅极电极68相同的半导体成分，即除了p型掺杂剂或n型掺杂的种（species）和/或浓度之外相同的成分。如果半导体接触结构60和栅极电极68是本征的并且具有相同类型和相同浓度的掺杂，则半导体接触结构60具有该相同的成分。随后例如通过灰化去除光致抗蚀剂层59。
参考图6和6A，例如通过湿法蚀刻、反应离子蚀刻或其组合去除栅极电介质层50L的物理暴露部分。在栅极电极68下方的栅极电介质层50L的剩余部分构成栅极电介质50。
在该第一示例性半导体结构上共形地沉积电介质材料层，并且随后通过诸如反应离子蚀刻的各向异性蚀刻对该电介质材料层进行各向异性蚀刻。通过该各向异性蚀刻去除该电介质材料层的水平部分。与栅极电极68的侧壁接触并且横向围绕栅极电极68的侧壁的电介质材料层的剩余部分构成电介质栅极间隔物54，与半导体接触结构60的侧壁接触并且横向围绕半导体接触结构60的侧壁的电介质材料层的剩余部分构成电介质间隔物52。电介质栅极间隔物54和电介质间隔物52在同一处理步骤期间（即，在各向异性蚀刻步骤期间）同时形成。电介质间隔物52具有与栅极电介质间隔物54相同的成分。此外，在电介质栅极间隔物54的底部（即，在与有源区34接触的最低部分处）测量的电介质栅极间隔物54的厚度，可以与在电介质间隔物52的底部（即，在与至少一个浅沟槽隔离结构22接触的最底部分处）测量的电介质间隔物52的厚度相同。
参考图7，可以形成第一离子注入掩模层71并且光刻构图该掩模层71以物理暴露半导体接触结构60的第一端部。第一离子注入掩模层71可以是光致抗蚀剂层。将可以是p型掺杂剂或n型掺杂剂的第一导电类型掺杂剂注入到半导体接触结构60的第一端部中，以形成第一导电类型掺杂的端部65，该端部65可以是p掺杂半导体区域或n掺杂半导体区域。第一导电类型掺杂的端部65可以与调制器半导体结构30接触或者不与其接触。在一个实施例中，第一导电类型掺杂的端部65不与调制器半导体结构30接触，而与至少一个浅沟槽隔离结构22接触。
在一个实施例中，第一导电类型掺杂的端部65用第一导电类型的掺杂剂重掺杂。例如，第一导电类型掺杂的端部65中的第一导电类型掺杂剂的浓度可以大于3.0x1019/cm3。在一个实施例中，第一导电类型掺杂的端部65中的第一导电类型掺杂剂的浓度可以大于3.0x1020/cm3。
在一个实施例中，形成第一导电类型掺杂的端部65的离子注入步骤可以用来形成另外的第一导电类型掺杂的部分。例如，可以在形成第一导电类型掺杂的端部65的离子注入期间，通过向未被栅极电极68或电介质栅极间隔物54遮蔽的有源区34的部分中注入第一导电类型掺杂剂，在有源区34中形成源极区34S和漏极区34D。有源区34的剩余部分构成场效应晶体管的体区34B。在一个实施例中，体区34B可以具有第二导电类型的掺杂，该第二导电类型是与第一导电类型相反的类型。例如，如果第一导电类型是p型，则第二导电类型是n型，反之亦然。随后例如通过灰化去除第一离子注入掩模层71。
参考图8，可以形成第二离子注入掩模层73并且光刻构图该掩模层73以物理暴露半导体接触结构（60、65)的第二端部。第二离子注入掩模层73可以是光致抗蚀剂层。半导体接触结构（60、65)的第二端部位于第一导电类型掺杂的端部65的相对侧。将第二导电类型的掺杂剂注入到半导体接触结构（60、65)的第二端部中以形成第二导电类型掺杂的端部66。如果第一导电类型掺杂的端部65是p掺杂的半导体区域，则第二导电类型掺杂的端部66是n掺杂的半导体区域，反之亦然。第二导电类型掺杂的端部66可以与调制器半导体结构30接触或者不与其接触。在一个实施例中，第二导电类型掺杂的端部66不与调制器半导体结构30接触，而与所述至少一个浅沟槽隔离结构22接触。
在一个实施例中，第二导电类型掺杂的端部66用第二导电类型的掺杂剂重掺杂。例如，第二导电类型掺杂的端部66中的第二导电类型掺杂剂的浓度可以大于3.0x1019/cm3。在一个实施例中，第二导电类型掺杂的端部66中的第二导电类型掺杂剂的浓度可以大于3.0x1020/cm3。
在一个实施例中，形成第二导电类型掺杂的端部66的离子注入步骤可以用来形成另外的第二导电类型掺杂的部分（未示出）。随后例如通过灰化去除第二离子注入掩模层73。
参考图9，可以形成第三离子注入掩模层75并且光刻构图该掩模层75以物理暴露半导体接触结构（60、65、66)的中央部分。第三离子注入掩模层75可以是光致抗蚀剂层。在一个实施例中，半导体接触结构（60、65、66)的中央部分可以被选择为不包括第一导电类型掺杂的端部65或第二导电类型掺杂的端部66中的任何一个。在一个实施例中，第三离子注入掩模层75中的开口可以被选择为至少从位于一侧的调制器半导体结构30的一个侧壁（见图8）横向延伸并且至少到达位于另一侧的调制器半导体结构30的另一侧壁。
将第一导电类型的离子注入到半导体接触结构（60、65、66)的中央部分中以形成第一导电类型掺杂的半导体接触部分61。换而言之，半导体接触结构（60、65、66)的被注入的中央部分被转化成第一导电类型掺杂的半导体接触部分61。在一个实施例中，第一导电类型掺杂的半导体接触部分61可以至少与调制器半导体结构30的宽度一样宽。
在一个实施例中，第一导电类型掺杂的半导体接触部分61中的掺杂剂浓度可以小于第一导电类型掺杂的端部65中的掺杂剂浓度。例如，第一导电类型掺杂的半导体接触部分61中的第一导电类型掺杂剂的浓度可以为1.0x1016/cm3到1.0x1020/cm3。在一个实施例中，第一导电类型掺杂的半导体接触部分61中的第一导电类型掺杂剂的浓度可以为1.0x1017/cm3到1.0x1019/cm3。
在一个实施例中，离子注入的能量可以被选择位将另外的第一导电类型的掺杂剂传递到调制器半导体结构30中（见图8）。在该实施例中，第一导电类型的掺杂剂可以以第一剂量同时注入到调制器半导体结构（30；见图8）和半导体接触结构（60、65、66；见图8）的中央部分中。调制器半导体结构30的至少一部分被转化成具有第一导电类型的掺杂的第一导电类型掺杂的调制器半导体部分31。在一个实施例中，整个调制器半导体结构30可以被转化成第一导电类型掺杂的调制器半导体部分31。可以通过以第一剂量同时向调制器半导体结构和半导体接触结构中注入第一导电类型的掺杂剂，形成第一导电类型掺杂的半导体接触部分61和第一导电类型掺杂的调制器半导体部分31。
在一个实施例中，第一导电类型掺杂的调制器半导体部分31中的掺杂剂浓度可以与第一导电类型掺杂的半导体接触部分61中的掺杂剂浓度具有相同的量级。例如，第一导电类型掺杂的调制器半导体部分31中的第一导电类型掺杂剂的浓度可以为1.0x1016/cm3到1.0x1020/cm3。在一个实施例中，第一导电类型掺杂的调制器半导体部分31中的第一导电类型掺杂剂的浓度可以为1.0x1017/cm3到1.0x1019/cm3。
在一个实施例中，第一导电类型掺杂的半导体接触部分61的侧壁可以与第一导电类型掺杂的端部65和第二导电类型掺杂的端部66的侧壁间隔开。如果除了第一和第二导电类型掺杂的端部（65、66）之外的半导体接触结构（60、65、66）的部分60在图8的处理步骤结束时是本征的，则在图9的处理步骤中，可以在该半导体接触结构的子部分中形成第一本征半导体接触部分63和第二本征半导体接触部分64。第一本征半导体接触部分63与第一导电类型的端部65和第一导电类型掺杂的半导体接触部分61横向接触。第二本征半导体接触部分64与第二导电类型的端部66和第一导电类型掺杂的半导体接触部分61横向接触。
参考图10，可以形成第四离子注入掩模层77并且光刻构图该掩模层77以物理暴露第一导电类型掺杂的半导体接触部分61的一部分。第四离子注入掩模层77可以是光致抗蚀剂层。在一个实施例中，第一导电类型掺杂的半导体接触部分61的选定部分的物理暴露部分可以被选择成包括第二本征半导体接触部分64的一部分，或者横向接触第二本征半导体接触部分64的侧壁。
将第二导电类型的离子注入到第一导电类型掺杂的半导体接触部分61的物理暴露部分中。第一导电类型掺杂的半导体接触部分61的被注入部分被转化成第二导电类型掺杂的半导体接触部分62。注入的第二导电类型的离子的剂量被选择成使得第二导电类型掺杂的半导体接触部分62具有第二导电类型的净掺杂。换而言之，第二导电类型掺杂的半导体接触部分62中的第二导电性掺杂剂的数量大于第二导电类型掺杂的半导体接触部分62中第一导电性掺杂剂的数量。在一个实施例中，第二导电类型掺杂的半导体接触部分62中的第二导电性掺杂剂的数量可以是第二导电类型掺杂的半导体接触部分62中第一导电性掺杂剂的数量约两倍。
一旦形成，第二导电类型掺杂的半导体接触部分62就与第一导电类型掺杂的半导体接触部分61横向接触。横向p-n结在第一导电类型掺杂的半导体接触部分61和第二导电类型掺杂的半导体接触部分62之间形成。该横向p-n结在此处称为第二横向p-n结（与在该第二p-n结下方形成并且在下文中描述的另一p-n结对比）。在一个实施例中，第一导电类型掺杂的半导体接触部分61可以是p掺杂的半导体接触部分，并且第二导电类型掺杂的半导体接触部分62可以是n掺杂的半导体接触部分。在另一个实施例中，第一导电类型掺杂的半导体接触部分61可以是n掺杂的半导体接触部分，并且第二导电类型掺杂的半导体接触部分62可以是p掺杂的半导体接触部分。
在一个实施例中，第二导电类型掺杂的半导体接触部分62中的第二导电类型掺杂剂的净掺杂剂浓度（即，第二导电类型掺杂剂的掺杂剂浓度减去第一导电类型掺杂剂的掺杂剂浓度）可以小于第二导电类型掺杂的端部66中的掺杂剂浓度。例如，第二导电类型掺杂的半导体接触部分62中的第二导电类型掺杂剂的净掺杂剂浓度可以为1.0x1016/cm3到1.0x1020/cm3。在一个实施例中，第二导电类型掺杂的半导体接触部分62中的第二导电类型掺杂剂的净掺杂剂浓度可以为1.0x1017/cm3到1.0x1019/cm3。
在一个实施例中，离子注入的能量可以被选择为将另外的第二导电类型掺杂剂传递到第一导电类型掺杂的调制器半导体部分31的位于第四离子注入掩模层77中的开口之下的部分中。在该实施例中，可以以第二剂量同时将第二导电类型掺杂剂注入到第一导电类型掺杂的调制器半导体部分31的位于第四离子注入掩模层77中的开口之下的部分中，该第二剂量大于用于形成第一导电类型掺杂的调制器半导体部分31的第一剂量。在一个实施例中，第二剂量可以是第一剂量的约两倍。第一导电类型掺杂的调制器半导体部分31的被注入部分被转化成具有第二导电类型的掺杂的第二导电类型掺杂的调制器半导体部分32。在一个实施例中，调制器半导体结构的大约一半可以是第一导电类型掺杂的调制器半导体部分31的剩余部分，并且剩下的可以是第二导电类型掺杂的调制器半导体部分32。因此，可以通过以大于第一剂量的第二剂量同时向调制器半导体结构的一部分和半导体接触结构的一部分中注入第二掺杂类型的掺杂剂，形成第二导电类型掺杂的半导体接触部分62和第二导电类型掺杂的调制器半导体部分32。在这种情况下，第一横向p-n结合第二横向p-n结同时形成。
一旦形成，第二导电类型掺杂的调制器半导体部分32就与第一导电类型掺杂的调制器半导体部分31横向接触。另一横向p-n结在第一导电类型掺杂的调制器半导体部分31和第二导电类型掺杂的调制器半导体部分32之间形成。该横向p-n结在此处称为第二横向p-n结（对比于第一导电类型掺杂的半导体接触部分61和第二导电类型掺杂的半导体接触部分62之间的第二p-n结）。在一个实施例中，第一导电类型掺杂的调制器半导体部分31可以是p掺杂的半导体接触部分，并且第二导电类型掺杂的调制器半导体部分32可以是n掺杂的半导体接触部分。在另一个实施例中，第一导电类型掺杂的调制器半导体部分31可以是n掺杂的半导体接触部分，并且第二导电类型掺杂的调制器半导体部分32可以是p掺杂的半导体接触部分。第一p-n结可以延伸穿过调制器半导体结构（31、32）的整个长度，并且位于调制器半导体结构（31、32）的两个长度方向上的侧壁之间大约半程的垂直平面内。第一横向p-n结和第二横向p-n结在同一垂直平面内。
在一个实施例中，第二导电类型掺杂的调制器半导体部分32中的第二导电类型的净掺杂剂浓度可以与第二导电类型掺杂的半导体接触部分62中的净掺杂剂浓度具有相同的量级。例如，第二导电类型掺杂的调制器半导体部分32中的第二导电类型掺杂剂的净掺杂剂浓度可以为1.0x1016/cm3到1.0x1020/cm3。在一个实施例中，第二导电类型掺杂的调制器半导体部分32中的第二导电类型掺杂剂的净掺杂剂浓度可以为1.0x1017/cm3到1.0x1019/cm3。
在一个实施例中，第二导电类型掺杂的半导体接触部分62的侧壁与第二导电类型掺杂的端部66间隔开。第二本征半导体接触部分64可以与第二导电类型的端部66和第二导电类型掺杂的半导体接触部分62横向接触。
在一个实施例中，第一导电类型掺杂的端部65中的掺杂剂浓度可以大于第一导电类型掺杂的半导体接触部分61中的掺杂剂浓度，并且第二导电类型掺杂的端部66中的掺杂剂浓度可以大于第二导电类型掺杂的半导体接触部分62中的第二导电类型掺杂剂的净掺杂剂浓度。
在一个实施例中，第一导电类型掺杂的端部65是p掺杂的端部，第一导电类型掺杂的半导体接触部分61可以是p掺杂的半导体接触部分，第二导电类型掺杂的端部66是n掺杂的端部，第二导电类型掺杂的半导体接触部分62可以是n掺杂的半导体接触部分。在另一个实施例中，第一导电类型掺杂的端部65是n掺杂的端部，第一导电类型掺杂的半导体接触部分61可以是n掺杂的半导体接触部分，第二导电类型掺杂的端部66是p掺杂的端部，以及第二导电类型掺杂的半导体接触部分62可以是p掺杂的半导体接触部分。
半导体接触结构（65、63、61、62、64、66）被构造成使得：位于该半导体接触结构的第一端的p型掺杂的端部（65或66）相比于邻近n掺杂的半导体接触部分（62或61）而更邻近p掺杂的半导体接触部分（61或62），并且位于该半导体接触结构的第二端的n型掺杂的端部（66或65）相比于邻近p掺杂的半导体接触部分（61或62）而更邻近n掺杂的半导体接触部分（62或61）。
此外，半导体接触结构（65、63、61、62、64、66）被构造成使得：本征半导体接触部分（63或64）与p掺杂端部（65或66）以及p掺杂的半导体接触部分（61或62）横向接触，且另一本征半导体接触部分（64或63）与n掺杂端部（66或65）以及n掺杂的半导体接触部分（62或61）横向接触。
参考图11和11A，例如通过灰化去除第四离子注入掩模层77。
参考图12，接触层电介质材料层80可以通过例如化学气相沉积（CVD）或旋涂形成。接触层电介质材料层80包括诸如下述的电介质材料：硅酸盐玻璃、有机硅酸盐玻璃（OSG）材料、通过化学气相沉积形成的SiCOH基低k材料、旋涂玻璃（SOG）、或者诸如SiLKTM的旋涂低k电介质材料、等等。硅酸盐玻璃包括未掺杂硅酸盐玻璃（USG）、硼硅酸盐玻璃（BSG）、磷硅酸盐玻璃（PSG）、氟硅酸盐玻璃（FSG）、硼磷硅酸盐玻璃（BPSG）等。该电介质材料可以是介电常数小于3.0的低介电常数（低k）材料。该电介质材料可以是无孔的或多孔的。
例如通过施加光致抗蚀剂层（未示出）、光刻构图该光致抗蚀剂层使得孔位于半导体衬底8上的各种器件元件上、以及通过各向异性蚀刻将构图的光致抗蚀剂层中的图形转移到接触层电介质材料层80中，在接触层电介质材料层80中形成各种接触过孔。随后例如通过灰化去除构图的光致抗蚀剂层。
各种接触过孔可以包括例如延伸到第一导电类型掺杂的端部65以及第二导电类型掺杂的端部66的顶表面的调制器接触过孔85以及延伸到栅极电极68的顶表面的栅极接触过孔87。
参考图13，各种金属半导体合金部分可选地形成在所述各种接触过孔（85、87）中每一个的底部的半导体材料的物理暴露的表面上。例如，调制器接触半导体合金部分82可以形成在调制器接触过孔85的底部，并且栅极金属半导体合金部分84可以形成在栅极接触过孔87的底部。调制器接触半导体合金部分82可以包括：与位于第二横向p-n结一侧上的半导体接触结构的第一部分（例如，65或66）接触的第一端部金属半导体合金部分、以及与位于第二横向p-n结另一侧上的半导体接触结构的第二部分（例如，66或65）接触的第二端部金属半导体合金部分。在一个实施例中，调制器接触半导体合金部分82和栅极金属半导体合金部分84可以具有相同的成分。
参考图14，通过用导电材料填充调制器接触过孔85和栅极接触过孔87的底部，形成各种接触过孔结构。例如，调制器接触过孔结构86可以形成在调制器接触过孔85中，并且栅极接触过孔结构88可以形成在栅极接触过孔87中。调制器接触过孔结构86可以包括：嵌入在接触层电介质层80中并且与第一端部金属半导体合金部分65接触的第一调制器接触过孔结构、以及嵌入在接触层电介质层80中并且与第二端部金属半导体合金部分66接触的第二调制器接触过孔结构。栅极接触过孔结构88嵌入在接触层电介质层80中并且与栅极金属半导体合金部分84接触。各种接触过孔结构（86、88）包括诸如掺杂多晶硅、掺杂含硅半导体材料、W、Cu、Al、TaN、TiN、Ta、Ti或其组合的导电材料。
在图7、8、9和10中示出的掩蔽离子注入步骤的顺序可以交换，并且各种注入掩模的图形可以调整，只要所得到的结构与图14所示的结构相同即可。
此外，离子注入步骤的数目以及各种注入区域之间的边界可以调整，只要第一横向p-n结形成在第一导电类型掺杂的调制器半导体部分31和第二导电类型掺杂的调制器半导体部分32之间，以及第二横向p-n结形成在第一导电类型掺杂的半导体接触部分61和第二导电类型掺杂的半导体接触部分62之间即可。
图15示出了第二示例性半导体结构，其可以通过修改离子注入步骤期间的各种离子注入掩模层（71、73、75、77）中的开口的图形从第一示例性半导体结构得到。例如，各种离子注入区域的范围可以调整为消除第一本征半导体接触部分63和第二本征半导体接触部分64。在这种情况下，第一导电类型掺杂的半导体接触部分61与第一导电类型的端部65横向接触，并且第二导电类型掺杂的半导体接触部分62与第二导电类型的端部66横向接触。因此，p型掺杂的端部（65和66之一）与p掺杂的半导体接触部分（61和62之一）横向接触，并且n型掺杂的端部与n掺杂的半导体接触部分（62和61之一）横向接触。
图16示出了第三示例性半导体结构，其可以通过除去用于形成第一导电类型的端部65和第二导电类型的端部66的步骤从第一示例性半导体结构得到。此外，用于形成第一导电类型掺杂的半导体接触部分61和第二导电类型掺杂的半导体接触部分62的离子注入的范围可以调整为包括每个半导体接触结构的全部。因此，每一个半导体接触结构由第一导电类型掺杂的半导体接触部分61和第二导电类型掺杂的半导体接触部分62构成。由此，每一个半导体接触结构由p掺杂的半导体接触部分和n掺杂的半导体接触部分构成。
图17示出了第四示例性半导体结构，其可以通过在不同的处理步骤（即，在采用两个不同的离子注入掩模的两个分开的离子注入步骤）中形成第一横向p-n结和第二横向p-n结，从第一或第二示例性半导体结构得到。在这种情况下，第一横向p-n结的第一垂直平面可以从第二横向p-n结的第二垂直平面横向偏移。
图18示出了第五示例性半导体结构，其可以通过在不同的处理步骤（即，在采用两个不同的离子注入掩模的两个分开的离子注入步骤）中形成第一横向p-n结和第二横向p-n结，从第第三示例性半导体结构得到。在这种情况下，第一横向p-n结的第一垂直平面可以从第二横向p-n结的第二垂直平面横向偏移。
参考图19，通过将体半导体衬底用于半导体衬底8'形成根据本公开第六实施例的第六示例性半导体结构。体半导体衬底8'包括半导体材料层110，该半导体材料层110具有与第一实施例中的半导体衬底8的顶部半导体层相同的成分和结晶性。
沉积并且构图包括不透氧材料的至少一个衬垫层4。在一个实施例中，开口的图形可以包括相隔随后将形成的调制器半导体结构的宽度的一对平行线，以及相隔随后将形成的波导半导体结构的宽度的另一对平行线。该不透氧材料例如可以是氮化硅。至少一个衬垫层4中的开口的图形可以通过各向异性蚀刻被转移到半导体材料层110的上部中，从而形成第一浅沟槽21。第一浅沟槽21是在长度方向上延伸的线沟槽，该长度方向方向是垂直于图19的垂直横截面视图的方向。从半导体衬底8'的最顶表面到第一浅沟槽21的底表面测量的第一浅沟槽的深度可以为50nm-2000nm，当然也可以采用更小和更大的深度。
被一对线沟槽横向界定的半导体衬底8'的半导体部分限定第一横向范围A，该范围A是随后将形成的调制器半导体结构的横向范围。被另一对线沟槽横向界定的半导体衬底8'的另一半导体部分限定第二横向范围B，该范围B是随后将形成的波导半导体结构的横向范围。
通过沉积共形的不透氧电介质材料并且除去该共形的不透氧电介质材料的水平部分，在第一浅沟槽21的侧壁上形成不透氧电介质间隔物12。不透氧电介质材料层的剩余的垂直部分构成不透氧电介质间隔物12。不透氧电介质间隔物12包括诸如氮化硅的不透氧材料。不透氧电介质间隔物12的横向厚度（在底部部分测量的）可以为10nm-300nm，当然也可以采用更小和更大的厚度。
参考图20，通过从随后构成调制器半导体结构和波导半导体结构的半导体部分下方氧化半导体衬底8'的一部分，形成局部掩埋氧化物层20'。位于局部掩埋氧化物层20'之上且第一横向范围A内的半导体衬底8'的剩余部分构成调制器半导体结构30。位于局部掩埋氧化物层20'之上且在第二横向范围B内的半导体衬底8'的另一剩余部分构成波导半导体结构32。
参考图21，在半导体衬底8'的上部中形成第二浅沟槽23。例如，在第六示例性半导体结构之上施加光致抗蚀剂层17并且光刻构图该光致抗蚀剂层。光致抗蚀剂层17中的图形被转移到半导体衬底8'的上部中以形成第二浅沟槽23，其限定至少一个有源区的范围，至少一个场效应晶体管随后将形成在该至少一个有源区上。随后去除光致抗蚀剂层17。
参考图22，诸如氧化硅的电介质材料沉积到第一浅沟槽21和第二浅沟槽23中。例如通过采用该至少一个衬垫层4作为停止层的化学机械平坦化（CMP）平面化该电介质材料，以形成浅沟槽隔离结构22。
参考图23，使浅沟槽隔离结构22垂直凹进，并且去除所述至少一个衬垫层4。可以通过例如湿法蚀刻实现浅沟槽隔离结构22的垂直凹进。此外，可以通过例如另一湿法蚀刻实现至少一个衬垫层4的去除。
参考图24，执行有或者没有图15-18描述的变型的图1-6、6A、7-11、11A和12-14的处理步骤，采用与场效应晶体管的栅极电极68相同的半导体材料形成调制器半导体结构（31、32）和半导体接触结构（65、61、52、66）。如上所讨论的，半导体接触结构（65、61、52、66）可以包括单晶半导体材料或多晶半导体材料，并且栅极电极68包括多晶半导体材料。半导体接触结构（65、61、52、66）和栅极电极68可以具有相同的半导体成分。调制器半导体结构（31、32）的底表面与局部掩埋氧化物层20'接触。调制器半导体结构（31、32）的侧壁与嵌入在半导体衬底8'中的至少一个不透氧电介质间隔物12接触。
参考图25，示出了根据本公开第七实施例的第七示例性半导体结构。在该第七实施例中，可以在形成栅极电介质层50L之前或者在形成栅极电介质层50L之后并且在形成半导体材料层60L（见图3）之前，进行调制器半导体结构（31、32）中的p掺杂的调制器半导体部分（31或32）与n掺杂的调制器半导体部分（32或31）之间的第一横向p-n结的形成。执行有或者没有图15-18描述的变型的图2-6、6A、7-11、11A和12-14的处理步骤，采用与场效应晶体管的栅极电极相同的半导体材料形成半导体接触结构。
尽管已经就特定实施例描述了本公开，但是显然，考虑到前面的描述，大量备选方案、修改和变型对于本领域技术人员是显而易见的。本文中描述的每一个实施例可以独立地或者与任何其它实施例结合实施，除非另外明确说明或者明显不兼容。因此，本公开意图包含落入本公开和后面的权利要求的范围和精神内所有这些备选方案、修改和变型。
Claims (40)
1.一种包括半导体衬底上的光子调制器半导体结构，所述光子调制器包括：
调制器半导体结构，其位于所述半导体衬底内、具有均匀的宽度和均匀的厚度、具有与至少一种电介质材料接触的侧壁和底表面、并且具有位于所述调制器半导体结构的p掺杂调制器半导体部分与所述调制器半导体结构的n掺杂调制器半导体部分之间的第一横向p-n结；以及
半导体接触结构，位于所述半导体衬底上并且具有在所述半导体接触结构中的p掺杂的半导体接触部分与所述半导体接触结构中的n掺杂的半导体接触部分之间的第二横向p-n结，其中所述p掺杂的半导体接触部分与所述p掺杂调制器半导体部分接触，并且所述n掺杂的半导体接触部分与所述n掺杂调制器半导体部分接触。
2.根据权利要求1所述的半导体结构，还包括具有栅极电极的场效应晶体管，所述栅极电极具有与所述半导体接触结构相同的半导体成分。
3.根据权利要求2所述的半导体结构，其中所述半导体接触结构和所述栅极电极包括多晶半导体材料。
4.根据权利要求3所述的半导体结构，其中所述多晶半导体材料是多晶硅。
5.根据权利要求2所述的半导体结构，其中所述调制器半导体结构包括单晶半导体材料。
6.根据权利要求5所述的半导体结构，其中所述半导体接触结构包括多晶半导体材料。
7.根据权利要求5所述的半导体结构，其中所述半导体接触结构包括与所述调制器半导体结构外延对准的单晶半导体材料。
8.根据权利要求2所述的半导体结构，还包括：
与所述半导体接触结构的位于所述第二横向p-n结一侧上的第一部分接触的第一端部金属半导体合金部分；
与所述半导体接触结构的位于所述第二横向p-n结另一侧上的第二部分接触的第二端部金属半导体合金部分；
与所述栅极电极接触的栅极金属半导体合金部分，其中所述第一端部金属半导体合金部分、所述第二端部金属半导体合金部分和所述栅极金属半导体合金部分具有相同的成分。
9.根据权利要求8所述的半导体结构，还包括：
位于所述半导体衬底上的接触层电介质材料层；
嵌入在所述接触层电介质层中并且与所述第一端部金属半导体合金部分接触的第一调制器接触过孔结构；
嵌入在所述接触层电介质层中并且与所述第二端部金属半导体合金部分接触的第二调制器接触过孔结构；以及
嵌入在所述接触层电介质层中并且与所述栅极金属半导体合金部分接触的栅极接触过孔结构。
10.根据权利要求1所述的半导体结构，其中所述半导体接触结构的底表面的外围部分与浅沟槽隔离结构的顶表面接触。
11.根据权利要求1所述的半导体结构，进一步包括电介质间隔物，所述电介质间隔物横向围绕并接触所述半导体接触结构的侧壁并且与浅沟槽隔离结构的顶表面接触。
12.根据权利要求1所述的半导体结构，其中所述半导体接触结构还包括：
p掺杂端部，位于所述半导体接触结构的第一端，相比于邻近所述n掺杂的半导体接触部分而更邻近所述p掺杂的半导体接触部分；以及
n掺杂端部，位于所述半导体接触结构的第二端，相比于邻近所述p掺杂的半导体接触部分而更邻近所述n掺杂的半导体接触部分。
13.根据权利要求12所述的半导体结构，其中所述半导体接触结构还包括：
与所述p掺杂端部和所述p掺杂的半导体接触部分横向接触的本征半导体接触部分；以及
与所述n掺杂端部和所述n掺杂的半导体接触部分横向接触的另一本征半导体接触部分。
14.根据权利要求12所述的半导体结构，其中所述p掺杂端部与所述p掺杂的半导体接触部分横向接触，并且所述n掺杂端部与所述n掺杂的半导体接触部分横向接触。
15.根据权利要求1所述的半导体结构，其中所述调制器半导体结构的所述底表面与局部掩埋氧化物层接触，并且所述调制器半导体结构的所述侧壁与嵌入在所述半导体衬底中的至少一个不透氧电介质间隔物接触。
16.根据权利要求1所述的半导体结构，其中所述调制器半导体结构沿着长度方向横向延伸的距离比沿着宽度方向横向延伸的距离更长，所述宽度方向垂直于所述长度方向，并且其中所述第一横向p-n结在包含所述长度方向的垂直平面内。
17.根据权利要求16所述的半导体结构，其中所述第二横向p-n结在所述垂直平面内。
18.根据权利要求16所述的半导体结构，其中所述第二横向p-n结在从所述垂直平面横向偏移恒定间隔的另一垂直平面内。
19.根据权利要求1所述的半导体结构，其中所述半导体衬底包括：
与所述第一横向p-n结的底部接触的掩埋绝缘体层；以及
与所述调制器半导体结构横向接触的浅沟槽隔离结构，其中所述浅沟槽隔离结构与所述调制器半导体结构之间的界面与所述第一横向p-n结横向间隔开均匀的间隔。
20.根据权利要求1所述的半导体结构，进一步包括位于所述半导体衬底内且包含与所述调制器半导体结构相同的半导体材料的波导半导体结构，所述波导半导体结构具有与所述调制器半导体结构相同的厚度、具有与所述调制器半导体结构相同的宽度并且其中不包含p-n结。
21.一种形成半导体结构的方法，所述方法包括：
形成调制器半导体结构，所述调制器半导体结构具有均匀的宽度和均匀的厚度并且具有与半导体衬底中的至少一种电介质材料接触的侧壁和底表面；
通过在所述调制器半导体结构中形成p掺杂的调制器半导体部分和n掺杂的调制器半导体部分，在所述调制器半导体结构中形成第一横向p-n结；
在所述半导体衬底之上并且直接在所述调制器半导体结构上形成半导体接触结构；以及
通过在所述半导体接触结构中形成p掺杂的半导体接触部分和n掺杂的半导体接触部分，在所述半导体接触结构中形成第二横向p-n结，其中一旦形成所述p掺杂的半导体接触部分，所述p掺杂的半导体接触部分就与所述p掺杂的调制器半导体部分接触，并且一旦形成所述n掺杂的半导体接触部分，所述n掺杂的半导体接触部分就与所述n掺杂的调制器半导体部分接触。
22.根据权利要求21的方法，还包括：形成包括栅极电极的场效应晶体管，其中所述方法还包括：
在用于所述场效应晶体管的有源区和所述调制器半导体结构的表面上形成栅极电介质；
从所述调制器半导体结构之上除去所述栅极电介质的一部分而不从所述有源区之上除去所述栅极电介质。
23.根据权利要求22的方法，还包括：
直接在所述栅极电介质上以及所述调制器半导体结构的表面上沉积半导体材料层；以及
构图所述半导体材料层以形成所述栅极电极和所述半导体接触结构。
24.根据权利要求23的方法，其中沉积所述半导体材料层包括沉积多晶半导体材料，其中所述栅极电极和所述半导体接触结构包括所述多晶半导体材料。
25.根据权利要求23的方法，其中沉积所述半导体材料层包括沉积非晶半导体材料并且所述调制器半导体结构包括第一单晶半导体材料，并且所述方法还包括将所述非晶半导体材料的一部分转化成与所述第一单晶半导体材料外延对准的第二单晶半导体材料。
26.根据权利要求22的方法，还包括：
围绕所述栅极电极形成电介质栅极间隔物；以及
与所述电介质栅极间隔物的形成同时地，围绕所述半导体接触结构形成包括与所述电介质栅极间隔物相同的材料的电介质间隔物。
27.根据权利要求22的方法，还包括：
直接在位于所述第二横向p-n结一侧的所述半导体接触结构的第一部分上形成第一端部金属半导体合金部分；
直接在位于所述第二横向p-n结另一侧的所述半导体接触结构的第二部分上形成第二端部金属半导体合金部分；以及
直接在所述栅极电极上形成栅极金属半导体合金部分，其中所述第一端部金属半导体合金部分、所述第二端部金属半导体合金部分和所述栅极金属半导体合金部分具有相同的成分。
28.根据权利要求27的方法，还包括：
在所述半导体衬底之上形成接触层电介质材料层；
在所述接触层电介质层中并且直接在所述第一端部金属半导体合金部分上形成第一调制器接触过孔结构；
在所述接触层电介质层中并且直接在所述第二端部金属半导体合金部分上形成第二调制器接触过孔结构；以及
在所述接触层电介质层中并且直接在所述栅极金属半导体合金部分上形成栅极接触过孔结构。
29.根据权利要求22的方法，还包括：在形成所述半导体接触结构之前从所述调制器半导体结构的顶表面之上除去所述栅极电介质层的一部分。
30.根据权利要求29的方法，还包括：
同时形成直接在所述调制器半导体结构上的外延半导体材料部分以及直接在所述栅极电介质层的剩余部分上的多晶半导体材料部分；以及
构图所述外延半导体材料部分，其中所述外延半导体材料部分的剩余部分是所述半导体接触结构。
31.根据权利要求29的方法，其中形成所述半导体接触结构包括：
在所述调制器半导体结构和所述栅极电介质层的剩余部分上沉积多晶半导体材料层；以及
构图所述多晶半导体材料层，其中所述构图的多晶半导体材料层的一部分是所述半导体接触结构。
32.根据权利要求21的方法，还包括：
在所述半导体接触结构的第一端处形成相比于邻近所述n掺杂的半导体接触部分而更邻近所述p掺杂的半导体接触部分的p掺杂端部；以及
在所述半导体接触结构的第二端处形成相比于邻近所述p掺杂的半导体接触部分更邻近所述n掺杂的半导体接触部分的n掺杂端部。
33.根据权利要求32的方法，还包括：
形成与所述p掺杂端部和所述p掺杂的半导体接触部分横向接触的本征半导体接触部分；以及
形成与所述n掺杂端部和所述n掺杂的半导体接触部分横向接触的另一本征半导体接触部分。
34.根据权利要求21的方法，其中形成所述第一横向p-n结包括：
将所述调制器半导体结构的至少一部分转化成具有第一导电类型的掺杂的第一导电类型掺杂的调制器半导体部分；以及
将所述第一导电类型掺杂的调制器半导体部分的子部分转化成第二导电类型掺杂的调制器半导体部分，其中所述第二导电类型与所述第一导电类型相反，并且所述第一导电类型掺杂的调制器半导体部分的剩余部分与所述第二导电类型掺杂的调制器半导体部分之间的界面是所述第一横向p-n结。
35.根据权利要求34的方法，其中转化所述第一导电类型掺杂的调制器半导体部分的所述子部分包括：
在所述第一导电类型掺杂的调制器半导体部分的表面之上形成离子注入掩模层，其中所述离子注入掩模层的垂直侧壁沿着所述调制器半导体结构的长度方向平行于所述调制器半导体结构的侧壁；以及
通过所述第一导电类型掺杂的调制器半导体部分的物理暴露表面注入所述第二导电类型的掺杂剂。
36.根据权利要求21的方法，进一步包括在所述半导体衬底内形成波导半导体结构，其中所述波导半导体结构包含与所述调制器半导体结构相同的半导体材料、具有与所述调制器半导体结构相同的厚度、具有与所述调制器半导体结构相同的宽度并且在其中不包含p-n结。
37.根据权利要求21的方法，其中所述第一横向p-n结和所述第二横向p-n结通过如下步骤形成：
以第一剂量将第一导电类型的掺杂剂同时注入到所述调制器半导体结构和所述半导体接触结构中；
以大于所述第一剂量的第二剂量将与所述第一导电类型相反的第二导电类型的掺杂剂同时注入到所述调制器半导体结构的一部分中以及到所述半导体接触结构的一部分中，其中所述第一横向p-n结和所述第二横向p-n结被同时形成。
38.根据权利要求21的方法，其中在所述半导体衬底之上并且直接在所述调制器半导体结构上形成所述半导体接触结构之前，进行所述第一横向p-n结的形成。
39.根据权利要求21的方法，进一步包括在所述半导体结构中形成一对浅沟槽隔离结构，所述浅沟槽隔离结构横向间隔以所述调制器半导体结构的宽度，其中所述调制器半导体结构的所述侧壁与该对浅沟槽隔离结构接触。
40.根据权利要求21的方法，进一步包括：
在所述半导体衬底内形成线沟槽，其中被一对所述线沟槽横向界定的所述半导体衬底的半导体部分限定所述调制器半导体结构的横向范围；
在所述线沟槽的侧壁上形成不透氧电介质间隔物；以及
从所述半导体部分下方氧化所述半导体衬底以形成局部掩埋氧化物层，其中所述半导体部分的剩余部分形成所述调制器半导体结构。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/561,738 | 2012-07-30 | ||
| US13/561,738 US8525264B1 (en) | 2012-07-30 | 2012-07-30 | Photonic modulator with a semiconductor contact |
| US13/586,187 | 2012-08-15 | ||
| US13/586,187 US8637335B1 (en) | 2012-07-30 | 2012-08-15 | Photonic modulator with a semiconductor contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103576344A CN103576344A (zh) | 2014-02-12 |
| CN103576344B true CN103576344B (zh) | 2016-03-30 |
Family
ID=49034635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310321482.6A Expired - Fee Related CN103576344B (zh) | 2012-07-30 | 2013-07-29 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8525264B1 (zh) |
| CN (1) | CN103576344B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9575338B2 (en) | 2015-03-10 | 2017-02-21 | International Business Machines Corporation | Controlled-capacitance full-depletion interdigitated pin modulator |
| US9606291B2 (en) | 2015-06-25 | 2017-03-28 | Globalfoundries Inc. | Multilevel waveguide structure |
| EP3507649B1 (en) * | 2016-09-01 | 2023-11-01 | Luxtera, Inc. | Method and system for a vertical junction high-speed phase modulator |
| CN112673275B (zh) * | 2018-09-10 | 2024-03-15 | Pmd技术股份公司 | 光传播时间像素及具有对应的像素的光传播时间传感器 |
| GB2580092B (en) * | 2018-12-21 | 2022-11-16 | Univ Southampton | Photonic chip and method of manufacture |
| CN114442340A (zh) * | 2022-01-17 | 2022-05-06 | 哈尔滨工业大学 | 一种基于p-n结的近场辐射热流调制器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818282A (en) * | 1996-02-07 | 1998-10-06 | Nec Corporation | Bridge circuitry comprising series connection of vertical and lateral MOSFETS |
| CN101842736A (zh) * | 2007-08-08 | 2010-09-22 | 新加坡科技研究局 | 电光设备及其制备方法 |
| CN101910913A (zh) * | 2008-01-10 | 2010-12-08 | Ntt电子股份有限公司 | 半导体光调制器和光调制装置 |
| CN101939689A (zh) * | 2007-09-10 | 2011-01-05 | 集成光子学中心有限公司 | 带有弱导光波导模式的电吸收调制器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1005092A1 (en) | 1998-11-26 | 2000-05-31 | STMicroelectronics S.r.l. | High breakdown voltage PN junction structure and related manufacturing process |
| US6846727B2 (en) | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
| US7139448B2 (en) * | 2003-11-20 | 2006-11-21 | Anvik Corporation | Photonic-electronic circuit boards |
| US7098090B2 (en) * | 2004-11-15 | 2006-08-29 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device |
| US20060220096A1 (en) * | 2005-03-30 | 2006-10-05 | Impinj, Inc. | Tunneling-enhanced floating gate semiconductor device |
| US7718503B2 (en) * | 2006-07-21 | 2010-05-18 | Globalfoundries Inc. | SOI device and method for its fabrication |
| FR2906078B1 (fr) | 2006-09-19 | 2009-02-13 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue |
| US7763937B2 (en) * | 2006-11-15 | 2010-07-27 | Freescale Semiconductor, Inc. | Variable resurf semiconductor device and method |
| US7811844B2 (en) * | 2007-10-26 | 2010-10-12 | Bae Systems Information And Electronic Systems Integration Inc. | Method for fabricating electronic and photonic devices on a semiconductor substrate |
| US7897428B2 (en) | 2008-06-03 | 2011-03-01 | International Business Machines Corporation | Three-dimensional integrated circuits and techniques for fabrication thereof |
| US7955887B2 (en) | 2008-06-03 | 2011-06-07 | International Business Machines Corporation | Techniques for three-dimensional circuit integration |
| US7847353B2 (en) * | 2008-12-05 | 2010-12-07 | Bae Systems Information And Electronic Systems Integration Inc. | Multi-thickness semiconductor with fully depleted devices and photonic integration |
-
2012
- 2012-07-30 US US13/561,738 patent/US8525264B1/en active Active
- 2012-08-15 US US13/586,187 patent/US8637335B1/en active Active
-
2013
- 2013-07-29 CN CN201310321482.6A patent/CN103576344B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818282A (en) * | 1996-02-07 | 1998-10-06 | Nec Corporation | Bridge circuitry comprising series connection of vertical and lateral MOSFETS |
| CN101842736A (zh) * | 2007-08-08 | 2010-09-22 | 新加坡科技研究局 | 电光设备及其制备方法 |
| CN101939689A (zh) * | 2007-09-10 | 2011-01-05 | 集成光子学中心有限公司 | 带有弱导光波导模式的电吸收调制器 |
| CN101910913A (zh) * | 2008-01-10 | 2010-12-08 | Ntt电子股份有限公司 | 半导体光调制器和光调制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8525264B1 (en) | 2013-09-03 |
| US8637335B1 (en) | 2014-01-28 |
| US20140030835A1 (en) | 2014-01-30 |
| CN103576344A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103576344B (zh) | 半导体结构及其形成方法 | |
| US8889495B2 (en) | Semiconductor alloy fin field effect transistor | |
| US9275911B2 (en) | Hybrid orientation fin field effect transistor and planar field effect transistor | |
| US9024355B2 (en) | Embedded planar source/drain stressors for a finFET including a plurality of fins | |
| US20120329277A1 (en) | Two-sided semiconductor structure | |
| US20120261756A1 (en) | Integration of fin-based devices and etsoi devices | |
| US8969963B2 (en) | Vertical source/drain junctions for a finFET including a plurality of fins | |
| US8772902B2 (en) | Fabrication of a localized thick box with planar oxide/SOI interface on bulk silicon substrate for silicon photonics integration | |
| KR101742407B1 (ko) | 광 구조물을 형성하는 방법 | |
| CN107068756A (zh) | 通过栅极自对准结改进结分布的替代体finfet | |
| TWI783011B (zh) | 半導體裝置與其形成方法 | |
| US9209094B2 (en) | Fin field effect transistor with dielectric isolation and anchored stressor elements | |
| US9230861B2 (en) | Method of forming a backside contact structure having selective side-wall isolation | |
| US11810989B2 (en) | Fin-based photodetector structure | |
| US9059043B1 (en) | Fin field effect transistor with self-aligned source/drain regions | |
| US9570444B2 (en) | CMOS transistors with identical active semiconductor region shapes | |
| US9778416B2 (en) | Method and structure providing a front-end-of-line and a back-end-of-line coupled waveguides | |
| US10983412B1 (en) | Silicon photonic components fabricated using a bulk substrate | |
| US9105650B2 (en) | Lateral bipolar transistor and CMOS hybrid technology | |
| US20230343885A1 (en) | Image sensor structure | |
| US20240153876A1 (en) | Transistors having backside contact structures | |
| WO2017034590A1 (en) | Method and structure providing a front- end- of- line and a back-end-of-line coupled waveguides | |
| CN104900523A (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171103 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171103 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160330 Termination date: 20190729 |