CN103548271B

CN103548271B - 用于自校准地读出模拟电压信号的装置

Info

Publication number: CN103548271B
Application number: CN201180071003.9A
Authority: CN
Inventors: J.帕斯卡尔; S.伊斯勒
Original assignee: ABB Technology AG
Current assignee: ABB Technology AG
Priority date: 2011-05-20
Filing date: 2011-05-20
Publication date: 2017-05-24
Anticipated expiration: 2031-05-20
Also published as: US20140077980A1; EP2710737B1; US9000961B2; EP2710737A1; WO2012159653A1; CN103548271A

Abstract

用于读出模拟电压输入信号（V_in）的装置包括：电压信号输入（I），向其施加模拟电压输入信号（V_in）；参考部件（ref），用于生成模拟参考电压（V_ref）。为了进行在线自校准，该装置进一步包括：叠加部件（sup），其适用于通过使模拟参考电压（V_ref）叠加到模拟电压输入信号（V_in）上而生成组合模拟信号（4）；转换部件（DelSig），其适用于以转换采样速率（f_cnv）将组合模拟信号（4）转换成一位串行数据流（5）；和分解部件（dec）。该分解部件（dec）包括至少两个数字滤波器（Filt1，Filt2），其适用于以不同的数据速率（f_DR，f_DRL）从一位串行数据流（5）生成两个对应的数字信号（8，9），所述数据速率小于转换采样速率（f_cnv）。两个数据处理部件（Proc1，Proc2或Proc3）分别适用于从对应的数字信号生成代表模拟电压输入信号（V_in）的数字输入电压（V_in,unc）和代表模拟参考电压（V_ref）的数字参考电压（V_ref,dig）或代表由叠加部件（sup）引入的寄生电压分量的干扰电压信号（V_par）。计算的结果用于自校准目的。

Description

用于自校准地读出模拟电压信号的装置

技术领域

本发明涉及用于读出模拟电压输入信号的装置，其包括电压信号输入，向其施加模拟电压输入信号，和用于生成模拟参考电压的参考部件。在读出电子器件或前端电子器件的条件下已知的装置中，模拟电压输入信号被施加到模数转换器（ADC）。这样的读出电子器件用于从输入信号生成数字电压信号，其然后可被进一步数字处理。具有读出电子器件的已知设备例如是万用表、仪表互感器或传感器接口。

背景技术

为了能够保证高度可靠的数字信号，读出电子器件需要展现高的初始精度以及高的温度和老化稳定性。另外，在整个规定温度范围和预定时段内需要确保高精度，其中该预定时段通常是读出电子器件的手动校准与下一个之间的时间。在手动校准期间，读出电子器件的制造商向装置的电压信号输入施加外部标准参考电压并且使用所得的数字信号来估计并且校正装置的增益误差。两个手动校准之间的时段以及操作温度范围通过对装置实现所谓的自校准而能扩展。这例如在来自Agilent Technologies的3458A万用表的自动校准条件下是已知的，如在对应的校准手册、手册编号03458-90017中描述的。对于自动校准，3458A配备有内部参考标准并且每当调用自动校准功能时自动进行增益误差的估计和校正。在自动校准期间，万用表无法用于测量目的。

在US 2009/0315537 A1中描述了用于对输电系统的模拟特性采样的采样模块。该采样模块包括使模拟特性的幅度减少的定标电路，和从减少的模拟特性产生1位串行数据流的ADC。该1位串行数据流通过数字滤波器而被数字滤波并且然后通过重采样模块而被重采样，其中依靠特定模拟特性的进一步处理要求来选择重采样模块的采样速率。建议可以校准定标电路，而未给出对于可以如何实现校准的任何细节。ADC引入的信号误差的处理未提及。

图1示出从本领域已知的读出电子器件（其具有用于校正读出电子器件的增益误差的自校准电路）的示意图。读出电子器件的增益可以概括为串联连接的增益块G_A和具有增益G_B的转换部件ADC。到读出电子器件的输入信号在正常工作条件下是模拟电压输入信号V_in，其被变换成对应的数字输出信号2。为了自校准目的，内部参考部件ref生成模拟参考电压V_ref，其施加到输入开关3以及转换部件ADC。当期望自校准时，需要操作输入开关3以便从模拟电压输入信号V_in切换至参考电压V_ref。然后预期转换部件ADC的数字输出信号2等于读出电子器件的总增益G_AG_B，因为数字输出信号2等于模拟输入信号1的数字值除以参考电压V_ref的数字值，即它等于G_AG_BV_ref/V_ref。数字输出信号2与预期值G_AG_B之间的差异表明读出电子器件的增益误差，其值被存储。开关3然后操作回到施加模拟电压输入信号V_in，并且增益误差用于校正从模拟电压输入信号V_in生成的数字输出信号2。

在输电和配电领域中，电压和电流由传感器测量，对此期望进行对应读出电子器件的自校准而不中断模拟电压输入信号V_in的电流路径，使得读出电子器件的可用性增加并且与传感器的手动交互减少。该类型的自校准也可以叫作在线自校准。在最近提交的专利申请PCT/EP2011/001941中，描述用于读出模拟电压输入信号的装置，其同时传递可用于校准装置的信号而不必切断输入信号。该装置的主要部分是叠加部件，其适用于通过将参考电压叠加到模拟电压输入信号上而生成组合模拟信号。因为该组合模拟信号包含输入信号和参考电压两者的信息，它适合用于自校准目的而同时向ADC传递输入信号。

发明内容

本发明的目标是提供如在引言中描述的装置，其具有用于使用组合模拟信号来进行在线自校准的部件。

该目标由如在引言中描述的装置实现，该装置另外还包括：叠加部件，其适用于通过将模拟参考电压叠加到模拟电压输入信号上而生成组合模拟信号；转换部件，其适用于将该组合模拟信号转换成一位串行数据流；以及分解部件，其包括

○第一数字滤波器，其适用于以第一数据速率从一位串行数据流生成第一数字信号，该第一数据速率小于转换采样速率，

○第一数据处理部件，其适用于从第一数字信号计算代表模拟电压输入信号的数字输入电压，

○另外的数字滤波器，其适用于以另外的数据速率从一位串行数据流生成另外的数字信号，该另外的数据速率小于转换采样速率并且不同于第一数据速率，以及

○另外的数据处理部件，其适用于从另外的数字信号计算代表模拟参考电压的数字参考电压或代表由叠加部件引入的寄生电压分量的干扰电压信号。

该发明的主要思想是使一位模数转换与包含至少两个数据处理路径的并行数字信号处理组合，其中在这些路径中的每个中，一位数据流经受数字滤波，其包括数字抽取。数字抽取器中的每个从一个且相同的位流生成个体数据速率。第一数据处理路径以第一数据速率从一位数据流提取输入信号的数字表示。另外的数据处理路径以另外的数据速率从一位数据流提取参考电压或寄生电压分量的数字表示。两个信号然后被该至少两个数据处理路径使用来进行自校准。因此，装置能够根据第一数字滤波器中抽取器的尺寸以自定义数据速率和自定义群延迟来传递模拟电压输入信号的准确数字表示。

在本发明的优选实施例中，另外的数据处理部件是第二数据处理部件，其适用于从数字参考电压得出校正值并且将该校正值传送到第一数据处理部件用于校正数字输入电压并且由此生成校正的数字输入电压。该第二处理部件属于第二数据处理路径，其使用参考电压的数字表示来计算转换部件的输出与电压信号输入之间的增益误差并且采用校正因子的形式向第一数据处理路径输出该增益误差。其中，校正提取的输入信号，由此进行自校准的最后步骤。

在优选实施例的进一步发展中，另外的数据处理部件是第三处理部件，其适用于将干扰电压信号分别传送到第一和第二数据处理部件，用于消除来自数字输入电压和来自数字参考电压的干扰电压信号。由此，从数字参考电压得出的校正因子以及校正的数字输入电压的精度甚至进一步增加。第三处理部件属于第三数据处理路径，其另外还包含采用第三数字滤波器形式的另外的数字滤波器，而在该实施例中，第二处理路径包含第二数字滤波器和第二数据处理部件。第二数字滤波器适用于以第二数据速率从一位串行数据流生成一位串行数据流，该第二数据速率小于转换采样速率并且等于或不同于第一数据速率，并且第三数字滤波器适用于以第三数据速率从一位串行数据流生成第三数字信号，该第三数据速率小于转换采样速率并且不同于第一和第二数据速率。

在另外的实施例中，叠加部件包含调制部件，用于从模拟参考电压生成调制参考电压，其中叠加部件适用于使调制参考电压-而不是模拟参考电压-叠加到模拟电压输入信号上。

在另外的实施例的特殊技术方案中，调制部件适用于生成调制参考电压作为具有基频的周期信号并且第一处理部件包括扣除部件，其适用于在基频进行数字参考电压从第一数字信号的数学扣除。而且，数字参考电压从第一数字信号的扣除与施加到叠加部件的调制参考电压同步进行。

在本发明的甚至另外的实施例中，建议第二数字信号也用于诊断目的，使得装置能够进行自诊断。根据第二数字信号的特定种类的异常行为，三个不同类型的误差消息可以由对应的诊断部件生成。这三个诊断部件都是分解部件的部分。在第二数字信号的幅度急剧减小的情况下，第一误差消息由第一诊断部件生成，其中该第一误差消息指示电压传感器输入未连接到任何外部设备，例如没有传感器连接。在这样的情况下，装置所看到的输入阻抗变高，这导致第二数字信号中的急剧减小。

在第二数字信号的幅度保持在预定饱和水平长达比预定第一时段更长的情况下，由第二诊断部件生成第二误差消息。该第二误差消息指示装置已经进入饱和。这例如可能在如果失去传感器外壳的接地连接的话则发生，在该情况下信号恒等于装置的输入饱和水平。

第三诊断部件适用于在使用调制的周期性模拟参考电压并且第二数字信号的幅度交替地保持在正和负饱和水平长达比预定第二时段更长的情况下生成第三误差消息。该第三误差消息指示第二数字信号超出范围以外。

附图说明

现在关于附图解释本发明和它的实施例的一些方面，其中：

图1中示出具有自校准的已知读出电子电路的示意图，

图2中示出具有在线自校准的读出电子电路的示意图，

图3中示出本发明的实施例，

图4中示出叠加部件的示例输出信号的时间特性，

图5中示出示例模拟电压输入信号的时间特性，

图6中示出示例调制参考电压的时间特性，

图7中示出图5和6的组合信号的时间特性，其包括寄生电压分量，

图8中示出图2的读出电子器件的进一步发展，

图9中示出图8的叠加部件的示例实现，

图10中示出图3的实施例的进一步发展，

图11中示出具有和没有输入连接误差的图6的时间特性，

图12示出在装置已经进入饱和的情况下图6的时间特性，

图13示出在调制参考电压超出范围以外的情况下图6的时间特性，

图14示出图10的实施例，其包括诊断部件。

具体实施方式

在图2中，描绘具有在线自校准的读出电子电路的示意图，其在最近提交的专利申请PCT/EP2011/001941中详细描述。读出电子器件代表根据本发明的装置的模拟部分。该装置包括如已经关于图1的已知读出器件描述的参考部件ref，和关于图3更详细描述的转换部件ADC。与图1（其中读出电子器件由于输入信号在校准期间从模拟电压输入信号V_in切换到参考电压V_ref而提供离线自校准功能性）相比之下，图2的装置允许在线自校准。这是由于存在叠加部件sup，其设置在节点P与节点S之间。叠加部件sup适用于将参考电压V_ref叠加到模拟电压输入信号V_in上，其中在图2的示例中，提供额外的调整部件adj来将模拟电压输入信号V_in的水平调整到读出电子器件的规格。到叠加部件sup的输入信号7变成调整的模拟电压输入信号V_in,adj。叠加由实际叠加元件6进行。叠加部件sup的输出信号叫作组合模拟信号4。模拟电压输入信号V_in经由电压信号输入（描绘为节点I）而施加到装置。图2的装置的总增益还是G_AG_B，其中G_B是转换部件ADC的增益并且G_A是电压信号输入（节点I）与转换部件ADC的输入（其在图2中是节点S）之间的所有元件的增益。转换部件ADC的输出信号5可以表达为下面的总和：

信号5= ，其中分母中的参考电压V_ref是到ADC的输入信号。

在图3中，装置的模拟部分（在图2中示出）与数字处理部分（描绘为分解部件dec）互补。信号5输入该分解部件dec以便被数字地分成上面总和的两个部分。这采用下面的方式进行。ADC是δ-σ调制器，其采用一位串行数据流的形式并且以转换采样速率f_cnv生成信号5。因此，信号5是高速低分辨率信号。信号5分别输入第一和第二数字滤波器Filt 1和Filt2，其分别以第一数据速率f_DR从一位串行数据流生成第一数字信号8，以及以第二数据速率f_DRL生成第二数字信号9，其中两个数据速率小于转换采样速率f_cnv并且可等于或不同于彼此。因此，与信号5相比，该第一和第二数字信号8和9是低速高分辨率信号。由第一数据处理部件Proc1从第一数字信号8计算数字输入电压V_in,unc，其中该数字输入电压V_in,unc代表模拟电压输入信号V_in并且尚未进行增益误差校正。第二数据处理部件Proc2适用于从第二数字信号9计算数字参考电压V_ref,dig，其代表模拟参考电压V_ref。之后，第二数据处理部件Proc2从数字参考电压V_ref,dig与理论上预期的参考电压V_ref,th的比较而得出校正值corr，其对应于电压信号输入I与δ-σ调制器的输出之间的装置的增益误差。该校正值corr被传送到第一数据处理部件Proc1，其中它用于校正数字输入电压V_in,unc，从而产生校正的数字输入电压V_in,cal。

依靠电压输入信号V_in和参考电压V_ref的频率以及应用特定或自定义的要求来选择第一和第二数据速率f_DR和f_DRL。电压信号的可能频率从在图5和6中示出的示例时间特性变得明显。将在下文连同图8和9解释图5和6。

在图2的读出电子器件的发展（在图8中示出）中，叠加部件sup另外包含调制部件mod，用于从模拟参考电压V_ref生成调制的参考电压V_mod。图8的读出电子器件的示例实现在图9中示出，节点P与S之间的叠加部件sup描绘为电压源，其采用方波电压信号的形式传递调制参考电压V_mod并且被设置在模拟电压输入信号V_in的电流路径中。实现为电阻分压器（其由节点I与P之间的第一电阻器R₁和节点S与参考电位之间的第二电阻器R₂组成）的调整部件计划用于使模拟电压输入信号V_in的电压水平减小到适合于电子器件的供应电压水平的水平。例如，如果模拟电压输入信号V_in是具有高达400V电压水平的Rogowski线圈的输出信号并且电子器件的电压供应具有5V的水平，分压器可设计成将该信号除以八十。

图5的时间特性示出示例模拟电压输入信号V_in。由于调整部件adj，例如由上文提到的Rogowski线圈传递的AC模拟电压输入信号V_in减少为100分之一，从而产生减少的模拟电压输入信号V_in,adj（实际在图5中描绘）。这是信号7，其施加到图8中的节点P。信号7具有近似60Hz的频率f_in。对于该频率的适合的第一数据速率f_DR将大于120Hz。在图6中示出的参考电压是调制的周期性参考电压V_mod，其由调制部件mod从具有5V幅度以及大约7Hz的调制频率f_L的DC模拟参考电压V_ref生成。对于这些示例信号，属于数字输入电压V_in,unc计算的第一数据速率f_DR优选地选为比属于数字参考电压V_ref,dig计算的第二数据速率f_DRL要高。

组合的模拟信号4（在图4和7中示出）是图5和6的两个信号使用如在最近提交的专利申请PCT/EP2011/001941中描述的特定叠加开关方案而叠加的直接结果。由于以开关频率f_H的开关，引入采用尖峰形式的寄生电压分量，其在图7（其示出图4的放大部分）中清楚可见。这些尖峰限定干扰电压信号V_par。

为了能够消除干扰电压信号V_par，通过使用第三数字滤波器Filt3（参见图3）来计算它，该第三数字滤波器Filt3适用于以第三数据速率f_DRH从一位串行数据流5生成第三数字信号10。该第三数据速率f_DRH小于转换采样速率f_cnv并且不同于第一和第二数据速率f_DR和f_DRL。因此，与图5相比，第三数字信号10也变成低速高分辨率信号。在上文描述的图4至9的示例中，第三数据速率f_DRH将选为比第一和第二数据速率高。然后由第三数据处理部件Proc3从第三数字信号10计算干扰电压信号V_par。第三数据处理部件Proc3进一步适用于将干扰电压信号V_par分别传送到第一和第二数据处理部件Proc1和Proc2，其中它用于从数字输入电压V_in,unc和从数字参考电压V_ref,dig消除干扰电压信号。

作为一位串行数据流，信号5包含V_in和V_ref两者的信息，第一数据处理部件Proc1适用于去除参考电压信息以便生成V_in的数字表示。在参考电压是采用具有基频f_mod的周期性信号形式的调制参考电压时，在特定实施例中建议第一处理部件Proc1包括扣除部件11，其适用于以基频f_mod并且与调制参考电压V_mod（如在图10中示出的）同步地进行数字参考电压V_ref,dig从第一数字信号8的数学扣除。

除上文描述的在线自校准功能外，进一步建议分解部件dec另外包括第一诊断部件12，其适用于在第二数字信号9的幅度急剧减小的情况下生成第一误差消息E1，如在图14中示出。如果切断到电压信号输入I的信号源（例如传感器或额定信号源），生成第一误差消息E1。如果发生此，装置所看到的输入阻抗Z变高，从而导致调制参考电压V_mod急剧减小，如在图11中描绘的。

第二诊断部件13适用于在第二数字信号9的幅度保持在预定饱和水平V_sat长达比预定第一时段T₁更长的情况下生成第二误差消息E2。该情形在图12中图示。读出电子器件输入的长的饱和期可在当前连接到电压信号输入I的电压传感器（例如，电阻式分压器）的外壳接地连接失去时出现。

在图14中，示出第三诊断部件14，其适用于在第二数字信号9的幅度交替地保持在较高与较低饱和水平V_sat,H和V_sat,L并且每一个长达比预定第二时段T₂更长的情况下生成第三误差消息E3。

第三误差消息E3指示组合模拟信号4由于超出范围以外的模拟电压输入信号V_in而超出范围以外，如由13图示。

Claims

1.一种用于读出模拟电压输入信号（V_in）的装置，其包括：

• 电压信号输入（I），向所述电压信号输入（I）施加所述模拟电压输入信号（V_in），

• 参考部件（ref），用于生成模拟参考电压（V_ref），

其特征在于

• 叠加部件（Sup），其适用于通过使所述模拟参考电压（V_ref）叠加到所述模拟电压输入信号（V_in）上而生成组合模拟信号（4），

• 转换部件（DelSig），其适用于以转换采样速率（f_cnv）将所述组合模拟信号（4）转换成一位串行数据流（5），以及

• 分解部件（dec），其包括

○第一数字滤波器（Filt1），其适用于以第一数据速率（f_DR）从所述一位串行数据流（5）生成第一数字信号（8），所述第一数据速率（f_DR）小于所述转换采样速率，

○第一数据处理部件（Proc1），其适用于从所述第一数字信号（8）计算代表所述模拟电压输入信号（V_in）的数字输入电压（V_in,unc），

○另外的数字滤波器（Filt2），其适用于以另外的数据速率（f_DRL，f_DRH）从所述一位串行数据流（5）生成另外的数字信号（9，10），所述另外的数据速率（f_DRL，f_DRH）小于所述转换采样速率（f_cnv）并且不同于所述第一数据速率（f_DR），以及

○另外的数据处理部件（Proc2，Proc3），其适用于从所述另外的数字信号（9，10）计算代表所述模拟参考电压（V_ref）的数字参考电压（V_ref,dig）或代表由所述叠加部件（sup）引入的寄生电压分量的干扰电压信号（V_par）。

2.如权利要求1所述的装置，其中所述另外的数据处理部件是第二数据处理部件（Proc2），其适用于从所述数字参考电压（V_ref,dig）得出校正值（corr）并且将所述校正值（corr）传送到所述第一数据处理部件（Proc1）用于校正所述数字输入电压（V_in,unc）并且由此生成校正的数字输入电压（V_in,cal）。

3.如权利要求1所述的装置，其中所述另外的数据处理部件包括第二数据处理部件（Proc2）和第三数据处理部件（Proc3），

所述第二数据处理部件（Proc2）适用于从所述数字参考电压（V_ref,dig）得出校正值（corr）并且将所述校正值（corr）传送到所述第一数据处理部件（Proc1）用于校正所述数字输入电压（V_in,unc）并且由此生成校正的数字输入电压（V_in,cal），

所述第三数据处理部件（Proc3）适用于将所述干扰电压信号（V_par）分别传送到所述第一数据处理部件（Proc1）和所述第二数据处理部件（Proc2），用于从所述数字输入电压（V_in,unc）以及从所述数字参考电压（V_ref,dig）消除所述干扰电压信号。

4.如权利要求1所述的装置，其中所述叠加部件（Sup）包含调制部件（mod），用于从所述模拟参考电压（V_ref）生成调制参考电压（V_mod）并且适用于使所述调制参考电压（V_mod）叠加到所述模拟电压输入信号（V_in）上。

5.如权利要求4所述的装置，其中所述调制部件（mod）适用于生成所述调制参考电压（V_mod）作为具有基频（f_mod）的周期信号并且其中所述第一数据处理部件（Proc1）包括扣除部件（11），其适用于在所述基频（f_mod）并且与所述调制参考电压（V_mod）同步地进行所述数字参考电压（V_ref,dig）从所述第一数字信号（8）的数学扣除。

6.如权利要求1-5中任一项所述的装置，其中所述分解部件（dec）进一步包括第一诊断部件（12），其适用于在所述另外的数字信号（9）的幅度急剧减小的情况下生成第一误差消息（E1）。

7.如权利要求1-5中任一项所述的装置，其中所述分解部件（dec）进一步包括第二诊断部件（13），其适用于在所述另外的数字信号（9）的幅度保持在预定饱和水平（V_sat）长达比预定第一时段（T₁）更长的情况下生成第二误差消息（E2）。

8.如权利要求1-5中任一项所述的装置，其中所述分解部件（dec）进一步包括第三诊断部件（14），其适用于在所述另外的数字信号（9）的幅度交替地保持在较高（V_sat,H）和较低（V_sat,L）饱和水平长达比预定第二时段（T₂）更长的情况下生成第三误差消息（E3）。