CN103534662B

CN103534662B - 一种pmbus数字电源

Info

Publication number: CN103534662B
Application number: CN201380000679.8A
Authority: CN
Inventors: 蔡兵; 李鑫; 周国名
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2013-05-28
Filing date: 2013-05-28
Publication date: 2018-02-02
Anticipated expiration: 2033-05-28
Also published as: CN103534662A

Abstract

一种PMBUS数字电源，包括：第一复位接口、电源模块、第一处理模块；所述第一处理模块与所述第一复位接口连接，所述电源模块与所述第一处理模块连接；所述第一复位接口用于接收复位信号，及将接收到的所述复位信号发送给所述第一处理模块；所述第一处理模块用于根据所述复位信号将所述电源模块的输出电压值调整至初始电压值，能够有效的满足由该PMBUS数字电源提供电源的芯片的复位要求，实现芯片的复位。

Description

一种PMBUS数字电源

技术领域

本发明实施例涉及数字电源领域，尤其涉及一种PMBUS数字电源。

背景技术

电源管理总线（英文全称为：Power Management BUS，缩写为：PMBUS）数字电源上电输出的初始电压是由PMBUS电源芯片的管脚的外部电阻决定的，且PMBUS电源芯片具有固定的初始电压输出值。

目前，PMBUS电源芯片通过PMBUS与集成电路（英文全称为：Integrated Circuit，缩写为：IC）芯片上的PMBUS接口连接，且IC芯片中的电压输入模块可以与PMBUS数字电源中的电源模块连接，使得PMBUS数字电源能够为IC芯片提供电源，且IC芯片可通过PMBUS接口向PMBUS数字电源发送PMBUS命令以实时调节PMBUS电源芯片的输出电压的电压值，达到降低功耗的目的。例如自适应电压调整（英文全称为：Adaptive Voltage Scaling，缩写为：AVS）的应用场景，IC芯片可根据自身的时序裕量情况，向PMBUS数字电源发送包含其所需要的输入电压值的PMBUS命令，使得PMBUS数字电源根据该IC芯片所需要的输入电压值调整其输出电压值，使得IC芯片能够获得满足要求的最低工作电压，达到降低功耗的目的。

目前，在与PMBUS数字电源连接的IC芯片出现挂机情况，即IC芯片处于非正常工作状态的情况下，为了使得该IC芯片能够正常工作，需要对该IC芯片进行复位操作，然后，由于该IC芯片通过PMBUS命令调整了PMBUS数字电源为其提供的工作电压，且该工作电压远小于该IC芯片进行复位操作所需要的电压值，因此，将造成IC芯片的复位操作失败。

发明内容

本发明实施例提供了一种PMBUS数字电源，用于与IC芯片提供电源，且在IC芯片需要复位时，可复位PMBUS数字电源的输出电压值至初始电压值，满足该IC芯片复位对电压的需求。

本发明一方面提供了一种PMBUS数字电源，包括：

第一复位接口、电源模块、第一处理模块；

所述第一处理模块与所述第一复位接口连接，所述电源模块与所述第一处理模块连接；

所述第一复位接口用于接收复位信号，及将接收到的所述复位信号发送给所述第一处理模块；

所述第一处理模块用于根据所述复位信号将所述电源模块的输出电压值调整至初始电压值。

在第一方面第一种可能的实现方式中，所述PMBUS数字电源还包括：第一PMBUS接口，所述第一PMBUS接口与所述第一处理模块连接；

所述第一PMBUS接口用于接收集成电路IC芯片发送的PMBUS命令，并将所述PMBUS命令发送给所述第一处理模块，所述第一处理模块根据所述PMBUS命令调节所述电源模块的输出电压值，其中，所述电源模块为所述IC芯片提供电源。

结合第一方面或者第一方面第一种可能的实现方式，在第二种可能的实现方式中，所述电源模块与第一中央处理器CPU中的第一电压输入模块连接，为所述第一CPU提供电能；

所述第一CPU还包括第二处理模块及第二复位接口，所述第二处理模块与所述第一电压输入模块连接，所述第二处理模块与所述第二复位接口连接；所述第二复位接口通过延时电路与看门狗芯片连接，所述第一复位接口与所述看门狗芯片连接。

结合第一方面第二种可能的实现方式，在第三种可能的实现方式中，

若所述看门狗芯片检测到所述第一CPU处于非正常工作状态，则向所述第二复位接口及所述第一复位接口发送复位信号；

所述第一复位接口将接收到的所述复位信号发送给所述第一处理模块，所述第一处理模块根据所述复位信号将所述电源模块的输出电压值调整至初始电压值；

所述第二复位接口接收经过所述延时电路延时后的复位信号，将所述延时后的复位信号发送给所述第二处理模块，所述第二处理模块根据所述延时后的复位信号复位所述第一CPU。

结合第一方面第二种可能的实现方式，在第四种可能的实现方式中，所述第一CPU还包括第二PMBUS接口，所述第二PMBUS接口与所述第二处理模块连接，所述第二PMBUS接口与所述第一PMBUS接口连接，用于使得所述第二处理模块通过所述第二PMBUS接口及所述第一PMBUS接口向所述第一处理模块发送PMBUS命令，所述第一处理模块根据所述PMBUS命令调节所述电源模块的输出电压值。

结合第一方面或者第一方面第一种可能的实现方式，在第五种可能的实现方式中，所述电源模块与除CPU以外的其他IC芯片的第二电压输入模块连接，为所述其他IC芯片提供电能；

所述其他IC芯片还包括第四处理模块及第三复位接口，所述第四处理模块与所述第三复位接口连接、所述第四处理模块与所述第二电压输入模块连接，所述第三复位接口还与第二CPU中的复位信号发送接口连接；

所述第二CPU中还包括第三处理模块，所述第三处理模块与所述复位信号发送接口连接；

所述第一复位接口与所述复位信号发送接口连接。

结合第一方面第五种可能的实现方式，在第六种可能的实现方式中，若所述第二CPU需要复位所述其他IC芯片，所述第三处理模块通过所述复位信号发送接口向所述第一复位接口发送第一复位信号；

所述第一复位接口将所述第一复位信号发送给所述第一处理模块，所述第一处理模块根据所述第一复位信号将所述电源模块的输出电压值调整至初始电压值；

所述第三处理模块通过所述复位信号发送接口向所述其他IC芯片上的所述第三复位接口发送第二复位信号，所述第三复位接口将接收到的所述第二复位信号发送给所述第四处理模块，所述第四处理模块按照所述第二复位信号复位所述其他IC芯片。

结合第一方面第五种可能的实现方式，在第七种可能的实现方式中，所述其他IC芯片还包括第三PMBUS接口，所述第三PMBUS接口与所述第四处理模块连接，所述第三PMBUS接口还与所述第一PMBUS接口连接，所述第四处理模块通过所述第三PMBUS接口及所述第一PMBUS接口向所述第一处理模块发送PMBUS命令，所述第一处理模块根据所述PMBUS命令调节所述电源模块的输出电压值。

从以上技术方案可以看出，本发明实施例具有以下优点：

PMBUS数字电源包含第一复位接口、电源模块、第一处理模块，且该第一处理模块与第一复位接口连接，该电源模块与第一处理模块连接，其中，第一复位接口用于接收复位信号，及将接收到的复位信号发送给第一处理模块，由第一处理模块用于根据该复位信号将电源模块的输出电压值调整至初始电压值，通过在PMBUS数字电源中增加第一复位接口，使得IC芯片在需要复位时，可通过复位为该IC芯片提供电源的PMBUS数字电源的输出电压值，使得IC芯片的电压值能够满足其复位的需求，有效实现IC芯片的复位。

附图说明

图1为本发明实施例中PMBUS数字电源的结构图；

图2为本发明实施例中PMBUS数字电源为第一CPU提供电源的结构图；

图3为本发明实施例中PMBUS数字电源为除CPU以外的IC芯片提供电源的结构图。

具体实施方式

本发明实施例提供了PMBUS数字电源，用于与IC芯片提供电源，且在IC芯片需要复位时，可复位PMBUS数字电源的输出电压值至初始电压值，满足该IC芯片复位对电压的需求。

为了更好的理解本发明的技术方案，请参阅图1，为本发明实施例中PMBUS数字电源100的结构，包括：

第一复位接口101、电源模块102、第一处理模块103；

其中，第一处理模块103与第一复位接口101连接，电源模块102与第一处理模块103连接；

其中，第一复位接口101用于接收复位信号，及将接收到的复位信号发送给第一处理模块103；第一处理模块103用于根据复位信号将电源模块102的输出电压值调整至初始电压值。

在本发明实施例中，PMBUS数字电源100还包含第一PMBUS接口104，且该第一PMBUS接口104与第一处理模块103连接。

在本发明实施例中，第一PMBUS接口104用于接收IC芯片发送的PMBUS命令，并将接收到的PMBUS命令发送给第一处理模块103，且第一处理模块103根据接收到的PMBUS命令调节电源模块102的输出电压值，其中，电源模块103为该IC芯片提供电源，因此能够实现IC芯片通过向PMBUS数字电源100发送PMBUS命令调节PMBUS数字电源100为该IC芯片提供的电压值，能够有效的降低功耗。

在本发明实施例中，PMBUS数字电源100中包含第一复位接口101，且该第一复位接口101可接收外部芯片发送的复位信号，及将该复位信号发送给第一处理模块103，该第一处理模块103在接收到该复位信号之后，根据该复位信号将电源模块102的输出电压值调整至初始电压值，因此，该PMBUS数字电源100的输出电压具有复位功能，使得在该PMBUS数字电源100为IC芯片提供电能，且该IC芯片需要复位时，可将该PMBUS数字电源的输出电压值复位至初始电压值，以满足该IC芯片复位时对电压的需求，有效实现IC芯片的复位。

在本发明实施例中PMBUS数字电源100可为CPU提供电源，也可为除CPU以外的其他IC芯片提供电源，下面将分别进行介绍，请参阅图2，为本发明实施例中，PMBUS数字电源100为第一CPU提供电源的结构图，包括：

PMBUS数字电源100，第一CPU200，延时电路201及看门狗芯片202，

其中，PMBUS数字电源100包含第一复位接口101、电源模块102、第一处理模块103，且第一处理模块103与第一复位接口101连接，第一处理模块103与电源模块102连接；

其中，第一CPU200包含第一电压输入模块203、第二处理模块204及第二复位接口205，第二处理模块204与第一电压输入模块203及第二复位接口205连接，第二复位接口205与延时电路201连接，延时电路201与看门狗芯片202连接，且看门狗芯片202还与第一复位接口101连接。

在本发明实施例中，电源模块102与第一CPU200中的第一电压输入模块203连接，为第一CPU200提供电能。

在本发明实施例中，第一CPU200处于正常工作状态时，会定时向看门狗芯片202发送信号，若第一CPU200处于非正常工作状态，则不会向看门狗芯片202发送信号，因此，看门狗芯片200若在预置的时长内未接收到第一CPU发送的信号，则可确定第一CPU处于非正常工作状态，则看门狗芯片200将发送复位信号，以复位第一CPU200，使得第一CPU200恢复到正常工作状态。

在本发明实施例中，若看门狗芯片202检测到第一CPU200处于非正常工作状态，则向第一CPU200的第二复位接口205及PMBUS数字电源100的第一复位接口101发送复位信号；该第一复位接口101将接收到的复位信号发送给第一处理模块103，第一处理模块103根据复位信号将电源模块102的输出电压值调整至初始电压值，并按照该初始电压值为第一CPU200中的第一电压输入模块203提供电压，因此，第一CPU200的工作电压为PMBUS数字电源100的初始电压值。

在本发明实施例中，第一CPU200的工作电压恢复为PMBUS数字电源100的初始电压值之后，第二复位接口205接收经过延时电路201延时后的复位信号，将该延时后的复位信号发送给第二处理模块204，第二处理模块204根据该延时后的复位信号复位该第一CPU200，使得能够为第一CPU200的复位提供满足其复位条件的电压值，有效的实现第一CPU200的复位。

在本发明实施例中，第一CPU200还包括第二PMBUS接口206，该第二PMBUS接口206与第二处理模块204连接，且该第二PMBUS接口206用于与第一PMBUS接口104连接。

在本发明实施例中，在PMBUS数字电源100与第一CPU200均能够正常工作的情况下，第一CPU200可通过向PMBUS数字电源发送PMBUS命令，调整PMBUS数字电源的输出电压值，以改变第一CPU200的工作电压，能够有效的降低功耗，具体的：第一CPU200中的第二处理模块204通过第二PMBUS接口206及第一PMBUS接口104向第一处理模块103发送PMBUS命令，该第一处理模块103将根据该PMBUS命令调节电源模块102的输出电压值，能够有效的改变PMBUS数字电源100为第一CPU200提供的电压，且一般情况下是减小提供的电压，因此能够有效的降低功耗。

在本发明实施例中，通过在PMBUS数字电源100中增加第一复位接口101，在利用该PMBUS数字电源100为第一CPU200提供电源时，若第一CPU200处于非正常工作的状态，则看门狗芯片202将检测到该第一CPU200处于非正常工作状态并发送复位信号，该复位信号到达PMBUS数字电源100的第一复位接口101之后将发送给第一处理模块103，该第一处理模块103将电源模块102的输出电压值调整至初始电压值，且由于延时电路的延时作用，第一CPU200将在PMBUS数字电源100的输出电压值复位之后接收到看门狗202发送的复位信号，并由第一CPU200中的第二处理模块204根据该复位信号实现第一CPU200的复位，能够有效的满足第一CPU200复位时对电压的需求，实现第一CPU200的复位。

下面将详细介绍PMBUS数字电源为除CPU以外的其他IC芯片提供电源的结构图，请参阅图3，包括：

PMBUS数字电源100，其他IC芯片300，第二CPU301；

其中，PMBUS数字电源100包括第一复位接口101、电源模块102、第一处理模块103，且第一处理模块103与第一复位接口101连接，第一处理模块103与电源模块102连接；

其中，其他IC芯片300包括第二电压输入模块302、第四处理模块303、第三复位接口304，且第四处理模块303与第二电压输入模块302连接、第四处理模块303与第三复位接口304连接；

其中，第二CPU301包含第三处理模块305及复位信号发送接口306，且第三处理模块305与复位信号发送接口306连接。

在本发明实施例中，电源模块102与除CPU以外的其他IC芯片300的第二电压输入模块302连接，为其他IC芯片300提供电能，复位信号发送接口306与第一复位接口101及第三复位接口304连接。

需要说明的是，在本发明实施例中，其他IC芯片300是指除CPU以外的IC芯片。

在本发明实施例中，若第二CPU301需要复位其他IC芯片300，第三处理模块305通过复位信号发送接口306向PMBUS数字电源的第一复位接口101发送第一复位信号；接着，第一复位接口101将接收到的第一复位信号发送给第一处理模块103，且第一处理模块103将根据该第一复位信号将电源模块102的输出电压值调整至初始电压值。

需要说明的是，在本发明实施例中，由于电源模块102为其他IC芯片300提供电源，因此，在第一处理模块103将电源模块102的输出电压值调整至初始电压值之后，电源模块102将按照该初始电压值向其他IC芯片300中的第二电压输入模块302提供电能，使得在其他IC芯片处于非正常工作状态的情况下，可将PMBUS数字电源100的输出电压值调整至初始电压值，使得为其他IC芯片300提供的电能能够有效的满足其他IC芯片300的复位需求。

在本发明实施例中，在PMBUS100的输出电压值调整至初始电压值之后，第三处理模块305通过复位信号发送接口306向其他IC芯片上的第三复位接口304发送第二复位信号，该第三复位接口304将接收到的第二复位信号发送给第四处理模块303，使得其他IC芯片300中的第四处理模块303按照接收到的该第二复位信号复位其他IC芯片300，使得其他IC芯片能够恢复正常工作。

在本发明实施例中，其他IC芯片300还包括第三PMBUS接口307，第三PMBUS接口307与第四处理模块303连接，第三PMBUS接口307用于与第一PMBUS接口104连接，使得第四处理模块303通过第三PMBUS接口307及第一PMBUS接口104向第一处理模块103发送PMBUS命令，第一处理模块103根据PMBUS命令调节电源模块102的输出电压值。

在本发明实施例中，通过在PMBUS数字电源100中增加第一复位接口101，在利用该PMBUS数字电源100为除CPU以外的其他IC芯片300提供电源时，若该其他IC芯片300处于非正常工作状态，则控制该IC芯片300复位的第二CPU301将通过复位信号发送接口306向第一复位接口101发送第一复位信号，第一复位接口101将第一复位信号发送给第一处理模块103，由第一处理模块103将电源模块102的输出电压值调整至初始电压值，实现PMBUS数字电源的复位，使得PMBUS数字电源为其他IC芯片提供的电压为初始电压，且接着由第三处理模块305通过复位信号发送接口306向第三复位接口304发送第二复位信号，使得第四处理模块303能够在电压满足复位需求的情况下复位其他IC芯片300，有效的实现其他IC芯片300的复位。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上对本发明所提供的一种PMBUS数字电源进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1.一种电源管理总线PMBUS数字电源，其特征在于，包括：

第一复位接口、电源模块、第一处理模块；

所述第一处理模块用于根据所述复位信号将所述电源模块的输出电压值调整至初始电压值，以根据所述初始电压值实现对IC芯片的复位；

所述电源模块与除CPU以外的其他IC芯片的第二电压输入模块连接，为所述其他IC芯片提供电能；

所述第一复位接口与所述复位信号发送接口连接。

2.根据权利要求1所述的PMBUS数字电源，其特征在于，所述PMBUS数字电源还包括：第一PMBUS接口，所述第一PMBUS接口与所述第一处理模块连接；

3.根据权利要求2所述的PMBUS数字电源，其特征在于，所述电源模块与第一中央处理器CPU中的第一电压输入模块连接，为所述第一CPU提供电能；

4.根据权利要求3所述的PMBUS数字电源，其特征在于，

5.根据权利要求3所述的PMBUS数字电源，其特征在于，所述第一CPU还包括第二PMBUS接口，所述第二PMBUS接口与所述第二处理模块连接，所述第二PMBUS接口与所述第一PMBUS接口连接，用于使得所述第二处理模块通过所述第二PMBUS接口及所述第一PMBUS接口向所述第一处理模块发送PMBUS命令，所述第一处理模块根据所述PMBUS命令调节所述电源模块的输出电压值。

6.根据权利要求1所述的PMBUS数字电源，其特征在于，

若所述第二CPU需要复位所述其他IC芯片，所述第三处理模块通过所述复位信号发送接口向所述第一复位接口发送第一复位信号；

7.根据权利要求2所述的PMBUS数字电源，其特征在于，所述其他IC芯片还包括第三PMBUS接口，所述第三PMBUS接口与所述第四处理模块连接，所述第三PMBUS接口还与所述第一PMBUS接口连接，所述第四处理模块通过所述第三PMBUS接口及所述第一PMBUS接口向所述第一处理模块发送PMBUS命令，所述第一处理模块根据所述PMBUS命令调节所述电源模块的输出电压值。