CN103532770A - 一种基于北斗的卫星移动通信终端信息交互测试方法 - Google Patents
一种基于北斗的卫星移动通信终端信息交互测试方法 Download PDFInfo
- Publication number
- CN103532770A CN103532770A CN201210233266.1A CN201210233266A CN103532770A CN 103532770 A CN103532770 A CN 103532770A CN 201210233266 A CN201210233266 A CN 201210233266A CN 103532770 A CN103532770 A CN 103532770A
- Authority
- CN
- China
- Prior art keywords
- dsp
- fpga
- hpi
- interface
- numerical value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Radio Relay Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明公开了一种基于“北斗”的卫星移动通信终端信息交互测试方法，该方法用于测试基于“北斗”的卫星移动通信终端的FPGA的模拟接口，其方法是：在工作状态中，FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值，设定时间到达后，DSP检查内部的HPI对应的RAM的位置0的内存数值是否为该数值，如果是，则模拟接口正确。本发明基于“北斗”的卫星移动通信终端信息交互测试方法，很好的测试了基于“北斗”的卫星移动通信终端FPGA的模拟HPI接口、模拟复位控制接口信息交互的性能，从而保证了基于“北斗”的卫星移动通信终端信息交互的性能。
Description
技术领域
本发明涉及卫星移动通信领域，特别涉及一种基于“北斗”的卫星移动通信终端信息交互测试方法。
背景技术
数字无线电系统的低频部分采用数字电路，与传统无线电系统相比，软件无线电系统的A/D、D/A变换移到了中频，并尽可能靠近射频端。软件无线电以可编程力强的FPGA、DSP器件代替专用数字电路，使系统硬件结构与功能相对独立。现场可编程阵列FPGA技术先进之处在于紧凑的占位空间能够高速处理，同时也保持软件无线电技术的灵活性和可编程性。FPGA在高速、计算密集、可重新配置应用（FFT、FIR和其他乘法—累加运算）中是具有优势的。从FPGA可实现可重新配置核，在FPGA中能够实现调制器，解调器和CODEC功能。FPGA已从灵活的逻辑设计平台发展到信号处理引擎。FPGA 因有效的适合于高速并行乘法累加函数。现代FPGA可执行18×18乘法运算，速度超过200MHz。这使得FPGA成为FET、FIR，数字下复频器DDC、数字上变频器DUC、相关器和脉冲压缩（用于雷达处理）运算的理想平台。
然而，这不意味着所有DSP功能可以在FPGA中实现。用FPGA实现浮点运算是困难的，这是由于器件需要大量的有效区域。另外，包括短阵反演（或除法）的处理更适合DSP/GPP平台。因此，FPGA和DSP将共存很长时间，一个灵活的平台将包括二者的混合。
如图1所示，一种基于“北斗”的卫星移动通信终端包括 FPGA 芯片XC5VLX50T、DSP 芯片TMS320C6455和ARM芯片S3C2410A，其中，XC5VLX50T和TMS320C6455之间通过地址总线接口、数据总线接口、EMIFA接口和HPI接口相互通信，在XC5VLX50T的对应可编程接口引脚上通过编程设置有对应的模拟地址总线接口、模拟数据总线接口、模拟EMIFA接口、模拟复位控制接口和模拟HPI接口；TMS320C6455和S3C2410A之间通过MCBSP0接口和UART0接口通信；XC5VLX50T通过复位控制信号控制TMS320C6455，以使在正常工作时， XC5VLX50T先启动，再控制TMS320C6455启动，然后XC5VLX50T通过HPI接口向TMS320C6455发送控制信息和短信内容，XC5VLX50T的模拟EMIFA接口控制相应的输出内存，获得TMS320C6455的内容；TMS320C6455启动后，通过串口向S3C2410A传送XC5VLX50T和TMS320C6455的状态信息，同时S3C2410A也将用户发出的指令传送给TMS320C6455。
该基于“北斗”的卫星移动通信终端，通过在FPGA 芯片XC5VLX50T的对应可编程接口引脚上编程设置对应的模拟地址总线接口、模拟数据总线接口、模拟EMIFA接口、模拟复位控制接口和模拟HPI接口，从而实现FPGA 芯片与DSP 芯片的通信。该基于“北斗”的卫星移动通信终端对各模拟接口数据传输性能要求非常高，事先验证各模拟接口功能指标是否达到设计要求显得非常重要，现有技术中，没有对图1中基于“北斗”的卫星移动通信终端的信息交互测试方法。
发明内容
本发明的目的在于克服现有技术中所存在的对基于“北斗”的卫星移动通信终端缺乏接口信息交互测试方法的不足，提供一种基于“北斗”的卫星移动通信终端信息交互测试方法。
为了实现上述发明目的，本发明提供了以下技术方案：
一种基于“北斗”的卫星移动通信终端信息交互测试方法，该方法用于测试基于“北斗”的卫星移动通信终端的FPGA 的模拟HPI接口、模拟复位控制接口，其方法是：在工作状态中， FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值，设定时间到达后，DSP检查内部的HPI对应的RAM的位置0的内存数值是否为该数值，如果是，则FPGA 的模拟HPI接口、模拟复位控制接口正确，如果不是，则报错。
所述测试方法用于测试基于“北斗”的卫星移动通信终端的FPGA的模拟HPI接口， 其具体测试步骤包括：
（1）、FPGA启动以后， DSP设置内部的HPI对应的RAM的位置0的数值为DATA1，所述DATA1为0～0xFFFFFFFF之间的一个数值，DSP同时启动计时器开始计时，所述计时器为计时时间≦10ms的计时器；
（2）、FPGA每1ms通过模拟HPI接口检查一次DSP内部的HPI对应的RAM的位置0的数值，如果该数值为DATA1，则启动读写RAM的程序，如果该数值不为DATA1，则报错；
（3）、FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置1~0xFFFFFF的内存数值，其数值是从0xFFFFFF~1依次递减，然后设置对应的RAM的位置0的内存数值为DATA2，所述DATA2为DATA1与0xFFFFFFFF进行异或运算后的值；
（4）、计时器计时结束后，DSP检查HPI对应的RAM的位置0的内存数值是否为DATA2，如果是DATA2，则继续检查，不是则报错；
（5）、DSP检查HPI对应的RAM的位置1~0xFFFFFF的内存数值，检查其数值是否从0xFFFFFF~1依次递减，如果是，则FPGA的模拟HPI接口正确，不是则报错。
进一步的，所述步骤（1）中计时器为10ms计时器。
进一步的，所述步骤（2）中读写RAM的程序包括步骤：
a)、FPGA设置与DSP的HPI接口的地址总线相连的IO引脚的地址，此地址指向DSP内部的HPI对应的RAM的位置0；
b）、FPGA设置与DSP的HPI接口的控制信号线相连的IO引脚的地址；
c)、FPGA检查DSP的HPI接口的控制信号线的输出信号，检查到DSP已经把RAM数据放在输出数据线上时，通过相连的IO接口，读入RAM的数据。
其中，所述测试方法用于测试基于“北斗”的卫星移动终端的FPGA 的模拟复位控制接口，具体测试步骤包括：
（1）、通过DSP的第一I/O口和FPGA的第二I/O口连接DSP和FPGA；
（2）、DSP在上电复位初始化以后，设置第一I/O口为高电平，FPGA检查到DSP的第一I/O口为高电平；
（3）、开始运行测试复位程序，其操作是：DSP设置第一I/O口为低电平，DSP同时启动定时器，FPGA检查到DSP的第一I/O口为低电平，对低电平做反应，即进行步骤（4）的操作，其中，所述定时器为计时时间≥400ms的定时器；
（4）、FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值为DATA，所述DATA为0～0xFFFFFFFF之间的一个数值；
（5）、定时器计时结束后，DSP检查HPI对应的RAM的位置0的内存数值是否为DATA，如果是DATA，则FPGA 的模拟复位控制接口正确，不是则报错。
进一步的，所述步骤（3）中定时器为500ms定时器。
与现有技术相比，本发明的有益效果：本发明基于“北斗”的卫星移动通信终端信息交互测试方法，FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值，设定时间到达后，DSP检查内部的HPI对应的RAM的位置0的内存数值是否为该数值，很好的测试了基于“北斗”的卫星移动通信终端FPGA 的模拟HPI接口、模拟复位控制接口信息交互的性能，并判断FPGA 的模拟HPI接口、模拟复位控制接口是否达到设计要求，从而保证了基于“北斗”的卫星移动通信终端信息交互的性能。
附图说明：
图1为本发明测试对象基于“北斗”的卫星移动通信终端的结构示意图。
具体实施方式
下面结合试验例及具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。
参见图1，本发明测试对象基于“北斗”的卫星移动通信终端中包括：FPGA 芯片XC5VLX50T、DSP 芯片TMS320C6455和ARM微处理器芯片S3C2410A，其中： XC5VLX50T和TMS320C6455之间通过地址总线接口、数据总线接口、EMIFA接口和HPI接口相互通信，在XC5VLX50T的对应可编程接口引脚上通过编程设置有对应的模拟地址总线接口、模拟数据总线接口、模拟EMIFA接口、模拟复位控制接口和模拟HPI接口；TMS320C6455和S3C2410A之间通过多通道缓冲串行接口MCBSP0接口和串口UART0接口通信，FPGA XC5VLX50T通过JTAG和PC机相连，DSP TMS320C6455通过JTAG和PC机相连，ARM S3C2410A通过JTAG和PC机相连，ARM也通过串口UART2和PC机相连。
FPGA XC5VLX50T对应的模拟HPI接口控制信号的作用是实现对应的DSP的HPI接口需要的功能。在使用过程中FPGA XC5VLX50T向对应的DSP的HPI接口读写数据，DSP对HPI接口发出的读写信号做出响应，从而达到FPGA 向DSP传送数据的目的。
XC5VLX50T通过模拟复位控制信号控制TMS320C6455，以使在正常工作时， XC5VLX50T先启动，再控制TMS320C6455启动，然后XC5VLX50T通过HPI接口向TMS320C6455发送控制信息和短信内容，XC5VLX50T的模拟EMIFA接口控制相应的输出内存，获得TMS320C6455的内容；TMS320C6455启动后，通过串口向S3C2410A传送XC5VLX50T和TMS320C6455的状态信息，同时S3C2410A也将用户发出的指令传送给TMS320C6455。
该基于“北斗”的卫星移动通信终端中，XC5VLX50T与ARM、DSP之间通过设计优化的接口相连接，上述相连的接口必须符合基于“北斗”的卫星移动通信终端的数据流和控制要求的特点。上述相连的接口是否满足基于“北斗”的卫星移动通信终端接口数据传输性能的要求，需要通过本发明基于“北斗”的卫星移动通信终端信息交互测试方法进行验证。
本发明基于“北斗”的卫星移动通信终端信息交互测试方法，用于测试如图1所示的基于“北斗”的卫星移动通信终端的FPGA 的模拟HPI接口、模拟复位控制接口信息交互性能，其方法为：在工作状态中， FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值，设定时间到达后，DSP检查内部的HPI对应的RAM的位置0的内存数值是否为该数值，如果是，则FPGA 的模拟HPI接口、模拟复位控制接口正确，即FPGA 的模拟HPI接口、模拟复位控制接口设计满足基于“北斗”的卫星移动通信终端的接口数据传输要求，如果不是，则报错。
其中，所述测试方法用于测试基于“北斗”的卫星移动终端的FPGA XC5VLX50T模拟HPI接口，具体测试步骤包括：
（1）、FPGA启动以后，DSP设置内部的HPI对应的RAM的位置0的数值为0xAA5555AA，DSP同时启动10ms计时器开始计时。
10ms 是FPGA可以及时响应的最低要求，计时器的计时时间要求为≦10ms。按照理论，使用计时时间越短的计时器越好，但是考虑到电源参数的偏移，经过实际测试，10ms满足系统的要求。
（2）、FPGA每1ms通过模拟HPI接口检查一次DSP内部的HPI对应的RAM的位置0的数值，如果该数值为0xAA5555AA，则启动读写RAM的程序，如果该数值不为0xAA5555AA，则报错；其中，读写RAM的程序的步骤包括：
a)、FPGA设置与DSP的HPI接口的地址总线相连的IO引脚的地址，此地址指向DSP内部的HPI对应的RAM的位置0；
b）、FPGA设置与DSP的HPI接口的控制信号线相连的IO引脚的地址；
c)、FPGA检查DSP的HPI接口的控制信号线的输出信号，检查到DSP已经把RAM数据放在输出数据线上时，通过相连的IO接口，读入RAM的数据。
需要说明的是，在硬件设计上，DSP和FPGA同时启动，同时开始初始化，但FPGA的初始化时间要短于DSP的初始化时间，所以在DSP启动10ms定时器之前，FPGA已经开始每1ms通过模拟HPI接口检查一次DSP内部的HPI对应的RAM的位置0的数值。
（3）、FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置1~0xFFFFFF的内存数值，其数值是从0xFFFFFF~1依次递减，然后设置对应的RAM的位置0的内存数值为0x55AAAA55。
（4）、10ms计时器计时到10ms后，DSP检查HPI对应的RAM的位置0的内存数值是否为0x55AAAA55，如果是0x55AAAA55，则继续检查，不是则报错。
（5）、DSP检查HPI对应的RAM的位置1~0xFFFFFF的内存数值，检查其数值是否从0xFFFFFF~1依次递减，如果是依次递减，则FPGA的模拟HPI接口正确，不是则报错。
所述测试方法用于测试基于“北斗”的卫星移动终端的FPGA XC5VLX50T模拟复位控制接口，具体测试步骤包括：
（1）、将DSP的I/O口AF6与FPGA的I/O口AA28连接；
（2）、DSP在上电复位初始化以后，设置I/O口AF6为高电平，FPGA检查到DSP的I/O口AF6为高电平，但是对高电平不做反应；
（3）、开始运行测试复位程序，其操作是：DSP设置I/O口AF6为低电平，DSP同时启动500ms定时器，FPGA检查到DSP的I/O口AF6为低电平，对低电平做反应，即进行步骤（4）的操作；
按照FPGA手册要求，FPGA的完整启动和初始化的时间是４00ms，定时器的要求是≥400ms，本实施例中选取定时器为500ms定时器，100ms是裕量，经过测试，符合要求。
（4）、FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值为0xF8410148；
（5）、500ms定时器计时到500ms后，DSP检查HPI对应的RAM的位置0的内存数值是否为0xF8410148，如果是0xF8410148，则FPGA 的模拟复位控制接口正确，不是则报错。
本发明基于“北斗”的卫星移动通信终端信息交互测试方法，保证了基于“北斗”的卫星移动通信终端的FPGA的模拟HPI接口控制信号实现对应的DSP的HPI接口需要的功能，从而达到FPGA 向DSP传送数据的目的；保证了FPGA通过模拟复位控制信号控制TMS320C6455，以使在正常工作时，XC5VLX50T先启动，再控制TMS320C6455启动，然后XC5VLX50T通过HPI接口向TMS320C6455发送控制信息和短信内容。
本发明基于“北斗”的卫星移动通信终端信息交互测试方法是通过多次设计优化得来的，是首次在基于“北斗”的卫星移动通信试验系统中使用，在实际应用中达到了要求。本发明基于“北斗”的卫星移动通信终端的信息交互测试方法，FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值，设定时间到达后，DSP检查内部的HPI对应的RAM的位置0的内存数值是否为该数值，很好的测试了基于“北斗”的卫星移动通信终端FPGA 的模拟HPI接口、模拟复位控制接口信息交互的性能，并判断FPGA 的模拟HPI接口、模拟复位控制接口是否达到设计要求，从而保证了基于“北斗”的卫星移动通信终端信息交互的性能。
Claims (6)
1.一种基于“北斗”的卫星移动通信终端信息交互测试方法，其特征在于，该方法用于测试基于“北斗”的卫星移动通信终端的FPGA 的模拟HPI接口和模拟复位控制接口，其方法是：在工作状态中， FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值，设定时间到达后，DSP检查内部的HPI对应的RAM的位置0的内存数值是否为该数值，如果是，则FPGA 的模拟HPI接口和模拟复位控制接口正确，若果不是，则报错。
2.根据权利要求1所述的基于“北斗”的卫星移动通信终端信息交互测试方法，其特征在于，所述测试方法用于测试基于“北斗”的卫星移动通信终端的FPGA的模拟HPI接口，其具体测试步骤包括：
（1）、FPGA启动以后，DSP设置内部的HPI对应的RAM的位置0的数值为DATA1，所述DATA1为0～0xFFFFFFFF之间的一个数值，DSP同时启动计时器开始计时，所述计时器为计时时间≦10ms的计时器；
（2）、FPGA每1ms通过模拟HPI接口检查一次DSP内部的HPI对应的RAM的位置0的数值，如果该数值为DATA1，则启动读写RAM的程序，如果该数值不为DATA1，则报错；
（3）、FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置1~0xFFFFFF的内存数值，其数值是从0xFFFFFF~1依次递减，然后设置对应的RAM的位置0的内存数值为DATA2，所述DATA2为DATA1与0xFFFFFFFF进行异或运算后的值；
（4）、计时器计时结束后，DSP检查HPI对应的RAM的位置0的内存数值是否为DATA2，如果是DATA2，则继续检查，不是则报错；
（5）、DSP检查HPI对应的RAM的位置1~0xFFFFFF的内存数值，检查其数值是否从0xFFFFFF~1依次递减，如果是，则FPGA的模拟HPI接口正确，不是则报错。
3.根据权利要求2所述的基于“北斗”的卫星移动通信终端信息交互测试方法，其特征在于，步骤（1）中所述计时器为10ms计时器。
4.根据权利要求2所述的基于“北斗”的卫星移动通信终端信息交互测试方法，其特征在于，步骤（2）中读写RAM的程序包括步骤：
a)、FPGA设置与DSP的HPI接口的地址总线相连的IO引脚的地址，此地址指向DSP内部的HPI对应的RAM的位置0；
b）、FPGA设置与DSP的HPI接口的控制信号线相连的IO引脚的地址；
c)、FPGA检查DSP的HPI接口的控制信号线的输出信号，检查到DSP已经把RAM数据放在输出数据线上时，通过相连的IO接口，读入RAM的数据。
5.根据权利要求1所述的基于“北斗”的卫星移动通信终端信息交互测试方法，其特征在于，所述测试方法用于测试基于“北斗”的卫星移动终端的FPGA 的模拟复位控制接口，具体测试步骤包括：
（1）、通过DSP的第一I/O口和FPGA的第二I/O口连接DSP和FPGA；
（2）、DSP在上电复位初始化以后，设置第一I/O口为高电平，FPGA检查到DSP的第一I/O口为高电平；
（3）、开始运行测试复位程序，其操作是：DSP设置第一I/O口为低电平，DSP同时启动定时器，FPGA检查到DSP的第一I/O口为低电平，对低电平做反应，即进行步骤（4）的操作，其中所述定时器为计时时间≧400ms的定时器；
（4）、FPGA通过模拟HPI接口设置DSP内部的HPI对应的RAM的位置0的内存数值为DATA，所述DATA为0～0xFFFFFFFF之间的一个数值；
（5）、定时器计时结束后，DSP检查HPI对应的RAM的位置0的内存数值是否为DATA，如果是DATA，则FPGA 的模拟复位控制接口正确，不是则报错。
6.根据权利要求5所述的基于“北斗”的卫星移动通信终端信息交互测试方法，其特征在于，步骤（3）中所述定时器为500ms定时器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210233266.1A CN103532770A (zh) | 2012-07-06 | 2012-07-06 | 一种基于北斗的卫星移动通信终端信息交互测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210233266.1A CN103532770A (zh) | 2012-07-06 | 2012-07-06 | 一种基于北斗的卫星移动通信终端信息交互测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103532770A true CN103532770A (zh) | 2014-01-22 |
Family
ID=49934471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210233266.1A Pending CN103532770A (zh) | 2012-07-06 | 2012-07-06 | 一种基于北斗的卫星移动通信终端信息交互测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103532770A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107942240A (zh) * | 2017-11-15 | 2018-04-20 | 深圳市紫光同创电子有限公司 | Fpga芯片中dsp模块的功能测试方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458971A (zh) * | 2008-12-02 | 2009-06-17 | 炬力集成电路设计有限公司 | 一种嵌入式存储器的测试系统及测试方法 |
| CN100576361C (zh) * | 2008-05-23 | 2009-12-30 | 北京时代民芯科技有限公司 | 一种fpga内嵌双端口存储器的测试方法 |
| CN101770817A (zh) * | 2010-01-18 | 2010-07-07 | 华东师范大学 | 基于fpga的多接口存储器验证系统 |
-
2012
- 2012-07-06 CN CN201210233266.1A patent/CN103532770A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100576361C (zh) * | 2008-05-23 | 2009-12-30 | 北京时代民芯科技有限公司 | 一种fpga内嵌双端口存储器的测试方法 |
| CN101458971A (zh) * | 2008-12-02 | 2009-06-17 | 炬力集成电路设计有限公司 | 一种嵌入式存储器的测试系统及测试方法 |
| CN101770817A (zh) * | 2010-01-18 | 2010-07-07 | 华东师范大学 | 基于fpga的多接口存储器验证系统 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107942240A (zh) * | 2017-11-15 | 2018-04-20 | 深圳市紫光同创电子有限公司 | Fpga芯片中dsp模块的功能测试方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104820637B (zh) | 一种手持式usb3.0协议分析仪 | |
| CN101504692B (zh) | 一种验证和测试片上系统的系统及方法 | |
| US11048845B1 (en) | FPGA chip-based handler simulation test system and a test method | |
| CN103714029A (zh) | 新型二线同步通信协议及应用 | |
| CN107907814B (zh) | 一种提高芯片量产测试效率的方法 | |
| CN103235749A (zh) | 一种基于FPGA的传感器网络SoC原型验证平台 | |
| CN101102566B (zh) | 一种手机jtag调试接口信号设计方法及其调试方法 | |
| CN103309830A (zh) | VxWorks操作系统下CPCI总线CAN通信模块的驱动器及驱动方法 | |
| CN113270137B (zh) | 一种基于fpga嵌入式软核的ddr2测试方法 | |
| CN105095040A (zh) | 一种芯片调试方法与装置 | |
| CN104636306B (zh) | 一种基于单片机的rffe主设备接口移植装置及方法 | |
| CN101666855A (zh) | 一种集成电路的通用测试系统和方法 | |
| CN103532770A (zh) | 一种基于北斗的卫星移动通信终端信息交互测试方法 | |
| CN202267736U (zh) | 通用型数字电路板功能测试电路 | |
| CN103257606A (zh) | 一种usb接口高速实时采样逻辑分析仪 | |
| CN201993747U (zh) | 非接触智能卡仿真器 | |
| CN103544108A (zh) | 嵌入式软件集成强度的测试系统及方法 | |
| CN204230559U (zh) | 一种usb接口转串口装置 | |
| CN103532769A (zh) | 基于北斗的卫星移动通信终端的信息交互测试方法 | |
| CN209570925U (zh) | 用于tee测试的板卡设备 | |
| CN106774027A (zh) | 一种电网智能数据处理系统 | |
| CN104022933A (zh) | 一种基于多模信号转换的车辆总线调试系统 | |
| CN102567202A (zh) | 基于fpga的双界面智能卡仿真器 | |
| CN203340296U (zh) | 一种适用于各频段无线仿真设备的通用信息处理平台 | |
| CN104865854A (zh) | 一种芯片控制方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140122 |