CN103530690A - 一种神经元器件及神经网络 - Google Patents

一种神经元器件及神经网络 Download PDF

Info

Publication number
CN103530690A
CN103530690A CN201310533049.9A CN201310533049A CN103530690A CN 103530690 A CN103530690 A CN 103530690A CN 201310533049 A CN201310533049 A CN 201310533049A CN 103530690 A CN103530690 A CN 103530690A
Authority
CN
China
Prior art keywords
neuron
neuron chip
pulse
nerve cell
neural network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310533049.9A
Other languages
English (en)
Inventor
宋三年
宋志棠
张中华
成岩
蔡道林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310533049.9A priority Critical patent/CN103530690A/zh
Publication of CN103530690A publication Critical patent/CN103530690A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种神经元器件及神经网络,所述神经元器件包括:下加热电极;相变材料;上电极;以及周围介质材料;其中,所述神经元器件在施加恢复脉冲时转变为正常态,而在施加刺激脉冲时转变为兴奋态。该神经元器件由正常态转变为兴奋态只需要几十个纳米的时间,在由兴奋态转化为正常态只需要很小的能量消耗。同时该神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。该神经元器件结构简单,与CMOS工艺兼容,便于大量集成。所述神经网络由包含多个神经元器件的阶层神经元阵列组成,可实现信息的多通道传输与存储,而且具有学习功能,将来有望在认知计算机等领域得到应用。

Description

一种神经元器件及神经网络
技术领域
本发明属于微电子学、纳米材料与器件制备领域,特别是涉及一种神经元器件及神经网络。
背景技术
现代计算系统的高速发展主要得益于冯·诺依曼架构和硅基芯片集成度的不断提升。在冯氏系统中,信息处理和信息存储是分别进行的,这种架构的本质是一种线性过程。计算机软件则是为进行线性处理而编制的由指令组成的一种线性事件序列。因此更快的时钟速度就意味着计算机可以更快地处理这些线性指令。冯氏架构的简洁清晰,使其成为计算机系统中的主流架构。但随着处理问题的复杂程度的增长,冯氏计算系统本身的复杂度开始急剧增长,运行效率和能耗效率都不尽如人意。特别是在处理大型复杂问题尤其是智能问题时,面临低效率、高能耗的发展瓶颈。另一方面,现代芯片制造技术已经暴露出其局限性。预计2020年前后,依靠芯片集成度持续提升的计算能力将面临硅技术物理极限的巨大挑战,摩尔定律将难以为继,必须探索新的解决方案。
生物脑可以在很小的空间中,快速并行地处理海量信息元,因为它已经通过进化形成了海量的快捷连接。对于脑来说,从来不需要将信息从任何一个神经元中取出,花费时间处理它,然后将它返回给一个不同的神经元的集合。在哺乳动物的脑里,存储和处理发生在同时同地。因此,借鉴人脑信息处理方式将全新的认知计算架构同高度成熟的硅工艺相结合,将成为最有潜力的解决方案。
利用模拟大脑神经网络的方法实现计算和存储功能可以得到更高的效率,这类神经网络处理功能的前提是实现类神经细胞单元功能,包括记忆、开关切换、适应学习和高等计算等功能的器件和电路。随着纳米集成电路制造技术的不断发展,晶体管的集成密度可以达到1千万个每平方毫米,这为大规模神经网络的集成制造提供了坚实的基础。同时,许多新的纳米材料和器件,如忆阻器,自旋电子学器件,相变存储器等,为研制新的高性能神经网络提供了有力的支撑。
鉴于以上所述,本发明的目的在于提供一种简单结构的,具有高速、低功耗性能的神经元器件及神经网络。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种神经元器件及神经网络,以实现一种简单结构的,具有高速、低功耗性能的神经元器件及神经网络。
为实现上述目的及其他相关目的,本发明提供一种神经元器件,至少包括:
下加热电极;
相变材料,结合所述下加热电极之上;
上电极,结合于所述相变材料之上;以及
周围介质材料,包围于所述相变材料四周侧面;
其中,所述神经元器件在施加恢复脉冲时转变为正常态,而在施加刺激脉冲时转变为兴奋态。
作为本发明的神经元器件的一种优选方案,所述神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。
作为本发明的神经元器件的一种优选方案,所述恢复脉冲为幅度大于恢复阈值的脉冲电压或电流,所述刺激脉冲为幅度大于刺激阈值的脉冲电压或电流。
作为本发明的神经元器件的一种优选方案,所述神经元器件的正常态为高阻态,兴奋态为低阻态。
作为本发明的神经元器件的一种优选方案,所述相变材料由选自TiSbTe、AlSbTe、WSbTe、CuSbTe、GaSbSe、AlSb及富Sb的GeSbTe中的一种材料构成。
作为本发明的神经元器件的一种优选方案,所述下加热电极的材料为TiN、TaN、TiAlN、TiSiN、W中的一种,所述上电极的材料为TiN或TaN。
作为本发明的神经元器件的一种优选方案,所述神经元器件由正常态转变为兴奋态的时间不大于100ns。
作为本发明的神经元器件的一种优选方案,所述恢复脉冲的波形为方波、三角波、正弦波中的任意一种。
作为本发明的神经元器件的一种优选方案,所述刺激脉冲的波形为方波、三角波、正弦波中的任意一种。
本发明还提供一种神经网络,所述神经网络为由至少两层阶层神经元阵列组成,每一阶层神经元阵列包含多个如上述任意一项方案所述的神经元器件,各层阶层神经元阵列中的多个神经元器件相互电连接以使信号可以在神经元器件之间传递;相邻的两层阶层神经元阵列之间电连接以实现阶层神经元阵列间的通讯。
如上所述,本发明提供一种神经元器件及神经网络,至少包括:下加热电极;相变材料,结合所述下加热电极之上;上电极;结合于所述相变材料之上;以及周围介质材料,包围于所述相变材料四周侧面;其中,所述神经元器件在施加恢复脉冲时转变为正常态,而在施加刺激脉冲时转变为兴奋态。该神经元器件由正常态转变为兴奋态只需要几十个纳米的时间,在由兴奋态转化为正常态只需要很小的能量消耗。同时该神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。该神经元器件结构简单,与CMOS工艺兼容,便于大量集成。采用该神经元器件可以构造具有阶层结构的神经网络,该神经网络由阶层神经元阵列组成,每一阶层神经元阵列包含大量的相互电连接的神经元器件,信号可以在神经元器件中传递,同时阶层间可实现通讯,这种神经网络可实现信息的多通道传输与存储,而且具有学习功能,将来有望在认知计算机等领域得到应用。
附图说明
图1显示为本发明的神经元器件的结构示意图。
图2显示为本发明的神经元器件施加不同脉冲个数时,脉冲个数与电阻值的关系图,其中,该图显示为神经元器件从正常态转变为兴奋态。
图3显示为本发明的神经元器件施加不同幅度的刺激脉冲时,脉冲个数与电阻值的关系图,其中,该图显示为神经元器件从正常态转变为兴奋态。
图4显示为本发明的神经元器件施加不同幅度和宽度的刺激脉冲时,脉冲个数与电阻值的关系图,其中,该图显示为神经元器件从正常态转变为兴奋态。
图5显示为本发明的神经元网络的简化示意图,其包括3层阶层神经元阵列。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
在对相变存储单元进行操作时,如果施加比相转变电压略小且更快速的脉冲,则相变存储单元的电阻值开始只会发生小幅的降低。当连续施加相同的脉冲时,其电阻值会逐渐降低。然而,当施加的脉冲数量达到一定程度时,将会发生一次电阻值的突然减小,这时器件将会处于低阻态。这一过程与神经元的工作方式非常相似。神经元在受到外界刺激时会产生响应,当刺激达到一定的程度时,神经元会产生兴奋,并将兴奋传递到下一个神经元。
此外,还可以将这一过程看成是神经元的运算功能。每施加一次脉冲就相当于一次加一的操作,器件的阻值会相应的降低。根据器件最终状态的阻值就可以得到已经施加的脉冲个数。因此通过多个输入端输入信号后,器件可以将这些信号相加后输入,从而实现神经元的运算功能。
基于以上认识,本发明人提出一种新型的神经元器件,其中利用相变材料103模拟一个神经元中的权重部分和/或运算部分。
电压脉冲作为外界的刺激信号,相变材料103对电压脉冲的幅度和宽度的响应相当于神经元的权重部分的功能,相变材料103对电压脉冲个数的响应相当于神经元的运算部分的功能。因此,相变材料103的电阻值的变化表示对电压脉冲的幅度、宽度和个数的综合响应,即一个完整的神经元对刺激的响应。
该神经元器件的低阻态对应于神经元在刺激下的兴奋状态,电阻较低,可以将电压信号传递给相邻的神经元器件,这就构成神经元兴奋的传递。
如图1所示,本发明提供一种神经元器件,至少包括:
下加热电极102,用于对所述相变材料进行加热;
相变材料103,结合所述下加热电极102之上,用于实现神经元器件高阻与低阻之间的转变;
上电极104,结合于所述相变材料103之上;以及
周围介质材料105,包围于所述相变材料103四周侧面,用于减少相变材料热量的散失,降低功耗等;
其中,所述神经元器件在施加恢复脉冲时转变为正常态,而在施加刺激脉冲时转变为兴奋态,所述神经元器件的兴奋从上电极104向底加热电极传递。
在本实施例中,所述神经元器件还包括一衬底101。
所述相变材料103,其由选自TiSbTe、AlSbTe、WSbTe、CuSbTe、GaSbSe、AlSb及富Sb的GeSbTe中的一种材料构成,上述相变材料均为高速相变材料,可以使所述神经元器件由正常态转变为兴奋态的时间不大于100ns,由兴奋态转变为正常态时所需消耗的能量很小。
作为示例,所述神经元器件的正常态为高阻态,兴奋态为低阻态。
所述下加热电极102,其材料为TiN、TaN、TiAlN、TiSiN、W中的一种,所述上电极104的材料为TiN或TaN。
作为示例,所述神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。具体地,所述神经元器件响应外加电压的幅度和宽度的变化而改变电阻态,从而实现对刺激脉冲信号的权重功能;同时,所述神经元器件还响应外加脉冲个数的改变而改变电阻值,从而实现基本的运算功能。可见,本发明仅通过一个神经元器件就可以实现神经元的全部功能,而不需要形成独立的权重部分和运算部分。
作为示例,所述恢复脉冲为幅度大于恢复阈值的脉冲电压或电流,所述刺激脉冲为幅度大于刺激阈值的脉冲电压或电流。
作为示例,所述恢复脉冲的波形为方波、三角波、正弦波中的任意一种;所述刺激脉冲的波形为方波、三角波、正弦波中的任意一种。
图2示出了在施加刺激脉冲时,根据本发明的神经元器件的电阻值与脉冲个数的关系,其中神经元器件从高阻态(正常态)转变为低阻态(兴奋态)。该神经元器件具有如图1所示的结构。典型地,刺激脉冲的幅度在1-5V的范围内,宽度在1ns-1000ns范围内。
为了获得图2的曲线,先向神经元器件施加恢复脉冲Vreset,该恢复脉冲是幅度大于恢复阈值Vth_reset的脉冲电压,将神经元器件设置为高阻态(正常态)。对于该实例中的神经元器件,恢复阈值约为2.5V。神经元器件的正常态的初始电阻值为4×105Ω。
然后,施加刺激脉冲Vpulse,该刺激脉冲为幅度大于刺激阈值Vth_set的正向电压脉冲,测量神经元器件的电阻值随脉冲个数的变化。刺激阈值Vth_set大于恢复阈值Vth_reset。对于该实例中的神经元器件,恢复阈值Vth_reset约为1.2V。
如图2所示,对于脉冲幅度为~1.2V、宽度为12ns的刺激脉冲,在大约5个脉冲处,电阻值突然减小(相对于初始的高阻态,电阻值下降大约2个数量级),从而达到兴奋态。可见,该神经元器件对脉冲数量的响应,使得脉冲数量成为外界的刺激源。因此,神经元器件具有对刺激脉冲的数量响应,提供运算部分的功能。
图3示出了在施加不同幅度的刺激脉冲Vpulse时,根据本发明的神经元器件的电阻值与脉冲幅度的关系,其中神经元器件从高阻态(正常态)转变为低阻态(兴奋态)。
为了获得图3的曲线,先施加恢复脉冲Vreset,将神经元器件设置为高阻态(正常态)。然后,施加一个刺激脉冲Vpulse,测量神经元器件的电阻值,该刺激脉冲Vpulse的脉冲宽度比图2中设定略大,范围在10ns-10μs。然后,重复施加恢复脉冲Vreset和刺激脉冲Vpulse的步骤,其中改变刺激脉冲Vpulse的幅度,测量神经元器件在不同幅度刺激脉冲作用下的电阻值。最终,可以获得神经元器件的电阻值随脉冲幅度的变化。
如图3所示,该神经元器件的电阻值变化与脉冲幅度相关。对于脉冲宽度为100ns的电压脉冲,在大约1.1V处,电阻值突然降低。该神经元器件对脉冲幅度的响应,使得脉冲幅度成为外界的刺激源。
通过施加不同幅度的电压可以将神经元器件转变到不同的电阻值,这一过程对应了神经细胞认知学习的过程。因此,神经元器件具有对刺激脉冲的幅度的响应,提供权重部分功能。
图4示出了在施加不同幅度和宽度的刺激脉冲Vpulse时,根据本发明的神经元器件的电阻值与脉冲个数的关系,其中神经元器件从高阻态(正常态)转变为(兴奋态)。
为了获得图4的曲线,先施加恢复脉冲Vreset,将神经元器件设置为高阻态(正常态)。然后,施加特定幅度和宽度的刺激脉冲Vpulse,测量神经元器件的电阻值随脉冲个数的变化。然后,重复施加恢复脉冲Vreset和刺激脉冲Vpulse的步骤,其中改变刺激脉冲Vpulse的幅度和宽度,测量神经元器件在不同幅度和宽度的刺激脉冲作用下的电阻值随脉冲个数的变化。最终,可以获得在不同幅度和宽度的刺激脉冲作用下的多条神经元器件的电阻值与脉冲个数的关系曲线。
不同的脉冲幅度和宽度导致器件从高阻态转变为低阻态所需要的脉冲数量不同,即产生兴奋所需要的脉冲数量也就不同。通过控制脉冲电压的幅度和宽度,可以控制神经元器件的电阻值。也即,该神经元器件对脉冲幅度的响应,使得脉冲数量成为外界的刺激源。因此,神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。
以上特性表明,本发明中提出的神经元器件的电阻态既可以通过脉冲的幅度和宽度控制,有可以通过脉冲个数控制,因此该器件可以同时提供神经元的权重部分和运算部分的功能。在实现权重功能时,利用其电阻与脉冲电压大小的关系,在输入端输入电压信号,当电压超过一定的阈值时,可变电阻的阻值会相应的变低,从而使电压信号传递到后面的神经元中。在实现运算功能时,利用其电阻与脉冲电压个数的关系,实现逻辑运算。
如图5所示,本实施例还提供一种神经网络,所述神经网络为由至少两层阶层神经元阵列201组成,每一阶层神经元阵列201包含多个如本实施例所述的神经元器件,各层阶层神经元阵列201中的多个神经元器件相互电连接以使信号可以在神经元器件之间传递;相邻的两层阶层神经元阵列201之间电连接以实现阶层神经元阵列间的通讯202。
图5示出了神经元网络的结构示意图,包括三层阶层神经元阵列201,每个阶层包含有30个神经元器件,其中用箭头给出了阶层神经元阵列间的通讯202传递方向。
刺激脉冲作用在前一阶层的神经元器件中任一个或多个上。经过对脉冲幅度的加权和对脉冲个数的运算,在刺激达到一定程序时,相应的神经元器件就进入兴奋态,同时这种刺激可以传递到下一阶层的神经元器件上。下一阶层的神经元器件对接收到的刺激脉冲的总和进行响应,发生类似的刺激响应,从而实现兴奋的传递。
如上所述,本发明提供一种神经元器件及神经网络,至少包括:下加热电极102;相变材料103,结合所述下加热电极102之上;上电极104;结合于所述相变材料103之上;以及周围介质材料105,包围于所述相变材料103四周侧面;其中,所述神经元器件在施加恢复脉冲时转变为正常态,而在施加刺激脉冲时转变为兴奋态。该神经元器件由正常态转变为兴奋态只需要几十个纳米的时间,在由兴奋态转化为正常态只需要很小的能量消耗。同时该神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。该神经元器件结构简单,与CMOS工艺兼容,便于大量集成。采用该神经元器件可以构造具有阶层结构的神经网络,该神经网络由阶层神经元阵列201组成,每一阶层神经元阵列201包含大量的相互电连接的神经元器件,信号可以在神经元器件中传递,同时阶层间可实现通讯,这种神经网络可实现信息的多通道传输与存储,而且具有学习功能,将来有望在认知计算机等领域得到应用。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种神经元器件,其特征在于,至少包括:
下加热电极;
相变材料,结合所述下加热电极之上;
上电极;结合于所述相变材料之上;以及
周围介质材料,包围于所述相变材料四周侧面;
其中,所述神经元器件在施加恢复脉冲时转变为正常态,而在施加刺激脉冲时转变为兴奋态。
2.根据权利要求1所述的神经元器件,其特征在于:所述神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应,提供权重部分和运算部分的功能。
3.根据权利要求1所述的神经元器件,其特征在于:所述恢复脉冲为幅度大于恢复阈值的脉冲电压或电流,所述刺激脉冲为幅度大于刺激阈值的脉冲电压或电流。
4.根据权利要求1所述的神经元器件,其特征在于:所述神经元器件的正常态为高阻态,兴奋态为低阻态。
5.根据权利要求1所述的神经元器件,其特征在于:所述相变材料由选自TiSbTe、AlSbTe、WSbTe、CuSbTe、GaSbSe、AlSb及富Sb的GeSbTe中的一种材料构成。
6.根据权利要求1所述的神经元器件,其特征在于:所述下加热电极的材料为TiN、TaN、TiAlN、TiSiN、W中的一种,所述上电极的材料为TiN或TaN。
7.根据权利要求1所述的神经元器件,其特征在于:所述神经元器件由正常态转变为兴奋态的时间不大于100ns。
8.根据权利要求1所述的神经元器件,其特征在于:所述恢复脉冲的波形为方波、三角波、正弦波中的任意一种。
9.根据权利要求1所述的神经元器件,其特征在于:所述刺激脉冲的波形为方波、三角波、正弦波中的任意一种。
10.一种神经网络,其特征在于,所述神经网络为由至少两层阶层神经元阵列组成,每一阶层神经元阵列包含多个如权利要求1~9任意一项所述的神经元器件,各层阶层神经元阵列中的多个神经元器件相互电连接以使信号可以在神经元器件之间传递;相邻的两层阶层神经元阵列之间电连接以实现阶层神经元阵列间的通讯。
CN201310533049.9A 2013-10-31 2013-10-31 一种神经元器件及神经网络 Pending CN103530690A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310533049.9A CN103530690A (zh) 2013-10-31 2013-10-31 一种神经元器件及神经网络

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310533049.9A CN103530690A (zh) 2013-10-31 2013-10-31 一种神经元器件及神经网络

Publications (1)

Publication Number Publication Date
CN103530690A true CN103530690A (zh) 2014-01-22

Family

ID=49932683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310533049.9A Pending CN103530690A (zh) 2013-10-31 2013-10-31 一种神经元器件及神经网络

Country Status (1)

Country Link
CN (1) CN103530690A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701309A (zh) * 2015-03-24 2015-06-10 上海新储集成电路有限公司 三维堆叠式神经元装置及制备方法
CN105046325A (zh) * 2015-07-06 2015-11-11 电子科技大学 一种基于类mos发光器件模拟生物神经网络的电路
CN108054276A (zh) * 2017-12-06 2018-05-18 杭州电子科技大学 用于人工神经网络中的O-Ti-Sb-Te基突触仿生器件
CN109657904A (zh) * 2018-11-05 2019-04-19 天津大学 一种相变蓄热材料的优选方法
CN110729400A (zh) * 2019-09-03 2020-01-24 华中科技大学 Ti-Ga-Sb相变材料、相变存储器及Ti-Ga-Sb相变材料的制备方法
CN111275178A (zh) * 2014-07-21 2020-06-12 徐志强 具有不同工作形态的神经元模拟方法及装置
CN112567392A (zh) * 2018-07-26 2021-03-26 泰雷兹公司 包括自旋电子谐振器的神经网络

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360674A2 (en) * 1988-09-17 1990-03-28 Sony Corporation Signal processing system and learning processing system
CN102456157A (zh) * 2010-10-20 2012-05-16 北京大学 神经元器件和神经网络
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
US20130204815A1 (en) * 2010-04-14 2013-08-08 Ralph Grothmann Method for the computer-aided learning of a recurrent neural network for modeling a dynamic system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360674A2 (en) * 1988-09-17 1990-03-28 Sony Corporation Signal processing system and learning processing system
US5129039A (en) * 1988-09-17 1992-07-07 Sony Corporation Recurrent neural network with variable size intermediate layer
US20130204815A1 (en) * 2010-04-14 2013-08-08 Ralph Grothmann Method for the computer-aided learning of a recurrent neural network for modeling a dynamic system
CN102456157A (zh) * 2010-10-20 2012-05-16 北京大学 神经元器件和神经网络
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宋志堂: "《相变存储器》", 31 March 2010 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111275178A (zh) * 2014-07-21 2020-06-12 徐志强 具有不同工作形态的神经元模拟方法及装置
CN104701309A (zh) * 2015-03-24 2015-06-10 上海新储集成电路有限公司 三维堆叠式神经元装置及制备方法
CN104701309B (zh) * 2015-03-24 2017-10-13 上海新储集成电路有限公司 三维堆叠式神经元装置及制备方法
CN105046325A (zh) * 2015-07-06 2015-11-11 电子科技大学 一种基于类mos发光器件模拟生物神经网络的电路
CN105046325B (zh) * 2015-07-06 2017-12-15 电子科技大学 一种基于类mos发光器件模拟生物神经网络的电路
CN108054276A (zh) * 2017-12-06 2018-05-18 杭州电子科技大学 用于人工神经网络中的O-Ti-Sb-Te基突触仿生器件
CN108054276B (zh) * 2017-12-06 2021-05-07 杭州电子科技大学 用于人工神经网络中的O-Ti-Sb-Te基突触仿生器件
CN112567392A (zh) * 2018-07-26 2021-03-26 泰雷兹公司 包括自旋电子谐振器的神经网络
CN112567392B (zh) * 2018-07-26 2024-03-22 泰雷兹公司 用于实施神经网络的装置
CN109657904A (zh) * 2018-11-05 2019-04-19 天津大学 一种相变蓄热材料的优选方法
CN110729400A (zh) * 2019-09-03 2020-01-24 华中科技大学 Ti-Ga-Sb相变材料、相变存储器及Ti-Ga-Sb相变材料的制备方法
CN110729400B (zh) * 2019-09-03 2021-02-23 华中科技大学 Ti-Ga-Sb相变材料、相变存储器及Ti-Ga-Sb相变材料的制备方法

Similar Documents

Publication Publication Date Title
CN103530690A (zh) 一种神经元器件及神经网络
Kumar et al. Dynamical memristors for higher-complexity neuromorphic computing
Chakraborty et al. Resistive crossbars as approximate hardware building blocks for machine learning: Opportunities and challenges
Chicca et al. A recipe for creating ideal hybrid memristive-CMOS neuromorphic processing systems
Schuman et al. A survey of neuromorphic computing and neural networks in hardware
Yakopcic et al. Extremely parallel memristor crossbar architecture for convolutional neural network implementation
Yakopcic et al. Memristor crossbar deep network implementation based on a convolutional neural network
CN106847335B (zh) 基于阻变存储阵列的卷积计算存储一体化设备及方法
Yu et al. A low energy oxide‐based electronic synaptic device for neuromorphic visual systems with tolerance to device variation
Woo et al. Optimized programming scheme enabling linear potentiation in filamentary HfO 2 RRAM synapse for neuromorphic systems
Suri et al. Phase change memory as synapse for ultra-dense neuromorphic systems: Application to complex visual pattern extraction
CN102456157B (zh) 神经元器件和神经网络
Merrikh-Bayat et al. Memristor crossbar-based hardware implementation of the IDS method
CN107273972B (zh) 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法
Yu et al. Dynamic behavior of coupled memristor circuits
WO2014106351A1 (zh) 一种模拟生物神经元和神经突触的单元、装置及方法
CN108780520A (zh) 人工神经元装置
Pershin et al. Memcomputing with membrane memcapacitive systems
Yakopcic et al. Filament formation in lithium niobate memristors supports neuromorphic programming capability
Kang et al. Emulation of spike-timing dependent plasticity in nano-scale phase change memory
Deng et al. Nonvolatile CMOS memristor, reconfigurable array, and its application in power load forecasting
Tosson et al. A study of the effect of RRAM reliability soft errors on the performance of RRAM-based neuromorphic systems
Brigner et al. Domain wall leaky integrate-and-fire neurons with shape-based configurable activation functions
Eshraghian et al. A behavioral model of digital resistive switching for systems level DNN acceleration
Zhu et al. CMOS-compatible neuromorphic devices for neuromorphic perception and computing: a review

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140122