CN103513331A - 光学集成电路 - Google Patents

Abstract

本发明提供一种光学集成电路，该光学集成电路可包括包含单晶半导体材料的基板、在基板的<100>晶向上延伸并且包括该单晶半导体材料的无源元件、以及在基板的<110>晶向上延伸并且包括该单晶半导体材料的有源元件。

Description

光学集成电路

技术领域

一些示例实施方式可涉及光学集成电路、包括该光学集成电路的半导体器件、和/或该光学集成电路的制造方法。

背景技术

随着通过电学集成电路的数据传输的速度的增加达到了物理限制，已经发展了通过光学集成电路传输数据的改进的方法。如果光学集成电路形成在绝缘体上硅（SOI）基板上，生产成本由于SOI基板的高价而提高。因此，已经研究了在体硅基板上制造光学集成电路的方法。为了在体硅基板上形成光学集成电路，执行了用于形成非晶硅层并且使其结晶的工艺，光学集成电路的每个部分可以具有根据硅的结晶度的特性。

发明内容

一些示例实施方式可提供具有优良特性的光学集成电路。

一些示例实施方式可提供包括该光学集成电路的半导体器件。

一些示例实施方式可提供具有优良特性的光学集成电路的制造方法。

一些示例实施方式可提供包括该光学集成电路的半导体器件的制造方法。

在一些示例实施方式中，光学集成电路可包括：包含单晶半导体材料的基板；在基板的<100>晶向上延伸并且包括该单晶半导体材料的无源元件；和/或在基板的<110>晶向上延伸并且包括该单晶半导体材料的有源元件。

在一些示例实施方式中，无源元件可包括光波导。有源元件可包括连接到光波导的移相器。

在一些示例实施方式中，光波导可包括：第一芯，该第一芯包括该单晶半导体材料并且在基板的<100>晶向上延伸；和/或第一包覆层，具有比第一芯的折射率低的折射率并且围绕第一芯。移相器可包括：连接到第一芯的第二芯，该第二芯包括该单晶半导体材料并且在<110>晶向上延伸；第二包覆层，具有比第二芯的折射率低的折射率并且围绕第二芯；和/或电连接到第二芯的电极。

在一些示例实施方式中，无源元件可还包括连接到光波导的光耦合器。

在一些示例实施方式中，无源元件可包括第一和第二光波导。第一波导可连接到移相器。

在一些示例实施方式中，基板可以是(100)硅晶片或（110）硅晶片。

在一些示例实施方式中，光学集成电路可包括：基板，包括单晶半导体材料；无源元件，沿平行于基板的顶表面的第一方向在基板上延伸；和/或有源元件，沿第二方向在基板上延伸，该第二方向与第一方向成锐角。

在一些示例实施方式中，第一方向可以平行于基板的<100>晶向。第二方向可以平行于基板的<110>晶向。

在一些示例实施方式中，无源元件可包括光波导，该光波导包括：第一芯，该第一芯包括该单晶半导体材料并且沿第一方向延伸；和/或第一包覆层，具有比第一芯的折射率低的折射率并且围绕第一芯。有源元件可包括移相器，该移相器包括：连接到第一芯的第二芯，该第二芯包括该单晶半导体材料并且沿第二方向延伸；第二包覆层，具有比第二芯的折射率低的折射率并且围绕第二芯；和/或电连接到第二芯的电极。

在一些示例实施方式中，光学集成电路可包括：光波导，包括第一芯，该第一芯包括第一单晶半导体材料，和/或具有比第一芯的折射率低的折射率并且围绕第一芯的第一包覆层；和/或移相器，包括连接到第一芯的第二芯，该第二芯包括第二单晶半导体材料，该第二单晶半导体材料具有比第一单晶半导体材料的晶体缺陷量大的晶体缺陷量；具有比第二芯的折射率低的折射率并且围绕第二芯的第二包覆层；和/或电连接到第二芯的电极。

在一些示例实施方式中，第一芯的延伸方向与第二芯的延伸方向可成大约45°或大约135°的角。

在一些示例实施方式中，半导体器件可包括：基板，包含单晶半导体材料；光学集成电路，包括在基板的<100>晶向上延伸并且包括单晶半导体材料的无源元件；和/或有源元件，在基板的<110>晶向上延伸并且包括该单晶半导体材料；和/或电学集成电路，包括在基板的<110>晶向上延伸的栅结构；和/或源极区和漏极区，在实质上垂直于栅结构的延伸方向的方向上分别在栅结构之前和之后。

在一些示例实施方式中，无源元件可包括光波导。有源元件可包括连接到光波导的移相器。

在一些示例实施方式中，光学集成电路的制造方法可包括：在包括单晶半导体材料的基板上形成无源元件，该无源元件包括该单晶半导体材料并且在基板的<100>晶向上延伸；和/或在基板上形成有源元件，该有源元件包括单晶半导体材料并且在基板的<110>晶向上延伸。

在一些示例实施方式中，形成无源元件可包括形成光波导。形成有源元件可包括形成连接到光波导的移相器。

在一些示例实施方式中，光学集成电路可包括：具有<100>晶向和<110>晶向的基板；在<100>晶向上延伸并且包括单晶半导体材料的无源元件；和/或在<110>晶向上延伸并且包括该单晶半导体材料的有源元件。

在一些示例实施方式中，无源元件可包括光波导。

在一些示例实施方式中，无源元件可包括光耦合器。

在一些示例实施方式中，无源元件可包括干涉仪。

在一些示例实施方式中，有源元件可包括移相器。

在一些示例实施方式中，无源元件可包括光波导。无源元件可还包括连接到光波导的光耦合器。

在一些示例实施方式中，无源元件可包括光波导。有源元件可包括连接到光波导的移相器。

在一些示例实施方式中，无源元件可包括光波导。无源元件可还包括连接到光波导的光耦合器。有源元件可包括连接到光波导的移相器。

在一些示例实施方式中，无源元件可包括第一光波导、第二光波导和第一耦合器。第一光波导、第二光波导和第一耦合器可在干涉仪处相接。

在一些示例实施方式中，无源元件可包括第一光波导、第二光波导和第一耦合器。有源元件可包括连接到光波导的移相器。第一光波导、第二光波导和第一耦合器可在干涉仪处相接。

在一些示例实施方式中，无源元件可包括第一光波导、第二光波导、第一耦合器和第二耦合器。第一光波导、第二光波导和第一耦合器可在第一干涉仪处相接。第一光波导、第二光波导和第二耦合器可在第二干涉仪处相接。

在一些示例实施方式中，无源元件可包括第一光波导、第二光波导、第一耦合器和第二耦合器。有源元件可包括连接到第一光波导的移相器。第一光波导、第二光波导和第一耦合器可在第一干涉仪处相接。第一光波导、第二光波导和第二耦合器可在第二干涉仪处相接。

附图说明

由以下结合附图对示例实施方式的详细描述，上述和/或其他方面和优点将变得更明显且更易于理解，其中：

图1是平面图，示出根据一些示例实施方式的光学集成电路，图2是沿图1的线I-I′截取的光学集成电路的截面图；

图3、图5、图7、图9、图11、图13、图15和图17是平面图，示出光学集成电路的制造方法的多个阶段，图4、图6、图8、图10、图12、图14和图16是光学集成电路的截面图；

图18是截面图，示出根据一些示例实施方式的光学集成电路；

图19至图21是截面图，示出根据一些示例实施方式的制造光学集成电路的方法的多个阶段；

图22是截面图，示出根据一些示例实施方式的光学集成电路；

图23至图25是截面图，示出根据一些示例实施方式的制造光学集成电路的方法的多个阶段；

图26是平面图，示出根据一些示例实施方式的光学集成电路；

图27是平面图，示出根据一些示例实施方式的光学集成电路；

图28是平面图，示出根据一些示例实施方式的光学集成电路；

图29是平面图，示出根据一些示例实施方式的具有光学集成电路和电学集成电路的半导体器件，和图30是沿图29的线II-II′截取的半导体器件的截面图；

图31至图35是截面图，示出包括光学集成电路和电学集成电路的半导体器件的制造方法的多个阶段；

图36是平面图，示出根据一些示例实施方式的具有光学集成电路和电学集成电路的半导体器件；

图37是平面图，示出根据一些示例实施方式的具有光学集成电路和电学集成电路的半导体器件；以及

图38是平面图，示出根据一些示例实施方式的具有光学集成电路和电学集成电路的半导体器件。

具体实施方式

现将参考附图更完全地描述示例实施方式。然而，实施方式可以以许多不同的形式实现并且不应被理解为限于此处阐述的实施方式。而是，提供这些示例实施方式，使得本公开将彻底和完整，并且将向本领域的技术人员充分传达该范围。在附图中，为了清楚，可以夸大层和区域的厚度。

将理解，当元件被称为在另一部件“上”、“连接到”、“电连接到”或“耦合到”另一部件时，它可以直接在其他元件上或直接连接到、电连接到或耦合到另一部件，或者可以存在中间的元件。相反，当部件被称为“直接”在另一部件“上”、“直接连接到”、“直接电连接到”或“直接耦合到”另一部件时，则没有中间元件存在。在此使用时，术语“和/或”包括相关列举项目的一个或更多的任何和所有组合。

将理解，虽然术语第一、第二、第三等可以用于此来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语只用于区分一个元件、部件、区域、层和/或部分与另一元件、部件、区域、层和/或部分。例如，第一元件、部件、区域、层和/或部分可以被称为第二元件、部件、区域、层和/或部分，而不背离示例实施方式的教导。

在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个部件和/或特征与另一部件和/或特征，或者与其他部件和/或特征如图中所示的关系。将理解，空间相对术语旨在包含除了在图中所绘的方向之外的装置在使用或操作中的不同方向。

这里所使用的术语仅是为了描述特别的示例实施方式而不旨在限制示例实施方式。在此使用时，单数形式也旨在包括复数形式，除非内容清楚地指示另外的意思。将进一步理解，在当在本说明书中使用时，术语“包括”和/或“包含”表明所述特征、区域、整体、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组件和/或其组。

在此参考横截面图示描述了示例实施方式，该图示是理想的示例实施方式（和中间结构）的示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，示例实施方式不应被解释为限于这里所示的区域的特别形状，而是包括由于例如由制造引起的形状的偏离。例如，被示为矩形的注入区将通常具有修圆或弯曲的特征和/或在其边缘具有注入浓度的梯度而不是从注入区到非注入区的二元变化。相似地，由注入形成的埋入区可以引起埋入区和通过其进行注入的表面之间的区域中的某些注入。因此，图中示出的区域本质上是示意性的，且它们的形状不旨在示出装置的区域的实际形状，且它们的形状不旨在限制示例实施方式的范围。

除非另有界定，这里使用的所有术语（包括技术和科学术语）具有示例实施方式所属的领域的普通技术人员共同理解的相同的意思。还将理解，诸如那些在共同使用的字典中定义的术语应被解释为一种与在相关技术的背景中的它们的涵义一致的涵义，而不应被解释为理想化或过度正式的意义，除非在这里明确地如此界定。

现将将参考在附图中示出的示例实施方式，其中相同的附图标记可始终表示相同的部件。

图1是平面图，示出根据一些示例实施方式的光学集成电路，图2是沿图1的线I-I′截取的光学集成电路的截面图。为了便于说明，在图1中没有示出第二绝缘层190，即，第四至第六绝缘层图案192、194和196。

参考图1和图2，光学集成电路可包括在第一基板100上的无源元件和可以被提供有来自外部的动力的有源元件。在一些示例实施方式中，无源元件可包括光耦合器300和光波导400，有源元件可包括移相器（phase shifter）500。

第一基板100可包括半导体材料，例如，硅、锗等。在一些示例实施方式中，第一基板100可以是单晶硅晶片。

根据第一基板100中包括的硅的晶向，第一至第四方向可以定义在第一基板100上。也就是说，基本平行于[100]晶向的方向可以被定义为第一方向，基本平行于[110]晶向的方向可以被定义为第二方向，基本平行于[010]晶向的方向可以被定义为第三方向，基本平行于[-110]晶向的方向可以被定义为第四方向。另外，基本平行于[-100]晶向的方向可以被定义为第一方向，基本平行于[-1-10]晶向的方向可以被定义为第二方向，基本平行于[0-10]晶向的方向可以被定义为第三方向，基本平行于[1-10]晶向的方向可以被定义为第四方向。

所有的[100]晶向、[010]晶向、[-100]晶向和[0-10]晶向可以被定义为<100>晶向，所有的[110]晶向、[-110]晶向、[-1-10]晶向和[1-10]晶向可以被定义为<110>晶向。因此，第一和第三方向可以基本上平行于<100>晶向，第二和第四方向可以基本上平行于<110>晶向。

图1和图2中定义的上述方向可以应用于以下所有的附图。

第一凹口103可以在[100]晶向形成在第一基板100的边缘。

光耦合器300可包括第一耦合器302和第二耦合器304。通过第一耦合器302输入的光信号可以通过第二耦合器304输出。

光耦合器300可包括第一芯132和第二芯134以及第一包覆层202。具体地，第一耦合器302可包括第一芯132和围绕第一芯132的第一包覆层202，第二耦合器304可包括第二芯134和围绕第二芯134的第一包覆层202。

第一芯132和第二芯134可包括单晶半导体材料。在一些示例实施方式中，第一芯132和第二芯134可包括以第一基板100的{100}晶面作为籽晶自非晶硅再生长的单晶硅。单晶硅可以具有少量晶体缺陷，因此可以具有优良的晶体特性。

在一些示例实施方式中，第一芯132和第二芯134可在第一基板100上沿第三方向延伸。也就是说，第一芯132和第二芯134可部分地填充在第一基板100上沿第三方向延伸给定距离的第一沟槽102的上部分，因此可在第三方向上延伸给定距离。在一些示例实施方式中，第一芯132和第二芯134的每个在其上表面可以具有在第一方向上延伸的多个凹槽131。因此，多个凹入部分和凸起部分可以沿第三方向布置在第一和第二芯132和134的每个的上部分。

第一包覆层202可以包括第一绝缘层图案112和第四绝缘层图案192。第一和第四绝缘层图案112和192可以包括具有比第一芯132和第二芯134的折射率低的折射率的绝缘材料。例如，第一和第四绝缘层图案112和192可以包括硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第一和第四绝缘层图案112和192可以包括实质上相同的材料。

由于第一芯132和第二芯134在第三方向上延伸，所以围绕第一芯132和第二芯134的第一包覆层202可以在第三方向上延伸一给定距离。第一绝缘层图案112可以填充第一沟槽102的下部分，因此第一芯132和第二芯134的底表面可以被第一绝缘层图案112覆盖。第四绝缘层图案192可以填充第一沟槽102的横向侧部并且形成在第一芯132和第二芯134上以及形成在第一基板100上。因此，第一芯132和第二芯134的侧壁和顶表面可以被第四绝缘层图案192覆盖。

光波导400可以包括第一波导402和第二波导404。即，已经穿过第一耦合器302的光的第一部分可以移动通过第一波导402，所述光的第二部分可以移动通过第二波导404。所述光的第一部分可以穿过移相器500，所述光的第二部分可以直接入射到第二耦合器304上。

光波导400可以包括第三芯142和第四芯144以及第二包覆层204。具体地，第一波导402可以包括第三芯142和围绕第三芯142的第二包覆层204，第二波导404可以包括第四芯144和围绕第四芯144的第二包覆层204。

第三芯142和第四芯144可以包括单晶半导体材料。在一些示例实施方式中，第三芯142和第四芯144可以包括以第一基板100的{100}晶面作为籽晶自非晶硅再生长的单晶硅。该单晶硅可具有少量晶体缺陷，因此可具有优良的晶体特性。

在一些示例实施方式中，第三芯142和第四芯144可以在第一基板100上沿第三方向延伸第一给定距离并且还沿第一方向延伸第二给定距离。即，第三芯142和第四芯144可以部分地填充在第一基板100上的第二沟槽104的沿第三方向延伸第一给定距离并且还沿第一方向延伸第二给定距离的上部分，因此可以分别沿第三和第一方向延伸第一和第二给定距离。

第二包覆层204可以包括第二绝缘层图案114和第五绝缘层图案194。第二绝缘层图案114和第五绝缘层图案194可以包括绝缘材料，该绝缘材料的折射率比第三芯142和第四芯144的折射率低。例如，第二和第五绝缘层图案114和194可以包括硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第二和第五绝缘层图案114和194可包括实质上彼此相同的材料，并且还可以包括实质上与第一和第四绝缘层图案112和192相同的材料。

由于第三芯142和第四芯144在第三方向和第一方向两者上延伸，所以围绕第三芯142和第四芯144的第二包覆层204可在第三方向和第一方向两者上延伸。第二绝缘层图案114可填充第二沟槽104的下部分，因此第三芯142和第四芯144的底表面可以被第二绝缘层图案114覆盖。第五绝缘层图案194可填充第二沟槽104的横向侧部并且形成在第三芯142和第四芯144上以及形成在第一基板100上。因此，第三芯142和第四芯144的侧壁和顶表面可以被第五绝缘层图案194覆盖。

移相器500可以连接到第一波导402。在一些示例实施方式中，移相器500可以插置在第一波导402的中间部分。因此，已经穿过第一波导402的光的第一部分的相位可以在穿过移相器500时改变，并且可以通过第一波导402入射到第二耦合器304。

移相器500可包括第五芯156、第三包覆层206、电极220和插塞210。

第五芯156可包括单晶半导体材料。在一些示例实施方式中，第五芯156可以包括以第一基板100的{110}晶面作为籽晶自非晶硅再生长的单晶硅。第五芯156的单晶硅可具有比第一至第四芯132、134、142和144的缺陷量大的缺陷量。

在一些示例实施方式中，第五芯156可在第一基板100上沿第二方向延伸给定距离。即，第五芯156可部分地填充在第一基板100上的第三沟槽106的沿第二方向延伸一给定距离的上部分，因此第五芯156可沿第二方向延伸所述给定距离。

在一些示例实施方式中，当从第二方向看时，第五芯156可包括中央部和横向侧部，横向侧部可具有小于中央部的厚度。在一些示例实施方式中，横向侧部可以形成在中央部的下部分的两侧。在一些示例实施方式中，第一杂质区156a和第二杂质区156b可以分别形成在横向侧部。因此，第一杂质区156a和第二杂质区156b可以形成在第五芯156的两个横侧下部。第一杂质区156a和第二杂质区156b可分别包括p型杂质（例如，硼、镓等）和n型杂质（例如，磷、砷等）。

第三包覆层206可包括第三绝缘层图案116和第六绝缘层图案196。第三绝缘层图案116和第六绝缘层图案196可包括绝缘材料，该绝缘材料的折射率低于第五芯156的折射率。例如，第三和第六绝缘层图案116和196可以包括硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第三绝缘层图案116和第六绝缘层图案196可包括实质上彼此相同的材料，并且还可包括与第一、第二、第四和第五绝缘层图案112、114、192和194实质上相同的材料。

由于第五芯156在第二方向上延伸，所以围绕第五芯156的第三包覆层206可在第二方向上延伸一给定距离。第三绝缘层图案116可填充第三沟槽106的下部分，因此第五芯156的底表面可以被第三绝缘层图案116覆盖。第六绝缘层图案196可填充第三沟槽106的横向侧部并且形成在第五芯156上以及形成在第一基板100上。因此，第五芯156的侧壁和顶表面可以被第六绝缘层图案196覆盖。

电极220可以形成在第六绝缘层图案196上，并且经由穿过第六绝缘层图案196的插塞210电连接到第一杂质区156a和第二杂质区156b。电压可以通过电极220施加，从而在第一杂质区156a和第二杂质区156b之间移动电子，因此可以改变穿过第五芯156的中央部的光的相位。

电极220和插塞210的每个可包括掺杂多晶硅、金属、金属氮化物和/或金属硅化物。

第一耦合器302、第一波导402和第二波导404相接的部分可以被定义为第一干涉仪（interferometer）602，第二耦合器304、第一波导402和第二波导404相接的部分可以被定义为第二干涉仪604。第一干涉仪602和第二干涉仪604可形成光学干涉仪600。

当入射到第一耦合器302的光穿过第一干涉仪602时，该光可以被分成两个部分，例如，第一部分和第二部分，该光的第一部分和第二部分可分别移动通过第一波导402和第二波导404。该光的移动通过第一波导402的第一部分可穿过移相器500，因此其相位可以改变，然而，该光的移动通过第二波导404的第二部分可保持它的相位。该光的已经穿过第一波导402和第二波导404的第一部分和第二部分可在第二干涉仪604处汇合，可在其间发生干涉。干涉的光可通过第二耦合器304传输到外部。

光学集成电路的无源元件，即，光耦合器300和光波导400可包括单晶半导体材料，例如，在<100>晶向上生长的单晶硅，因此，可具有更少的晶体缺陷和优良的晶体特性。因此，无源元件在光信号传输方面可具有相对更少的损失。光学集成电路的有源元件，例如，移相器500可包括单晶半导体材料，例如，在<110>晶向上生长的单晶硅，因此，可具有相对更多的晶体缺陷。因此，通过电极220输入到移相器500中的电子的寿命可以是短的，并且有源元件在光信号传输方面可以相对更快。

在图1和图2中，每个无源元件在第三方向上（或在第一方向上）延伸并且每个有源元件在第二方向上延伸，因此在无源元件和有源元件之间可以形成45°或135°的角。然而，其延伸方向可以不限于此，在其间可以形成不彼此平行或彼此垂直的任意角度，例如，任意锐角。

也就是说，当用于形成无源元件的第一沟槽102和第二沟槽104形成为在实质上平行于<100>晶向的第三方向上或第一方向上延伸时，用于形成有源元件的第三沟槽106可以不必形成为在实质上平行于<110>晶向的第二方向上延伸，而是可以形成为例如在实质上平行于<130>晶向的第五方向上延伸。在此情况下，在第一沟槽102和第二沟槽104中的无源元件的延伸方向与在第三沟槽106中的有源元件的延伸方向之间的角度可以是30°或60°。

因此，包括单晶硅的无源元件可具有相对少量的晶体缺陷，并且穿过无源元件的光信号的损失可以是小的，该单晶硅以第一基板100的通过第一沟槽102和第二沟槽104暴露的一部分作为籽晶沿<100>晶向生长。另外，包括单晶硅的有源元件可具有相对大量的晶体缺陷，并且光信号的传输速度可以是高的，该单晶硅以第一基板100的通过第三沟槽106暴露的一部分作为籽晶沿<130>晶向生长。

此外，用于形成无源元件的第一沟槽102和第二沟槽104可以不必形成为在第三方向或平行于<100>晶向的第一方向上延伸。也就是说，根据一些示例实施方式，只要以第一基板100的通过第一沟槽102和第二沟槽104暴露的一部分作为籽晶沿第一晶向生长的单晶硅具有比以第一基板100的通过第三沟槽106暴露的一部分作为籽晶沿第二晶向生长的单晶硅少的晶体缺陷，在第一沟槽102和第二沟槽104中形成的无源元件就可具有比在第三沟槽106中形成的有源元件少的信号传输损失，有源元件可具有比无源元件高的信号传输速度。

也就是说，根据一些示例实施方式，在无源元件中包括的单晶半导体材料可具有比在有源元件中包括的单晶半导体材料少的晶体缺陷。因此，根据一些示例实施方式，无源元件的延伸方向和有源元件的延伸方向之间的角度可以优选为45°或135°。然而，该角度可以不限于此，一些示例实施方式可包括不彼此垂直或不彼此平行的任意角度。

图1和图2示范地显示了马赫-曾德尔(Mach Zehnder)光学偏移器，然而，本发明构思可以应用于包括无源元件和有源元件的各种类型的光学集成电路。

图3、图5、图7、图9、图11、图13、图15和图17是平面图，示出制造光学集成电路的方法的多个阶段，图4、图6、图8、图10、图12、图14和图16是光学集成电路的截面图。图4、图6、图8、图10、图12、图14和图16分别是沿图3、图5、图7、图9、图11、图13和图15的线I-I'截取的截面图。本方法可以用于制造图1和图2的光学集成电路，但是，可以不限于此。

参考图3和图4，第一、第二和第三沟槽102、104和106可以形成在第一基板100上。

第一基板100可包括半导体材料，例如，硅、锗等。在一些示例实施方式中，第一基板100可以是单晶硅晶片。

在一些示例实施方式中，第一、第二和第三沟槽102、104和106可以通过利用第一光致抗蚀剂图案（未示出）作为蚀刻掩模的干蚀刻工艺形成。第一沟槽102可以形成为在第三方向上延伸第一距离，第二沟槽104可以形成为分别在第三方向和第一方向上延伸第二距离和第三距离，第三沟槽106可以形成为在第二方向上延伸第四距离。因此，第一基板100的{100}晶面、{100}晶面和{110}晶面可以分别通过第一沟槽102、第二沟槽104和第三沟槽106被暴露。

在一些示例实施方式中，两个第一沟槽102可以形成为在第二沟槽104的两个端部分与第二沟槽104流体连通。第二沟槽104可以形成为被分成两个部分，该两个第二沟槽104可分别在第三方向和第一方向上延伸。两个第二沟槽104之一可以与第三沟槽106流体连通。在一些示例实施方式中，第三沟槽106可以插置在第二沟槽104的中央部。

参考图5和图6，第一绝缘层图案112、第二绝缘层图案114和第三绝缘层图案116可以分别形成在第一沟槽102、第二沟槽104和第三沟槽106的下部分。

在一些示例实施方式中，第一绝缘层可以形成在第一基板100上以填充第一、第二和第三沟槽102、104和106，第一绝缘层可以被平坦化直到第一基板100的顶表面可以被暴露，第一绝缘层的在第一、第二和第三沟槽102、104和106的上部分的部分可以被去除以分别形成第一绝缘层图案112、第二绝缘层图案114和第三绝缘层图案116。在一些示例实施方式中，平坦化工艺可以通过化学机械抛光（CMP）工艺和/或回蚀刻工艺执行。第一绝缘层的在第一、第二和第三沟槽102、104和106的上部分的部分可以通过回蚀刻工艺被去除。

第一绝缘层可以通过化学气相沉积（CVD）工艺、原子层沉积（ALD）工艺、物理气相沉积（PVD）工艺等形成，以包括例如硅氧化物、硅氮化物、硅碳氮化物等。

根据第一沟槽102、第二沟槽104和第三沟槽106的延伸方向，第一绝缘层图案112可以形成为在第三方向上延伸，第二绝缘层图案114可以形成为在第三方向和第一方向上延伸，第三绝缘层图案116可以形成为在第二方向上延伸。

参考图7和图8，非晶半导体层120可以形成在第一、第二和第三绝缘层图案112、114和116以及第一基板100上以充分地填充第一、第二和第三沟槽102、104和106的剩余部分。

非晶半导体层120可以利用例如硅、锗等的半导体材料形成。在一些示例实施方式中，非晶半导体层120可以利用硅通过CVD工艺、ALD工艺、PVD工艺等形成。

参考图9和图10，非晶半导体层120可以利用第一基板100的被第一、第二和第三沟槽102、104和106暴露的部分作为籽晶来结晶化以形成单晶半导体层，该单晶半导体层可以被平坦化直到可以暴露第一基板100的顶表面。因此，第一、第二和第三单晶半导体层图案122、124和126可以分别形成在第一、第二和第三沟槽102、104和106的上部分。

根据第一沟槽102、第二沟槽104和第三沟槽106的延伸方向，第一单晶半导体层图案122可以形成为在第三方向上延伸，第二单晶半导体层图案124可以形成为在第三方向和第一方向上延伸，第三单晶半导体层图案126可以形成为在第二方向上延伸。

单晶半导体层可以通过加热非晶半导体层120或通过发射激光到其上而形成。在一些示例实施方式中，结晶工艺可以通过固相外延（SPE）工艺、激光外延生长（LEG）工艺等执行。

在一些示例实施方式中，第一基板100的{100}晶面、{100}晶面和{110}晶面可以分别通过第一沟槽102、第二沟槽104和第三沟槽106暴露，可以利用暴露的晶面作为籽晶通过结晶工艺形成的第一、第二和第三单晶半导体层图案122、124和126可分别在<100>晶向、<100>晶向和<110>晶向再生长。半导体材料在<100>晶向上的再生长速度可以比半导体材料在<110>晶向上的再生长速度高，在<100>晶向上生长的第一和第二单晶半导体层图案122和124的晶体缺陷可以少于在<110>晶向上生长的第三单晶半导体层图案126的晶体缺陷。

参考图11和图12，第一、第二和第三单晶半导体层图案122、124和126可以被部分地蚀刻以形成第一、第二、第三、第四和第五芯132、134、142、144和156。

在一些示例实施方式中，第一、第二和第三单晶半导体层图案122、124和126可以通过利用第二光致抗蚀剂图案（未示出）作为蚀刻掩模的干蚀刻工艺被蚀刻，从而分别形成暴露第一、第二和第三沟槽102、104和106的侧壁以及第一、第二和第三绝缘层图案112、114和116的上边缘表面的第一、第二和第三开口135、145和155。

在去除第二光致抗蚀剂图案之后，第一单晶半导体层图案122和第三单晶半导体层图案126可以通过利用第三光致抗蚀剂图案（未示出）作为蚀刻掩模的干蚀刻工艺被部分地蚀刻，以在第一单晶半导体层图案122上形成凹槽131并且当在第二方向上观看时减小第三单晶半导体层图案126的横向侧部的厚度。在一些示例实施方式中，每个凹槽131可以形成为在第一方向上延伸，并且可以在第三方向上形成多个凹槽131。通过去除第三单晶半导体层图案126的横向侧部形成的空间可以与第三开口155流体连通，在下文，该空间和第三开口155可以总地被定义为第三开口155。

备选地，在执行利用第三光致抗蚀剂图案的干蚀刻工艺之后，可以执行利用第二光致抗蚀剂图案的干蚀刻工艺。

在上述干蚀刻工艺之后，保留在第一沟槽102中的第一单晶半导体层图案122可以被定义为第一芯132和第二芯134，保留在第二沟槽104中的第二单晶半导体层图案124可以被定义为第三芯142和第四芯144，保留在第三沟槽106中的第三单晶半导体层图案126可以被定义为第五芯156。

第一芯132和第二芯134可在基本上平行于<010>晶向的第三方向上延伸，第三芯142和第四芯144可在第三方向和基本上平行于<100>晶向的第一方向上延伸，第五芯156可在基本上平行于<110>晶向的第二方向上延伸。

参考图13和图14，第二绝缘层190可以形成在第一、第二和第三绝缘层图案112、114和116、第一至第五芯132、134、142、144和156以及第一基板100上，以充分地填充凹槽131以及第一、第二和第三开口135、145和155的剩余部分。

第二绝缘层190可以通过CVD工艺、ALD工艺、PVD工艺等利用硅氧化物、硅氮化物、硅碳氮化物等形成。在一些示例实施方式中，第二绝缘层190可以利用与第一绝缘层的材料实质上相同的材料形成，并且因此可以融合在第一、第二和第三绝缘层图案112、114和116中。

在下文，第二绝缘层190的在第一绝缘层图案112上的部分可以被定义为第四绝缘层图案192，第一和第四绝缘层图案112和192可以被定义为第一包覆层202。第二绝缘层190的在第二绝缘层图案114上的部分可以被定义为第五绝缘层图案194，第二和第五绝缘层图案114和194可以被定义为第二包覆层204。第二绝缘层190的在第三绝缘层图案116上的部分可以被定义为第六绝缘层图案196，第三和第六绝缘层图案116和196可以被定义为第三包覆层206。

第一芯132和第一包覆层202可定义第一耦合器302，第二芯134和第一包覆层202可定义第二耦合器304（参考图1），第一和第二耦合器302和304可形成光耦合器300（参考图1）。

第三芯142和第二包覆层204可定义第一波导402（参考图1），第四芯144和第二包覆层204可定义第二波导404，第一和第二波导402和404可形成光波导400（参考图1）。

参考图15和图16，第六绝缘层图案196可以被部分地去除以形成暴露第五芯156的第四开口191和第五开口193。

在一些示例实施方式中，第四开口191和第五开口193可以形成为在其间具有岛形状，并且暴露第五芯156的厚度已经减小的横向侧部的顶表面。

杂质可以被注入到通过第四和第五开口191和193暴露的第五芯156的横向侧部，以分别形成第一和第二杂质区156a和156b。在一些示例实施方式中，第一杂质区156a和第二杂质区156b可以通过离子注入工艺形成。

在一些示例实施方式中，p型杂质，例如，硼、镓等，可以通过第四开口191注入，n型杂质，例如，磷、砷等，可以通过第五开口193注入。因此，第一杂质区156a可以掺杂有p型杂质，第二杂质区156b可以掺杂有n型杂质。

参考图17和图2，插塞210可以形成为填充第四和第五开口191和193，电极220可以形成在插塞210上。

在一些示例实施方式中，通过在第五芯156的暴露的横向侧部和第二绝缘层190上形成插塞层以充分地填充第四和第五开口191和193，以及通过平坦化该插塞层直到可以暴露第二绝缘层190的顶表面，可以形成插塞210。插塞层可以形成为包括例如掺杂多晶硅、金属、金属氮化物和/或金属硅化物。

在一些示例实施方式中，电极220可以通过在插塞210和第二绝缘层190上形成电极层以及通过图案化该电极层以接触插塞210而形成。电极层可以形成为包括例如掺杂多晶硅、金属、金属氮化物和/或金属硅化物。

因此，参考图1和图2，可以形成包括第五芯156、第三包覆层206、插塞210和电极220的移相器500。

通过上述工艺，可以制造包括光耦合器300、光波导400和移相器500的光学集成电路。光耦合器300和光波导400相接的部分可以被定义为光学干涉仪600。具体地，第一耦合器302、第一波导402和第二波导404相接的部分可以被定义为第一干涉仪602，第二耦合器304、第一波导402和第二波导404相接的部分可以被定义为第二干涉仪604。

光学集成电路的无源元件，即，光耦合器300和光波导400可包括在<100>晶向上再生长的单晶半导体材料，例如，单晶硅，因此，可具有少量的晶体缺陷和优良的晶体特性。因此，无源元件可具有小的信号传输损失。光学集成电路的有源元件，即，移相器500可包括在<110>晶向上再生长的单晶半导体材料，例如，单晶硅，因此，可具有大量晶体缺陷。因此，有源元件可具有高的信号传输速度。

图18是示出根据一些示例实施方式的光学集成电路的截面图。光学集成电路实质上与图1和图2的光学集成电路相同或类似，除移相器和包覆层的构造之外。因此，相同的附图标记表示相同的元件，在此省略对其的详细说明。

参考图18，光学集成电路可包括光耦合器、光波导、移相器510和干涉仪。

光耦合器可包括第三耦合器312和第四耦合器（未示出）。第三耦合器312可包括第一芯132和第四包覆层242。

第四包覆层242可包括第一绝缘层图案112、第七绝缘层图案182和第十绝缘层图案232。第七绝缘层图案182可以形成在第一绝缘层图案112上、覆盖第一芯132的侧壁、以及填充第一凹槽131。第十绝缘层图案232可以形成在第一芯132和第七绝缘层图案182上。第七和第十绝缘层图案182和232可包括绝缘材料，例如，硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第七和第十绝缘层图案182和232可包括与第一绝缘层图案112的材料实质上相同的材料。

第四耦合器可具有与第三耦合器312的结构实质上相同或类似的结构。然而，第三耦合器312可以连接到光波导的第一端部分，第四耦合器可以连接到与第一端部分相反的第二端部分。

光波导可包括第三波导（未示出）和第四波导414。第四波导414可包括第四芯144和第五包覆层244。

第五包覆层244可包括第二绝缘层图案114、第八绝缘层图案184和第十一绝缘层图案234。第八绝缘层图案184可以形成在第二绝缘层图案114上并且覆盖第四芯144的侧壁。第十一绝缘层图案234可以形成在第四芯144和第八绝缘层图案184上。第八和第十一绝缘层图案184和234可包括绝缘材料，例如，硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第八和第十一绝缘层图案184和234可包括与第二绝缘层图案114的材料实质上相同的材料。

第三波导可具有与第四波导414的结构实质上相同或类似的结构。然而，第三波导可以连接到移相器510。

移相器510可包括第六芯166、第六包覆层246、沟道层168、插塞210和电极220。

第六芯166可具有恒定的厚度，与第五芯156不同。

第六包覆层246可包括第三绝缘层图案116、第九绝缘层图案186和第十二绝缘层图案236。第九绝缘层图案186可以形成在第三绝缘层图案116上并且覆盖第六芯166的横向侧部。第十二绝缘层图案236可覆盖在第九绝缘层图案186上的第六芯166和沟道层168。第九和第十二绝缘层图案186和236可包括绝缘材料，例如，硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第九和第十二绝缘层图案186和236可包括与第三绝缘层图案116的材料实质上相同的材料。

沟道层168可包括单晶半导体材料，例如，单晶硅。当在第二方向上看时，第三和第四杂质区168a和168b可以形成在沟道层168的横向侧部。在一些示例实施方式中，第三杂质区168a可以掺杂有p型杂质，例如，硼、镓等，第四杂质区168b可以掺杂有n型杂质，例如，磷、砷等。

插塞210可以穿过第十二绝缘层图案236形成以接触第三杂质区168a和第四杂质区168b。电极220可以形成在第十二绝缘层图案236上以接触插塞210的顶表面。

移相器510可包括在第六芯166的上部分且光信号可穿过的沟道层168（与图1和图2的移相器500不同）以及在沟道层168旁边的第三和第四杂质区168a和168b。根据电子在沟道层168中的运动，可以改变移动通过第六芯166的光信号的相位。

图19至图21是截面图，示出根据一些示例实施方式的制造光学集成电路的方法的多个阶段。本方法可以用于制造图18的光学集成电路，然而，可以不限于此。另外，本方法可包括与参考图3至图17示出的工艺实质上相同或类似的工艺，因此相同的附图标记表示相同的元件，在此省略对其的详细说明。

首先，可以执行与参考图3至图10描述的工艺实质上相同或类似的工艺。

参考图19，可以执行与参考图11至图12示出的工艺实质上相同或类似的工艺。然而，第三单晶半导体层图案126可以被部分地蚀刻以形成第六芯166。

因此，可以形成暴露第三沟槽106的侧壁和第三绝缘层图案116的上边缘表面的第六开口165，第六芯166可具有恒定的厚度，与第五芯156不同。第六芯166可以形成为在实质上平行于<110>晶向的第二方向上延伸。

参考图20，充分地填充第一、第二和第六开口135、145和165以及凹槽131的第三绝缘层可以形成在第一、第二和第三绝缘层图案112、114和116、第一、第二、第三、第四和第六芯132、134、142、144和166、以及第一基板100上，第三绝缘层可以被平坦化直到可以暴露第一基板100的顶表面。因此，可以形成分别填充第一、第二和第三沟槽102、104和106的剩余部分的第七、第八和第九绝缘层图案182、184和186。

第三绝缘层可以形成为包括例如硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第三绝缘层可以形成为包括与第一、第二和第三绝缘层图案112、114和116的材料实质上相同的材料。

沟道层168可以形成在第九绝缘层图案186上以接触第六芯166。在一些示例实施方式中，通过在第一、第二、第三、第四和第六芯132、134、142、144和166、第七、第八和第九绝缘层图案182、184和186、以及第一基板100上形成非晶半导体层或多晶半导体层，通过使非晶半导体层或多晶半导体层结晶，以及通过图案化该结晶的层，可以形成沟道层168。

参考图21，覆盖沟道层168的第四绝缘层230可以形成在第一、第二、第三、第四和第六芯132、134、142、144和166、第七、第八和第九绝缘层图案182、184和186、以及第一基板100上。

第四绝缘层230可以形成为包括绝缘材料，例如硅氧化物、硅氮化物、硅碳氮化物等。在一些示例实施方式中，第四绝缘层230可以利用与第一、第二和第三绝缘层图案112、114和116以及第七、第八和第九绝缘层图案182、184和186的材料实质上相同的材料形成。

第四绝缘层230的在第七绝缘层图案182上的部分可以被定义为第十绝缘层图案232，第四绝缘层230的在第八绝缘层图案184上的部分可以被定义为第十一绝缘层图案234，第四绝缘层230的在第九绝缘层图案186上的部分可以被定义为第十二绝缘层图案236。因此，第一、第七和第十绝缘层图案112、182和232可形成第四包覆层242，第二、第八和第十一绝缘层图案114、184和234可形成第五包覆层244，第三、第九和第十二绝缘层图案116、186和236可形成第六包覆层246。

第一芯132和第四包覆层242可以被定义为第三耦合器312，第二芯134和第四包覆层242可以被定义为第四耦合器（未示出），第三耦合器312和第四耦合器可形成光耦合器。

第三芯142和第五包覆层244可以被定义为第三波导（未示出），第四芯144和第五包覆层244可以被定义为第四波导414，第三波导和第四波导414可形成光波导。

再次参考图18，可以执行与参考图15至图17和图2描述的工艺实质上相同或类似的工艺。

也就是说，第十二绝缘层图案236可以被部分地去除以形成暴露沟道层168的横向侧部的第七和第八开口（未示出），杂质可以被注入到沟道层168的暴露的横向侧部中以形成第三杂质区168a和第四杂质区168b。在一些示例实施方式中，p型杂质（例如，硼、镓等）可以通过第七开口注入，n型杂质（例如，磷、砷等）可以通过第八开口注入。因此，第三杂质区168a可以掺杂有p型杂质，第四杂质区168b可以掺杂有n型杂质。

可以形成填充第七和第八开口的插塞210，电极220可以形成在插塞210上。因此，可以形成包括第六芯166、第六包覆层246、沟道层168、插塞210和电极220的移相器510。

图22是示出根据一些示例实施方式的光学集成电路的截面图。光学集成电路实质上与图1和2的光学集成电路相同或类似，除移相器和包覆层的构造之外。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图22，光学集成电路的移相器520可包括第七芯176、第三包覆层206、插塞210和电极220。

第七芯176可具有恒定的厚度，与第五芯156不同，并且可具有比参考图18示出的光学集成电路的移相器510的宽度大的宽度。当在第二方向上看时，第五和第六杂质区176a和176b可以形成在第七芯176的上横向侧部。在一些示例实施方式中，第五杂质区176a可以掺杂有p型杂质，例如，硼、镓等，第六杂质区176b可以掺杂有n型杂质，例如，磷、砷等。

与图1和图2的移相器500不同，移相器520可包括在第七芯176的上横向侧部的第五和第六杂质区176a和176b，光信号可穿过该第七芯176。

图23至图25是截面图，示出根据一些示例实施方式的制造光学集成电路的方法的多个阶段。此方法可以用于制造图22的光学集成电路，然而，可以不限于此。另外，此方法可包括实质上与参考图3至图17描述的工艺相同或类似的工艺，因此相同的附图标记涉及相同的元件，在此省略对其的详细说明。

首先，可以执行与参考图3至图10示出的工艺实质上相同或类似的工艺。

参考图23，可以执行与参考图11至图12示出的工艺实质上相同或类似的工艺。然而，第三单晶半导体层图案126可以被部分地蚀刻以形成第七芯176。

也就是说，与第五芯156不同，第七芯176可以形成为具有恒定的厚度。然而，第七芯176可以形成为具有比图18的第六芯166的宽度大的宽度。因此，可以形成暴露第三沟槽106的侧壁和第三绝缘层图案116的上边缘表面的第九开口175。第七芯176可以形成为在实质上平行于<110>晶向的第二方向上延伸。

参考图24，可以执行与参考图13至图14描述的工艺实质上相同或类似的工艺。

因此，可以形成填充第一开口135和凹槽131并且覆盖第一芯132和第二芯（未示出）的顶表面的第四绝缘层图案192，可以形成填充第二开口145并且覆盖第三芯（未示出）和第四芯144的顶表面的第五绝缘层图案194，以及可以形成填充第九开口175并且覆盖第七芯176的顶表面的第六绝缘层图案196。

参考图25，可以执行与参考图15至图16示出的工艺实质上相同或类似的工艺。

因此，第六绝缘层图案196可以被部分地去除以形成暴露第七芯176的横向侧部的第四开口191和第五开口193，杂质可以被注入到第七芯176的暴露的横向侧部中以形成第五和第六杂质区176a和176b。在一些示例实施方式中，第五杂质区176a可以掺杂有p型杂质，第六杂质区176b可以掺杂有n型杂质。

再次参考图22，可以执行与参考图17和图2示出的工艺实质上相同或类似的工艺。

因此，可以形成填充第四和第五开口191和193的插塞210，电极220可以形成在插塞210上。

第七芯176、第三包覆层206、插塞210和电极220可形成移相器520。

图26是示出根据一些示例实施方式的光学集成电路的平面图。该光学集成电路可以与参考图1和图2示出的光学集成电路实质上相同或类似，除移相器的位置和延伸方向之外。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图26，光学集成电路的移相器530可包括第八芯157、第七包覆层207、插塞210和电极220。

在一些示例实施方式中，第八芯157可包括利用第一基板100的{110}晶面作为籽晶自非晶硅再生长的单晶硅。第八芯157的单晶硅可具有比第一至第四芯132、134、142和144的单晶硅的晶体缺陷多的晶体缺陷。

在一些示例实施方式中，第八芯157可沿第四方向在第一基板100上延伸给定距离。也就是说，第八芯157可填充第四沟槽（未示出）的在第四方向上延伸给定距离的上部分，因此可在第四方向上延伸。

在一些示例实施方式中，当从第四方向看时，第八芯157可包括中央部和横向侧部，该横向侧部可具有比中央部的宽度小的宽度。在一些示例实施方式中，横向侧部可以形成在中央部的下部的侧面。在一些示例实施方式中，第七和第八杂质区（未示出）可以分别形成在横向侧部中。

第七包覆层207可包括绝缘材料，该绝缘材料具有比第八芯157的折射率低的折射率。例如，第七包覆层207可包括硅氧化物、硅氮化物、硅碳氮化物等。由于第八芯157在第四方向上延伸，所以围绕第八芯157的第七包覆层可在第四方向上延伸给定距离。

移相器530可以连接到第二波导404。在一些示例实施方式中，移相器530可以插置在第二波导404的中央部。因此，已经穿过第二波导404的光的相位会在该光穿过移相器530时改变，并且该光可以经由第二波导404入射到第二耦合器304上。

也就是说，入射到第一耦合器302上的光可以在该光穿过第一干涉仪602时被分成两束，分开的两束光可分别穿过第一波导402和第二波导404。穿过第二波导404的光的相位可以在该光穿过移相器530时改变，然而，穿过第一波导402的光的相位可以不改变。两束光可在第二干涉仪604处彼此干涉。干涉的光可以经由第二耦合器304传输。

图27是示出根据一些示例实施方式的光学集成电路的平面图。光学集成电路可以与参考图1和图2示出的光学集成电路实质上相同或类似，除移相器的位置和延伸方向之外。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图27，光学集成电路可包括在第二基板105上的光耦合器300、光波导400、移相器500和光学干涉仪600。

在一些示例实施方式中，第二基板105可以是单晶硅晶片。另外，第二凹口107可以在[110]晶向上形成在第二基板105的边缘。

光耦合器300、光波导400和移相器500可具有与图1和图2的光学集成电路的光耦合器、光波导和移相器实质上相同的构造和延伸方向。

也就是说，不考虑基板是（100）单晶硅晶片或（110）单晶硅晶片，光学集成电路的无源元件可包括具有相对小量晶体缺陷的单晶半导体材料，而光学集成电路的有源元件可包括具有相对大量晶体缺陷的单晶半导体材料。另外，为了实现上述晶体特性，无源元件和有源元件可具有与图1和图2的光学集成电路的无源元件和有源元件实质上相同的延伸方向。

图28是示出根据一些示例实施方式的光学集成电路的平面图。光学集成电路可以与参考图27示出的光学集成电路实质上相同或类似，除移相器的位置和延伸方向之外。另外，移相器的位置和延伸方向可以与参考图26描述的光学集成电路的移相器的位置和延伸方向实质上相同。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图28，光学集成电路可包括在第二基板105上的光耦合器300、光波导400、移相器530和光学干涉仪600。

图29是平面图，示出具有根据一些示例实施方式的光学集成电路和电学集成电路的半导体器件，图30是沿图29的线II-II′截取的半导体器件的截面图。半导体器件可包括与参考图1和图2示出的光学集成电路实质上相同或类似的光学集成电路。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图29和图30，光学集成电路可以形成在第一区A中的第一基板100上。光学集成电路可包括光耦合器300、光波导400和移相器500。

半导体器件的电学集成电路可以形成在第二区B中的第一基板100上。在一些示例实施方式中，电学集成电路可以是晶体管，该晶体管包括在有源层129和隔离层图案119上的栅结构250、在栅结构250的侧壁上的间隔物260、以及在与栅结构250相邻的有源层129的上部分的第九杂质区270。

有源层129可包括单晶半导体材料。在一些示例实施方式中，有源层129可包括利用第一基板100的{110}晶面作为籽晶自非晶硅再生长的单晶硅。单晶硅可具有相对大量的晶体缺陷。

在一些示例实施方式中，有源层129可在第一基板100上沿第四方向延伸。也就是说，有源层129可部分地填充第五沟槽108的在第四方向上延伸给定距离的上部分，并且在第四方向上延伸。在一些示例实施方式中，多个有源层129可以在第二方向上形成。

隔离层图案119可围绕有源层129的侧壁。在一些示例实施方式中，隔离层图案119可包括绝缘材料，例如，硅氧化物、硅氮化物、硅碳氮化物等。

栅结构250可包括顺序堆叠在有源层129和隔离层图案119上的栅绝缘层图案252、栅电极254和栅掩模256。在一些示例实施方式中，栅结构250可在第二方向上延伸，多个栅结构250可以在第四方向上形成。

栅绝缘层图案252可包括例如硅氧化物，栅电极254可包括例如掺杂多晶硅、金属、金属氮化物、金属硅化物等，栅掩模可包括例如硅氮化物。

间隔物260可包括例如硅氮化物。

第九杂质区270可以掺杂有p型杂质或n型杂质。在一些示例实施方式中，第九杂质区270可用作晶体管的源/漏区域。

有源层129可具有大量晶体缺陷，因此在第九杂质区270之间的沟道中移动的载流子可具有优良的迁移率。因此，包括有源层129的晶体管可具有优良的电特性。

图31至图35是截面图，示出包括光学集成电路和电学集成电路的半导体器件的制造方法的多个阶段。图31至图35是沿图29和图30的线II-II′截取的截面图。此方法可以用于制造图29和图30的半导体器件，但是，可以不限于此。此方法可包括与参考图3至图17描述的工艺实质上相同或类似的工艺。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图31，可以执行与参考图3和图4示出的工艺实质上相同或类似的工艺。

具体地，第一、第二、第三和第五沟槽102、104、106和108可以形成在包括第一区A和第二区B的第一基板100上。第一区A可以是其中可以形成光学集成电路的光学元件区域，第二区B可以是其中可以形成电学集成电路的电学元件区域。

第一沟槽102可以形成为在第三方向上延伸第一距离，第二沟槽104可以形成为分别在第三方向和第一方向上延伸第二距离和第三距离，第三沟槽106可以形成为在第二方向上延伸第四距离，第五沟槽108可以形成为在第四方向上延伸第五距离。因此，第一基板100的{100}晶面、{100}晶面、{110}晶面和{110}晶面可以分别通过第一沟槽102、第二沟槽104、第三沟槽106和第五沟槽108暴露。

参考图32，可以执行与参考图5至图10示出的工艺实质上相同或类似的工艺。

因此，第一绝缘层图案112、第二绝缘层图案114、第三绝缘层图案116和第十三绝缘层图案118可以分别形成在第一沟槽102、第二沟槽104、第三沟槽106和第五沟槽108的下部分。

另外，非晶半导体层可以形成为填充第一、第二、第三和第五沟槽102、104、106和108的剩余部分，并且可以利用第一基板100的通过第一、第二、第三和第五沟槽102、104、106和108暴露的部分作为籽晶被结晶化以形成单晶半导体层。单晶半导体层可以被平坦化直到可以暴露第一基板100的顶表面。因此，第一单晶半导体层图案122、第二单晶半导体层图案124、第三单晶半导体层图案126和第四单晶半导体层图案128可以分别形成在第一沟槽102、第二沟槽104、第三沟槽106和第五沟槽108的上部分。

根据第一沟槽102、第二沟槽104、第三沟槽106和第五沟槽108的延伸方向，第一单晶半导体层图案122可以形成为在第三方向上延伸，第二单晶半导体层图案124可以形成为在第三方向和第一方向上延伸，第三单晶半导体层图案126可以形成为在第二方向上延伸，第四单晶半导体层图案128可以形成为在第四方向上延伸。

在一些示例实施方式中，第一基板100的{100}晶面、{100}晶面、{110}晶面和{110}晶面可以分别通过第一沟槽102、第二沟槽104、第三沟槽106和第四沟槽108暴露，可以利用暴露的晶面作为籽晶通过结晶工艺形成的第一、第二、第三和第四单晶半导体层图案122、124、126和128可分别在<100>晶向、<100>晶向、<110>晶向和<110>晶向上再生长。在<100>晶向上生长的第一和第二单晶半导体层图案122和124的晶体缺陷可以少于在<110>晶向上生长的第三和第四单晶半导体层图案126和128的晶体缺陷。

参考图33，可以执行与参考图11至图12示出的工艺实质上相同或类似的工艺。

因此，第一、第二、第三和第四单晶半导体层图案122、124、126和128可以被部分地蚀刻以形成第一、第二、第三、第四和第五芯132、134、142、144和156以及有源层129。可以形成分别暴露第一、第二和第三沟槽102、104和106的侧壁、以及第一、第二和第三绝缘层图案112、114和116的上边缘表面的第一开口135、第二开口145和第三开口155。另外，可以形成暴露第十三绝缘层图案118的顶表面的第十开口（未示出）。在一些示例实施方式中，第十开口可在第四方向上延伸，多个第十开口可以在第二方向上形成。凹槽131可以形成在第一单晶半导体层图案122上，当在第二方向上看时，第三单晶半导体层图案126的横向侧部的厚度可以减小。

第一芯132和第二芯134可在实质上平行于<010>晶向的第三方向上延伸，第三芯142和第四芯144可在第三方向和实质上平行于<100>晶向的第一方向上延伸，第五芯156可在实质上平行于<110>晶向的第二方向上延伸，有源层129可在实质上平行于<-110>晶向的第四方向上延伸。

参考图34，可以执行与参考图13至17和图2示出的工艺实质上相同或类似的工艺。

因此，第一绝缘层图案112与在其上的第四绝缘层图案192一起可以被定义为第一包覆层202，第二绝缘层图案114与在其上的第五绝缘层图案194一起可以被定义为第二包覆层204，第三绝缘层图案116与在其上的第六绝缘层图案196一起可以被定义为第三包覆层206。第十四绝缘层图案198可以形成在有源层129和第十三绝缘层图案118上（如图30所示，例如，有源层129可以在第十三绝缘层图案118上；如图29所示，例如，隔离层图案119可围绕有源层129的侧壁）。第四、第五、第六和第十四绝缘层图案192、194、196和198之合可以是第二绝缘层190。

第一和第二杂质区156a和156b可以形成在第五芯156的横向侧部，插塞210可以穿过第六绝缘层图案196形成以接触第一和第二杂质区156a和156b，电极220可以形成在插塞210上。

参考图35，第五绝缘层240可以形成在第二绝缘层190上以覆盖电极220。第五绝缘层240可以包括绝缘材料，例如硅氧化物、硅氮化物、硅碳氮化物等。

第五绝缘层240和第十四绝缘层图案198可以被部分地去除，使得有源层129的顶表面可以在第二区B中被暴露。因此，第十四绝缘层图案198的围绕有源层129的部分可保留，其可以被称为隔离层图案119。

再次参考图29和图30，在第二方向上延伸的栅结构250可以形成在暴露的有源层129和隔离层图案119上，间隔物260可以形成在栅结构250的侧壁上，第九杂质区270可以形成在与栅结构250相邻的有源层129的上部分。

具体地，栅绝缘层、栅极导电层和栅掩模层可以顺序形成在有源层129、隔离层图案119和第五绝缘层240上，栅掩模层、栅极导电层和栅绝缘层可以利用第四光致抗蚀剂图案（未示出）被图案化以形成栅结构250，该栅结构250包括顺序堆叠在有源层129和隔离层图案119上的栅绝缘层图案252、栅电极254和栅掩模256。在一些示例实施方式中，多个栅结构250可以在第四方向上形成。

覆盖栅结构250的间隔物层可以形成在有源层129、隔离层图案119和第五绝缘层240上，并且可以被各向异性地蚀刻以在栅结构250的侧壁上形成间隔物260。

杂质可以被注入到与栅结构250相邻的有源层129的上部分，以形成第九杂质区270。第九杂质区270可以掺杂有p型杂质或n型杂质。

有源层129可具有相对大量的晶体缺陷，因此在第九杂质区270之间的沟道中移动的载流子可具有优良的迁移率。因此，包括有源层129的电学集成电路可具有优良的电特性。

包括图18的光学集成电路以及图29和图30的电学集成电路的半导体器件、或者包括图22的光学集成电路以及图29和图30的电学集成电路的半导体器件可以被实现并且被包括在本发明构思的范围内。

图36是示出具有根据一些示例实施方式的光学集成电路和电学集成电路的半导体器件的平面图。光学集成电路可以与参考图26示出的光学集成电路实质上相同或者类似，电学集成电路可以与参考图29和图30示出的电学集成电路实质上相同或者类似。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图36，光学集成电路可以形成在第一区A中的第一基板100上。光学集成电路可包括光耦合器300、光波导400和移相器500。

半导体器件的电学集成电路可以形成在第二区B中的第一基板100上。电学集成电路可以包括在有源层129和隔离层图案119上的栅结构250、在栅结构250的侧壁上的间隔物260、以及在与栅结构250相邻的有源层129的上部分处的第九杂质区270。

图37是示出具有根据一些示例实施方式的光学集成电路和电学集成电路的半导体器件的平面图。光学集成电路可以与参考图27示出的光学集成电路实质上相同或者类似，电学集成电路可以与参考图29和图30示出的电学集成电路实质上相同或者类似。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图37，光学集成电路可以形成在第一区A中的第二基板105上。光学集成电路可包括光耦合器300、光波导400和移相器500。

半导体器件的电学集成电路可以形成在第二区B中的第二基板105上。电学集成电路可以包括在有源层129和隔离层图案119上的栅结构250、在栅结构250的侧壁上的间隔物260、以及在与栅结构250相邻的有源层129的上部分处的第九杂质区270。

图38是示出具有根据一些示例实施方式的光学集成电路和电学集成电路的半导体器件的平面图。光学集成电路可以与参考图28示出的光学集成电路实质上相同或者类似，电学集成电路可以与参考图29和图30示出的电学集成电路实质上相同或者类似。因此，相同的附图标记涉及相同的元件，在此省略对其的详细说明。

参考图38，光学集成电路可以形成在第一区A中的第二基板105上。光学集成电路可包括光耦合器300、光波导400和移相器500。

半导体器件的电学集成电路可以形成在第二区B中的第二基板105上。电学集成电路可以包括在有源层129和隔离层图案119上的栅结构250、在栅结构250的侧壁上的间隔物260、以及在与栅结构250相邻的有源层129的上部分处的第九杂质区270。

根据一些示例实施方式的光学集成电路的无源元件可包括具有相对小量晶体缺陷的单晶半导体材料，有源元件可包括具有相对大量晶体缺陷的单晶半导体材料。因此，无源元件可在光信号传输方面具有低损耗，有源元件可在光信号传输方面具有高速度。本发明构思可以应用于具有上述特性的任意类型的光学集成电路，例如，环形光学偏移器而不是马赫-曾德尔光学偏移器。

此外，根据一些示例实施方式的半导体器件可包括与光学集成电路一起的例如晶体管的电学集成电路。晶体管可具有包括单晶半导体材料的沟道，该单晶半导体材料具有相对大量的晶体缺陷，因此可以提高载流子的迁移率。半导体器件可包括各种类型的存储电路作为电学集成电路。

虽然已经具体显示和描述了示例实施方式，但是本领域的普通技术人员将理解，在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以作出形式和细节上的各种变化。

本申请要求于2012年6月26日向韩国专利局提交的韩国专利申请No.10-2012-0068377的优先权，在此通过引用结合其全部内容。

Claims (20)

1.一种光学集成电路，包括：

基板，包括单晶半导体材料;

无源元件，在所述基板的<100>晶向上延伸并且包括所述单晶半导体材料；以及

有源元件，在所述基板的<110>晶向上延伸并且包括所述单晶半导体材料。

2.如权利要求1所述的光学集成电路，其中所述无源元件包括光波导，以及

其中所述有源元件包括连接到所述光波导的移相器。

3.如权利要求2所述的光学集成电路，其中所述光波导包括：

第一芯，包括所述单晶半导体材料并且在所述基板的所述<100>晶向上延伸；以及

第一包覆层，具有比所述第一芯的折射率低的折射率并且围绕所述第一芯；

和其中所述移相器包括，

连接到所述第一芯的第二芯，包括所述单晶半导体材料并且在所述<110>晶向上延伸；

第二包覆层，具有比所述第二芯的折射率低的折射率并且围绕所述第二芯；以及

电连接到所述第二芯的电极。

4.如权利要求2所述的光学集成电路，其中所述无源元件还包括连接到所述光波导的光耦合器。

5.如权利要求2所述的光学集成电路，其中所述光波导包括第一波导和第二波导，以及

其中所述第一波导连接到所述移相器。

6.如权利要求1所述的光学集成电路，其中所述基板是（100）硅晶片或者（110）硅晶片。

7.一种光学集成电路，包括：

基板，包括单晶半导体材料；

无源元件，在所述基板上沿平行于所述基板的顶表面的第一方向延伸；以及

有源元件，在所述基板上沿第二方向延伸，该第二方向与所述第一方向成锐角。

8.如权利要求7所述的光学集成电路，其中所述第一方向平行于所述基板的<100>晶向，以及

其中所述第二方向平行于所述基板的<110>晶向。

9.如权利要求7所述的光学集成电路，其中所述无源元件包括光波导，该光波导包括：

第一芯，包括所述单晶半导体材料并且在所述第一方向上延伸；以及

第一包覆层，具有比所述第一芯的折射率低的折射率并且围绕所述第一芯；

以及其中所述有源元件包括移相器，该移相器包括，

连接到所述第一芯的第二芯，包括所述单晶半导体材料并且在所述第二方向上延伸；

第二包覆层，具有比所述第二芯的折射率低的折射率并且围绕所述第二芯；以及

电连接到所述第二芯的电极。

10.一种光学集成电路，包括：

基板，具有<100>晶向和<110>晶向；

无源元件，在所述<100>晶向上延伸并且包括单晶半导体材料；以及

有源元件，在所述<110>晶向上延伸并且包括所述单晶半导体材料。

11.如权利要求10所述的光学集成电路，其中所述无源元件包括光波导。

12.如权利要求10所述的光学集成电路。其中所述无源元件包括光耦合器。

13.如权利要求10所述的光学集成电路，其中所述无源元件包括干涉仪。

14.如权利要求10所述的光学集成电路，其中所述有源元件包括移相器。

15.如权利要求10所述的光学集成电路，其中所述无源元件包括光波导，以及

其中所述无源元件还包括连接到所述光波导的光耦合器。

16.如权利要求10所述的光学集成电路，其中所述无源元件包括光波导，以及

其中所述有源元件包括连接到所述光波导的移相器。

17.如权利要求10所述的光学集成电路，其中所述无源元件包括光波导，

其中所述无源元件还包括连接到所述光波导的光耦合器，以及

其中所述有源元件包括连接到所述光波导的移相器。

18.如权利要求10所述的光学集成电路，其中所述无源元件包括第一光波导、第二光波导和第一耦合器，以及

其中所述第一光波导、第二光波导和第一耦合器在干涉仪处相接。

19.如权利要求10所述的光学集成电路，其中所述无源元件包括第一光波导、第二光波导和第一耦合器，

其中所述有源元件包括连接到所述光波导的移相器，以及

其中所述第一光波导、第二光波导和第一耦合器在干涉仪处相接。

20.如权利要求10所述的光学集成电路，其中所述无源元件包括第一光波导、第二光波导、第一耦合器和第二耦合器，

其中所述第一光波导、第二光波导和第一耦合器在第一干涉仪处相接，以及

其中所述第一光波导、第二光波导和第二耦合器在第二干涉仪处相接。

Images