CN103500564A - 图像显示控制装置、方法和图像显示系统 - Google Patents
图像显示控制装置、方法和图像显示系统 Download PDFInfo
- Publication number
- CN103500564A CN103500564A CN201310461386.1A CN201310461386A CN103500564A CN 103500564 A CN103500564 A CN 103500564A CN 201310461386 A CN201310461386 A CN 201310461386A CN 103500564 A CN103500564 A CN 103500564A
- Authority
- CN
- China
- Prior art keywords
- module
- apart pattern
- picture signal
- clock zone
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供了一种图像显示控制装置、方法和图像显示系统。所述图像显示控制装置包括：输入缓冲模块，对来自图像信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从所述信号源的时钟域转至所述存储模块的时钟域；写入控制模块，按照所述第一分割模式将该图像信号写入存储模块；存储模块，存储该第一分割模式的图像信号；读出控制模块，按照第二分割模式将该图像信号读出所述存储模块；输出缓冲模块，对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，控制时钟域从所述存储模块的时钟域转至显示设备的时钟域，将该第二分割模式的图像信号传送至显示设备。本发明使得信号源和显示设备之间的图像分割模式匹配。
Description
技术领域
本发明涉及图像显示技术领域，尤其涉及一种图像显示控制装置、方法和图像显示系统。
背景技术
随着屏幕显示技术的不断发展，对于屏幕显示效果的要求也越来越高。目前比较新颖的高分辨率显示设备如屏幕，可以实现极致细腻的图像显示效果和一些细微的图像变换。
因为图像显示系统的数据量大，所以如果在信号源端和显示设备端的图像分割模式不同时，由于受到带宽限制，需要在信号源端和显示设备端以不同的图像分割模式分别对图像进行传输。在现有技术中，采用专用集成电路（Integrated Circuit，IC）解决信号源和显示设备之间的图像分割模式匹配的问题，但是这样只能解决特定信号源与特定显示设备之间的图像分割模式匹配问题。
发明内容
本发明的主要目的在于提供一种图像显示控制装置、方法和图像显示系统，解决信号源和显示设备之间的图像分割模式匹配问题。
为了达到上述目的，本发明提供了一种图像显示控制装置，包括输入缓冲模块、存储模块、写入控制模块和读出控制模块，其中，
所述输入缓冲模块，用于对来自图像信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从所述信号源的时钟域转至所述存储模块的时钟域；
写入控制模块，用于按照所述第一分割模式将该图像信号写入所述存储模块；
所述存储模块，用于存储该第一分割模式的图像信号；
读出控制模块，用于按照第二分割模式将该图像信号读出所述存储模块；
输出缓冲模块，用于对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块的时钟域转至显示设备的时钟域，并将该第二分割模式的图像信号传送至所述显示设备。
实施时，所述存储模块为双倍速率同步动态随机存储器DDR。
实施时，所述输入缓冲模块为输入先进先出缓冲器FIFO，所述输出缓冲模块为输出FIFO。
实施时，所述输入缓冲模块、所述写入控制模块、所述读出控制模块和所述输出缓冲模块集成于现场可编程门阵列芯片上。
本发明还提供了一种图像显示控制方法，包括：
输入缓冲模块对来自图像信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从所述图像信号源的时钟域转至存储模块的时钟域；
写入控制模块按照所述第一分割模式将该图像信号写入所述存储模块；
读出控制模块按照第二分割模式将该图像信号读出所述存储模块；
输出缓冲模块对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块的时钟域转至显示设备的时钟域，并将该第二分割模式的图像信号传送至显示设备。
本发明还提供了一种图像显示系统，包括图像信号源、输入缓冲模块、存储模块、写入控制模块、读出控制模块和显示设备，其中，
所述输入缓冲模块，用于对来自所述图像信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从所述图像信号源的时钟域转至所述存储模块的时钟域；
所述写入控制模块，用于按照所述第一分割模式将该图像信号写入所述存储模块；
所述存储模块，用于存储该第一分割模式的图像信号；
所述读出控制模块，用于按照第二分割模式将该图像信号读出所述存储模块；
所述输出缓冲模块，用于对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块的时钟域转至所述显示设备的时钟域；
所述显示设备，用于接收并显示来自该输出缓冲模块的第二分割模式的图像信号。
实施时，所述存储模块为双倍速率同步动态随机存储器DDR。
实施时，所述输入缓冲模块和所述输出缓冲模块都为先进先出缓冲器。
实施时，本发明所述的图像显示系统还包括：
锁相回路，连接于所述图像信号源和所述显示设备之间，用于使得所述图像信号源的时钟信号和所述显示设备的时钟信号同源。
实施时，所述输入缓冲模块、所述写入控制模块、所述读出控制模块和所述输出缓冲模块集成于现场可编程门阵列芯片上。
本发明所述的图像显示控制装置、方法和图像显示系统，通过写入控制模块控制图像信号按照信号源的图像分割模式写入存储模块，在存储模块内部虚拟成一幅完整的图像，读出控制模块控制图像信号按照显示设备的图像分割模式读出存储模块，从而使得信号源和显示设备之间的图像分割模式匹配。
附图说明
图1是本发明实施例所述的图像显示控制装置的结构框图；
图2是本发明实施例所述的图像显示控制方法的流程图；
图3是本发明实施例所述的图像显示系统的结构框图；
图4是本发明另一实施例所述的图像显示系统的结构框图；
图4A是田字形图像分割模式的示意图；
图4B是井字形图像分割模式的示意图；
图4C是四字形图像分割模式的示意图。
具体实施方式
如图1所示，本发明实施例所述的图像显示控制装置，包括输入缓冲模块11、存储模块12、写入控制模块13、读出控制模块14和输出缓冲模块15，其中，
所述输入缓冲模块11，用于对来自信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从信号源的时钟域转至的时钟域；
所述写入控制模块13，用于按照所述第一分割模式将该图像信号写入所述12；
所述存储模块12，用于存储该第一分割模式的图像信号；
所述读出控制模块14，用于按照第二分割模式将该图像信号读出所述存储模块12；
所述输出缓冲模块15，用于对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块12的时钟域转至显示设备的时钟域，并将该第二分割模式的图像信号传送至显示设备。
本发明实施例所述的图像显示控制装置通过写入控制模块控制图像信号按照信号源的图像分割模式写入存储模块，在存储模块内部虚拟成一幅完整的图像，读入控制模块控制图像信号按照显示设备的图像分割模式读出存储模块，从而解决信号源和显示设备之间的图像分割模式匹配问题。
在实现超高清图像显示控制时，所述存储模块12采用DDR（Double DataRate Synchronous Dynamic Random Access Memory，双倍速率同步动态随机存储器）。
DDR的优势在于:
（1）速度快：超高清图像处理需要高带宽，而本发明具体实施例中DDR的处理速率为1200M/S（兆/秒））；
（2）容量大：对于一副超高清画像需要的字节数为32M（兆），本发明具体实施例缓存三帧超高清画像，并预留3D（3维）模式，缓存6帧超高清图像，DDR采用BURST（突发）访问模式存储地址不连续利用率为60%，需要容量大小为320M字节；
（3）DDR可以随机访问(因需要分割模式转换读出地址必须随机)。
由于超高清图像的数据量大，所以基于DDR具有以上所述的处理速度快、容量大并且可以随机访问的优点，在超高清图像显示控制时采用DDR作为以第一分割模式写入图像信号并以第二分割模式读出图像信号的存储模块。
优选的，所述输入缓冲模块为输入FIFO（First Input First Output，先进先出缓冲器），所述输出缓冲模块为输出FIFO。
优选的，所述输入缓冲模块、所述写入控制模块、所述读出控制模块和所述输出缓冲模块集成于FPGA（Field－Programmable Gate Array，现场可编程门阵列）芯片上。
如图2所示，本发明还提供了一种图像显示控制方法，包括：
步骤21：输入缓冲模块对来自信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从信号源的时钟域转至存储模块的时钟域；
步骤22：写入控制模块按照所述第一分割模式将该图像信号写入所述存储模块；
步骤23：读入控制模块按照第二分割模式将该图像信号读出所述存储模块；
步骤24：输出缓冲模块对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块的时钟域转至显示设备的时钟域，并将该第二分割模式的图像信号传送至显示设备。
本发明实施例所述的图像显示控制方法通过写出控制模块控制图像信号按照信号源的图像分割模式写入所述存储模块，在所述存储模块内部虚拟成一幅完整的图像，读出控制模块控制图像信号按照显示设备的图像分割模式读出所述存储模块，从而解决信号源和显示设备之间的图像分割模式匹配问题。
如图3所示，本发明实施例所述的图像显示系统，包括信号源31、输入缓冲模块32、存储模块33、写入控制模块34、读出控制模块35、输出缓冲模块36和显示设备37，其中：
信号源31；
输入缓冲模块32，用于对来自信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从信号源的时钟域转至所述存储模块33的时钟域；
写入控制模块34，用于按照所述第一分割模式将该图像信号写入所述存储模块33；
存储模块33，用于存储该第一分割模式的图像信号；
读出控制模块35，用于按照第二分割模式将该图像信号读出所述存储模块33；
输出缓冲模块36，用于对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块33的时钟域转至显示设备的时钟域；
显示设备37，用于接收并显示来自该输出缓冲模块36的第二分割模式的图像信号。
本发明实施例所述的图像显示系统通过写入控制模块控制图像信号按照信号源的图像分割模式写入存储模块，在所述存储模块内部虚拟成一幅完整的图像，读出控制模块控制图像信号按照显示设备的图像分割模式读出存储模块，从而解决信号源和显示设备之间的图像分割模式匹配问题。
本发明实施例所述的图像显示系统在实现超高清图像显示时，所述存储模块33采用DDR（Double Data Rate Synchronous Dynamic Random AccessMemory，双倍速率同步动态随机存储器）。
由于超高清图像的数据量大，所以基于DDR具有以上所述的处理速度快、容量大并且可以随机访问的优点，在超高清图像显示控制时采用DDR作为以第一分割模式写入图像信号并以第二分割模式读出图像信号的存储模块。
具体的，如图4所示，所述输入缓冲模块为输入FIFO（First Input FirstOutput，先进先出缓冲器）321，所述输出缓冲模块为输出FIFO361。
具体的，如图4所示，所述输入FIFO321、所述写入R控制模块34、所述读出控制模块35和所述输出FIFO361集成于FPGA（现场可编程门阵列）芯片30上。
具体的，如图4所示，本发明实施例所述的图像系统，还包括：
锁相回路38，连接于所述信号源31和所述显示设备37之间，用于使得所述信号源31的时钟信号和所述显示设备37的时钟信号同源，确保不会出现丢帧和重复帧的情况。
在如图4所示的图像系统中，所述信号源31的第一图像分割模式为四字形分割模式，所述显示设备37的第二图像分割模式为田字形分割模式。如图4A、图4B和图4C所示，目前信号源和显示设备的图像分割模式可以有田字形图像分割模式；如图4B所示，目前信号源和显示设备的图像分割模式可以有井字形图像分割模式；如图4C所示，目前信号源和显示设备的图像分割模式可以有四字形图像分割模式。分割模式是信号源和显示设备特有的属性，本发明兼容了信号源和显示设备的信号匹配，保证输入输出画像的正确性。
本发明所述的图像显示控制装置、方法和图像显示系统可以完成任意图像分割模式之间的转换。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种图像显示控制装置，其特征在于，包括输入缓冲模块、存储模块、写入控制模块和读出控制模块，其中，
所述输入缓冲模块，用于对来自图像信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从所述信号源的时钟域转至所述存储模块的时钟域；
写入控制模块，用于按照所述第一分割模式将该图像信号写入所述存储模块；
所述存储模块，用于存储该第一分割模式的图像信号；
读出控制模块，用于按照第二分割模式将该图像信号读出所述存储模块；
输出缓冲模块，用于对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块的时钟域转至显示设备的时钟域，并将该第二分割模式的图像信号传送至所述显示设备。
2.如权利要求1所述的图像显示控制装置，其特征在于，所述存储模块为双倍速率同步动态随机存储器DDR。
3.如权利要求1所述的图像显示控制装置，其特征在于，所述输入缓冲模块为输入先进先出缓冲器FIFO，所述输出缓冲模块为输出FIFO。
4.如权利要求1至3中任一权利要求所述的图像显示控制装置，其特征在于，所述输入缓冲模块、所述写入控制模块、所述读出控制模块和所述输出缓冲模块集成于现场可编程门阵列芯片上。
5.一种图像显示控制方法，其特征在于，包括：
输入缓冲模块对来自图像信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从所述图像信号源的时钟域转至存储模块的时钟域；
写入控制模块按照所述第一分割模式将该图像信号写入所述存储模块；
读出控制模块按照第二分割模式将该图像信号读出所述存储模块；
输出缓冲模块对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块的时钟域转至显示设备的时钟域，并将该第二分割模式的图像信号传送至显示设备。
6.一种图像显示系统，其特征在于，包括图像信号源、输入缓冲模块、存储模块、写入控制模块、读出控制模块和显示设备，其中，
所述输入缓冲模块，用于对来自所述图像信号源的第一分割模式的图像信号进行缓冲，并控制时钟域从所述图像信号源的时钟域转至所述存储模块的时钟域；
所述写入控制模块，用于按照所述第一分割模式将该图像信号写入所述存储模块；
所述存储模块，用于存储该第一分割模式的图像信号；
所述读出控制模块，用于按照第二分割模式将该图像信号读出所述存储模块；
所述输出缓冲模块，用于对来自所述读出控制模块的第二分割模式的图像信号进行缓冲，并控制时钟域从所述存储模块的时钟域转至所述显示设备的时钟域；
所述显示设备，用于接收并显示来自该输出缓冲模块的第二分割模式的图像信号。
7.如权利要求6所述的图像显示系统，其特征在于，所述存储模块为双倍速率同步动态随机存储器DDR。
8.如权利要求6所述的图像显示系统，其特征在于，所述输入缓冲模块和所述输出缓冲模块都为先进先出缓冲器。
9.如权利要求6所述的图像显示系统，其特征在于，还包括：
锁相回路，连接于所述图像信号源和所述显示设备之间，用于使得所述图像信号源的时钟信号和所述显示设备的时钟信号同源。
10.如权利要求6至9中任一权利要求所述的图像显示系统，其特征在于，所述输入缓冲模块、所述写入控制模块、所述读出控制模块和所述输出缓冲模块集成于现场可编程门阵列芯片上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310461386.1A CN103500564B (zh) | 2013-09-30 | 2013-09-30 | 图像显示控制装置、方法和图像显示系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310461386.1A CN103500564B (zh) | 2013-09-30 | 2013-09-30 | 图像显示控制装置、方法和图像显示系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103500564A true CN103500564A (zh) | 2014-01-08 |
| CN103500564B CN103500564B (zh) | 2015-12-09 |
Family
ID=49865768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310461386.1A Active CN103500564B (zh) | 2013-09-30 | 2013-09-30 | 图像显示控制装置、方法和图像显示系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103500564B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107105185A (zh) * | 2017-04-18 | 2017-08-29 | 深圳创维－Rgb电子有限公司 | 视频信号的传输方法及装置 |
| WO2021143612A1 (zh) * | 2020-01-16 | 2021-07-22 | 京东方科技集团股份有限公司 | 视频信号的传输方法、装置及显示设备 |
-
2013
- 2013-09-30 CN CN201310461386.1A patent/CN103500564B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107105185A (zh) * | 2017-04-18 | 2017-08-29 | 深圳创维－Rgb电子有限公司 | 视频信号的传输方法及装置 |
| WO2021143612A1 (zh) * | 2020-01-16 | 2021-07-22 | 京东方科技集团股份有限公司 | 视频信号的传输方法、装置及显示设备 |
| US11758097B2 (en) | 2020-01-16 | 2023-09-12 | Boe Technology Group Co., Ltd. | Method and apparatus for transmitting video signals, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103500564B (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110569204B (zh) | 基于fpga和ddr3 sdram的可配置图像数据缓存系统 | |
| CN108958800B (zh) | 一种基于fpga硬件加速的ddr管理控制系统 | |
| CN104125424A (zh) | 一种基于fpga的高速、可变帧视频显存设计方法 | |
| CN102566958B (zh) | 一种基于sgdma的图像分割处理装置 | |
| CN103686314A (zh) | 采用高清视频通道传输多路标清视频的解复用装置及方法 | |
| CN102314400B (zh) | 一种分散聚合式dma方法及装置 | |
| WO2016201793A1 (zh) | 一种数据处理方法及装置 | |
| CN206272746U (zh) | 一种基于fpga的数字视频显示接口模块 | |
| CN105577985B (zh) | 一种数字图像处理系统 | |
| CN103500564A (zh) | 图像显示控制装置、方法和图像显示系统 | |
| US20170068502A1 (en) | Display apparatus and method for controlling the display apparatus thereof | |
| CN101833431B (zh) | 基于fpga实现的双向高速fifo存储器 | |
| CN101127847A (zh) | 一种在屏显示的合成方法及合成装置 | |
| CN209881907U (zh) | 一种基于fpga的图像采集设备 | |
| CN104320692A (zh) | 一种同时支持多窗口图像显示的芯片及显示方法 | |
| CN101499245B (zh) | 异步先入先出存储器、液晶显示控制器及其控制方法 | |
| CN102750244B (zh) | 分级缓冲的dma传送装置及传送方法 | |
| CN113794849B (zh) | 用于图像数据同步的装置、方法及图像采集系统 | |
| Gong et al. | Design of high-speed real-time sensor image processing based on FPGA and DDR3 | |
| CN114302087A (zh) | 一种mipi数据传输模式转换方法、装置及电子设备 | |
| US20090289947A1 (en) | System and method for processing data sent from a graphic engine | |
| CN106791550A (zh) | 一种低帧频lvds转高帧频dvi视频的装置和方法 | |
| US8631214B2 (en) | Memory control circuit, control method therefor, and image processing apparatus | |
| CN203813870U (zh) | 一种单通道缓存视频旋转装置 | |
| CN203733474U (zh) | 一种同步存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |