CN103490855A - 传输信息的方法和装置 - Google Patents
传输信息的方法和装置 Download PDFInfo
- Publication number
- CN103490855A CN103490855A CN201310406465.2A CN201310406465A CN103490855A CN 103490855 A CN103490855 A CN 103490855A CN 201310406465 A CN201310406465 A CN 201310406465A CN 103490855 A CN103490855 A CN 103490855A
- Authority
- CN
- China
- Prior art keywords
- fifo
- time delay
- integer
- delay memory
- integer time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供一种传输信息的方法和装置，方法包括：接收N个字符，其中N为大于或等于2的整数；将N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理，n为大于或等于2的整数，各n个FIFO的长度不同。根据发明传输信息的方法和装置，通过将多个字符同时输入到多个FIFO中进行卷积交织处理，即将多个端口所对应的整数时延内存合拼，使多个整数时延内存同时对多个字符进行卷积交织处理，这样，能够提高信息传输的速率。
Description
技术领域
本发明涉及卷织交织技术，尤其涉及一种传输信息的方法和装置。
背景技术
为了对付信道中的突发噪声的干扰，以及应对移动接收时信道中衰落，并配合信道编码，在传输信息时会经常用到卷积交织（ConvolutionalInterleaver）处理。
卷积交织本身的思路，就是卷织交织器通过把一组"I"个字符，在发送时间上打散，如果噪声是脉冲的话，通过向前纠正码，可以增加成功纠正的机会。发送时间的时延具体为从字符进入局端交织器到交织器输出的时间，公式的定义为：发送时间的时延=n×(D-1)，而n从0到I-1取值，D为交织深度，D和I互质。
如图1所示，卷积交织处理所采用的时延组件都是组在一片内存之中，整数时延组件即图1所示出的所有FIFO（First Input First Output，先入先出队列），队列标识为L1-L6。FIFO采用一组I个“写地址”指针，在每次对卷积交织器输入一组I个字符时，就会对每个写指针加1。如果某一个写指针加1之后相等于其所对应的FIFO的长度，写指针就会被重设到0。发送时间的时延Δ=n×(D-1)，时延组件会被分成两部分，分别是整数时延和分数时延。整数时延的公式为而分数时延的公式为(n(D-1))%1(%表示取模)，其中符号代表向下取整，由此可见，
整数时延会以FIFO方式实现，而分数时延是用分数时延公式计算的值作为写地址，写进一整片内存，在集全I个字符之后，以自然顺序输出。
其中，设定
D_mod_I＝(D-1)%1，对于迭代算法，上述整数时延integer_delay’和分数时延fractional_delay’可以分别采用如下迭代公式进行表示：
当(n(D-1))％I+(D-1)%I=fractional_delay+D_mod_I＜I时，则integer_delay′＝integer_delay+D_div_I，fractional_delay′＝fractiona_delay+D_mod_I-I，否则integer_delay′＝integer_delay+D_dic_I+1fractional_delay′＝fractiona_delay+D_mod_I。其中，表示integer_delay表示integer_delay’前一个整数时延，fractional_delay表示fractional_delay’前一个分数时延。即，迭代算法的下一个时延值需要根据上一个时延值算出来。在采用卷积交织的信息传输方法中，传输信息的速率会受到核心时钟频率的限制。具体地，传输信息的最大速率为（核心时钟频率×8bits/总读写操作次数）Mbps，其中该总读写操作次数为上/下行读写操作的总次数。但是由于成本关系，核心时钟频率不可能太高，这样就造成信息传输的速率受到限制，不能满足用户的需求。
发明内容
本发明提供一种传输信息的方法和装置，以解决现有技术中信息传输的速率受到限制的问题。
本发明第一方面提供一种传输信息的方法，包括：
接收N个字符，其中N为大于或等于2的整数；
将N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理，n为大于或等于2的整数，各所述n个FIFO的长度不同。
在第一种可能的实现方式中，根据第一方面，在所述接收N个字符之前，还包括：
获取为所述卷积交织器分配的M个FIFO，其中M为大于或等于2的整数且M大于或等于n；
按照所述FIFO的长度为各所述FIFO分配队列标识；
根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中。
在第二种可能的实现方式中，根据第一种可能的实现方式中，所述根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，包括：
按照所述队列标识的顺序，将M个FIFO依次分配到n个整数时延内存中。
在第三种可能的实现方式中，根据第一种可能的实现方式中，还包括：
为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，，其中，j为整数且j小于或等于n；
所述按照所述FIFO的长度为各所述FIFO分配队列标识包括：
按照各所述FIFO由短到长的顺序依次分配队列标识为1、2、i…M，其中，i为正整数且i小于或等于M；
当M是n的倍数时，所述根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，包括：
当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为Memory（(n-1)-(（i-1）%n)）的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为Memory（i-1）%n的整数时延内存中。
在第四种可能的实现方式中，根据第一种可能的实现方式中，还包括：
为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n；
所述按照所述FIFO的长度为各所述FIFO分配队列标识包括：
按照各所述FIFO由短到长的顺序依次分配队列标识为L1、L2、Li…LM，其中，i为正整数且i小于或等于M；
当M不是n的倍数时，所述根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，包括：
选出队列标识小于或等于M-（M%n）的FIFO，当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为(n-1)-(（i-1）%n)的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为（i-1）%n的整数时延内存中；
将剩余的（M%n）个FIFO按照队列标识的顺序依次分配到0、1…（M%n）个整数时延内存中，其中，该剩余的（M%n）个FIFO所占用的整数时延内存部分是由多个时延内存块组成。
在第五种可能的实现方式中，根据第一方面或第一种可能的实现方式至第四种可能的实现方式中，还包括：
将经过整数时延内存处理的各字符依次输入到多口的分数时延内存中。
本发明第二方面提供一种传输信息的装置，包括：
接收单元，用于接收N个字符，其中N为大于或等于2的整数；
第一输入单元，用于将N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理，n为大于或等于2的整数，各所述n个FIFO的长度不同。
在第一种可能的实现方式中，根据第二方面，还包括：
获取单元，用于获取为所述卷积交织器分配的M个FIFO，其中M为大于或等于2的整数且M大于或等于n；
第一分配单元，用于按照所述FIFO的长度为各所述FIFO分配队列标识；
第二分配单元，用于根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中。
在第二种可能的实现方式中，根据第一种可能的实现方式，所述第二分配单元具体用于：
按照所述队列标识的顺序，将M个FIFO依次分配到n个整数时延内存中。
在第三种可能的实现方式中，根据第一种可能的实现方式，还包括：
第三分配单元，用于为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n；
所述第一分配单元具体用于：
按照各所述FIFO由短到长的顺序依次分配队列标识为1、2、i…M，其中，i为正整数且i小于或等于M；
当M是n的倍数时，所述第二分配单元具体用于：
当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为Memory（(n-1)-(（i-1）%n)）的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为Memory（i-1）%n的整数时延内存中。
在第四种可能的实现方式中，根据第一种可能的实现方式，还包括：
第四分配单元，用于为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n；
所述第一分配单元具体用于：
按照各所述FIFO由短到长的顺序依次分配队列标识为L1、L2、Li…LM，其中，i为正整数且i小于或等于M。
当M不是n的倍数时，所述第二分配单元具体用于：
选出队列标识小于或等于M-（M%n）的FIFO，当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为(n-1)-(（i-1）%n)的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为（i-1）%n的整数时延内存中；
将剩余的（M%n）个FIFO按照队列标识的顺序依次分配到0、1…（M%n）个整数时延内存中，其中，该剩余的（M%n）个FIFO所占用的整数时延内存部分是由多个时延内存块组成。
在第五种可能的实现方式中，根据第一方面或第一种可能的实现方式至第四种可能的实现方式，还包括：
第二输入单元，用于将经过整数时延内存处理的各字符依次输入到多口的分数时延内存中。
由上述技术方案可知，本发明提供的传输信息的方法和装置，通过将多个字符同时输入到多个FIFO中进行卷积交织处理，即将多个端口所对应的整数时延内存合拼，使多个整数时延内存同时对多个字符进行卷积交织处理，这样，能够提高信息传输的速率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中整数时延内存的示意图；
图2为根据本发明一实施例的传输信息的方法的流程示意图；
图3A为根据本发明另一实施例的传输信息的方法的流程示意图；
图3B为根据本发明再一实施例的分配FIFO的示意图；
图3C为根据本发明又一实施例的分配FIFO的示意图；
图4A为根据本发明另一实施例的分配FIFO的示意图；
图4B为根据本发明再一实施例的分配FIFO的示意图；
图5为根据本发明又一实施例的分配FIFO的示意图；
图6为根据本发明另一实施例的时延块构成的整数时延内存的示意图；
图7为本发明一实施例的传输信息的装置的结构示意图；
图8为本发明另一实施例的传输信息的装置的结构示意图；
图9为本发明再一实施例的传输信息的装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种传输信息的方法，该传输信息的方法适用于对输入的字符进行卷织交积处理的数字用户线路。本实施例的传输信息的方法的执行主体为传输信息的装置。该传输信息的装置可以集成于卷积交织器中，该卷积交织器中包括至少2个整数时延内存。
如图2所示，为根据本实施例的传输信息的方法的流程示意图。
步骤201，接收N个字符，其中N为大于或等于2的整数。
步骤202，将N个字符中的n个相邻字符同时输入到n个FIFO中进行卷交织处理，n为大于或等于2的整数，各所述n个FIFO的长度不同。
本实施例的FIFO的长度可以指该FIFO占用整数时延内存的长度。具体地，该n个FIFO可以分布在n个不同的整数时延内存中，即该n个相邻字符中的每个字符分别输入到n个整数时延内存的第一个FIFO中进行卷积交织处理，每个整数时延内存的第一个FIFO的长度各不相同。
更为具体地，该n可以为次方数。
这样传输信息的最大速率为（核心时钟频率×2/整数时延内存的片数）Mbps。
可选地，本实施例的整数时延内存可以是由多个时延内存块组成，这样可以为每个FIFO在分配整数时延内存时，尽可能地减少内存的浪费。
根据本实施例传输信息的方法，通过将多个字符同时输入到多个FIFO中进行卷积交织处理，即将多个端口所对应的整数时延内存合拼，使多个整数时延内存同时对多个字符进行卷积交织处理，这样，能够提高信息传输的速率。
相应地，本实施例中的卷积交织器的分数时延内存可以为多口内存，即本实施例的传输信息的方法还包括：
将经过卷积交织处理的各字符依次输入到多口分数时延内存中。
其中，多口内存指的是允许同一时间做多次读/写操作的内存，即可以同时读不通地址的内存。本实施例的分数时延内存采用多口内存，可以尽可能在分数时延内存中进行卷积交织处理时，也能够保证处理速度。在集全N个字符之后，从分数时延内存以自然顺序输出。
实施例二
本实施例基于实施例一提供一种传输信息的方法。
如图3A所示，为根据本实施例的传输信息的方法的流程示意图。
步骤301，获取为卷积交织器分配的M个FIFO，其中M为大于或等于2的整数且M大于或等于n，并按照FIFO的长度为各FIFO分配队列标识。
卷积交织方法中所用到的每个FIFO的长度均不相同，按照各FIFO的长度为各FIFO分配队列标识，例如，为长度最短的FIFO分配队列标识L1，为长度次短的FIFO分配队列标识L2，以此类推，为长度最长的FIFO分配队列标识LM。
步骤302，根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中。
对于迭代算法，如果当有多片整数时延内存，第一个整数时延的值和下一个整数时延的值是同时计算出来的，这就会出现其它整数时延内存需要等待前面计算出的结果才能计算出所需要的下一个整数时延的值的情况，这会使得某些整数时延内存需要进行等待。本实施例对现有的整数时延和分数时延的计算公式进行改写:
由于模的公式的特性NX%Y=((X%Y)+(X%Y)+....+(X%Y))%Y。如果预先计算出
不口D_nod_I2＝(2(D-l))%I，
这样，整数时延可以为：integer_delay″＝integer_delay+D_div_I2；
相应的分数时延可以为：fractional_delay″＝fractiona_delay+D_mod_I2；
或者整数时延为：integer_delay″＝integer_delay+D_div_I2+1；
分数时延为：fractional_delay″＝fractiona_delay+D_mod_I2-1。
其中，integer_delay”为integer_delay的下下一个整数时延，fractional_delay”为fractional delay的下下一个分数时延，这样，整数时延或分数时延可以不用等待前一个整数时延或分数时延的结果而直接得到。
当M为n的倍数时，即M是n的倍数即表示M是除以n得到的商为整数。该步骤主要采用以下两种方式：
方式A：按照所述队列标识的顺序，将M个FIFO依次分配到n个整数时延内存中。
具体地，当队列标识依次为L1、L2、Li…、LM且当整数时延内存的标识为Memory0、Memory1、Memoryj…Memoryn时，其中，i为正整数且i小于或等于M，j为整数且j小于或等于n。如图3B所示，可以将队列标识L1，…，Ln的FIFO依次分配到Memory1、Memory2、Memory3…Memoryn，作为各整数时延内存的第1个FIFO，如图3C所示，接着将队列标识为Ln+1、Ln+2…L2n将依次分配到各整数时延内存中作为各整数时延中的第2个FIFO，以此类推。
方式B：
当队列标识依次为L1、L2、Li…、LM且当整数时延内存的标识为Memory0、Memory1、Memoryj…Memoryn时，其中，i为正整数且i小于或等于M，j为整数且j小于或等于n。当M是n的倍数时，所述根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，包括：
当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为Memory（n-（i-1）%n）的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为Memory（i-1）%n的整数时延内存中。
例如，当n为2且M=4时，整数时延内存标识为Memory0和Memory1，则对于队列标识为L1的FIFO，由于(1-1)%(2*2)=0<2，所以该队列标识为L1的FIFO被分配到整数时延内存标识为Memory0的整数时延内存中；
对于队列标识为L2的FIFO，由于(2-1)%(2*2)=1<2，此时，(2-1)%2则该队列标识L2的FIFO被分配到整数时延内存标识为Memory(2-1)%2的整数时延内存中，即Memory1中；
对于队列标识为L3的FIFO，由于(3-1)%(2*2)=2≥2，则该队列标识L3的FIFO被分配到整数时延内存标识为Memory(2-1)-((3-1)%2)的整数时延内存中，即Memory1中；
对于队列标识为L4的FIFO，由于(4-1)%(2*2)=3≥2，则该队列标识L4的FIFO被分配到整数时延内存标识为(2-1)-((4-1)%2)的整数时延内存中，即Memory0中；
这样，每n个FIFO就反转一次，即队列标识为L1的FIFO被分配到整数时延内存标识为Memory0的整数时延内存中，队列标识为L2的FIFO被分配到整数时延内存标识为Memory1的整数时延内存中，队列标识为L3的FIFO被分配到整数时延内存标识为Memory1的整数时延内存中，队列标识为L4的FIFO被分配到整数时延内存标识为Memory0的整数时延内存中.
再以n=4为例进行具体举例说明：
L1:(1-1)%(2*4)=0<4，分配到(1-1)%4=Memory0
L2:(2-1)%(2*4)=1<4，分配到(2-1)%4=Memory1
L3:(3-1)%(2*4)=2<4，分配到(3-1)%4=Memory2
L4:(4-1)%(2*4)=3<4，分配到(4-1)%4=Memory3
L5:(5-1)%(2*4)=4≥4，分配到(4-1)-((5-1)%4)=Memory3
L6:(6-1)%(2*4)=5≥4，分配到(4-1)-((6-1)%4)=Memory2
L7:(7-1)%(2*4)=6≥4，分配到(4-1)-((7-1)%4)=Memory1
L8:(8-1)%(2*4)=7≥4，分配到(4-1)-((8-1)%4)=Memory0
从以上可以看出，每经过4个FIFO，放入整数时延内存的顺序发生一次反转。
当M不是n的倍数时，也可以采用上述方式A和方式B对队列标识小于或等于M-（M%n）的FIFO进行处理，对于剩余的（M%n）个FIFO按照队列标识的顺序依次分配到0、1…（M%n）个整数时延内存中，其中，该剩余的（M%n）个FIFO所占用的整数时延内存部分是由多个时延内存块组成。具体举例来说，当M为5，n为2时，采用方式A将FIFO分配到各整数时延内存中，对于长度最长的FIFO，可以对该FIFO分配多个时延块，时延块是可以256bytes，当该长度最长的FIFO为4096bytes时，可以为该FIFO分配16个时延块，即尽量为FIFO分配符合其长度的内存，节省内存空间，减少内存的浪费。
步骤303，将N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理。
本实施例的传输信息的方法，通过将n个相邻的字符依次输入n个FIFO中进行卷积交织处理，这样可以在不改变核心时钟频率的情况下，提高信息传输的速度。
当I个字符分别按照整数时延的顺序经过各FIFO之后，输入分数时延内存中，直至集齐I个字符，再从分数时延内存中读出。需要指出的是，对于输入队列标识为Li的FIFO的字符，其将被写到分数时延内存的第(i×(D-1))%I(即fractional_delay)个字符，其中，D为交织深度，D和I互质。
实施例三
本实施例基于上述实施例，对传输信息的方法做具体举例说明。
对于以方式A形成的卷积交织器具体举例如下：
如图4A所示，以FIFO的队列个数为6个、整数时延内存为2片、分数时延内存为1片为例进行举例说明。
按照FIFO的长度由小达到的顺序为FIFO分配队列序号，分别为L1，L2，L3…，L6，其中队列序号为L1的FIFO的长度最小，队列序号为L6的FIFO的长度最大。将FIFO依次分配到整数时延内存401和整数时延内存402中。具体地，将队列标识为L1的FIFO分配到整数时延内存401中，将队列标识为L2的FIFO分配到整数时延内存402中，将队列标识为L3的FIFO分配到整数时延内存401中，将队列标识为L4的FIFO分配到整数时延内存402中，以此类推，直至队列标识为L6的FIFO分配到整数时延内存402中。
接下来，N个字符依次输入到整数时延内存401和整数时延内存402中，即第1个字符进入队列标识为L1的FIFO，第2个字符进入队列标识为L2的FIFO，第3个字符进入队列标识为L3的FIFO，以此类推。
当I个字符分别按照整数时延的顺序经过各FIFO之后，输入分数时延内存403中，直至集齐I个字符，再从分数时延内存403中读出。
能够想象到的是，如图4B所示，对于以方式A形成的卷积交织器，当整数时延内存为3片时，FIFO按照如图4B的方式分配到整数时延内存411、整数时延内存412和整数时延内存413中。当I个字符分别按照整数时延的顺序经过各FIFO之后，输入分数时延内存414中，直至集齐I个字符，再从分数时延内存414中读出。
对于以方式B形成的卷积交织器具体举例如下：
如图5所示，以FIFO的队列个数为6个、整数时延内存为2片、分数时延内存为1片为例进行举例说明。
按照FIFO的长度由小达到的顺序为FIFO分配队列序号，分别为L1，L2，L3…，L6，其中队列序号为L1的FIFO的长度最小，队列序号为L6的FIFO的长度最大。将FIFO依次分配到整数时延内存501和整数时延内存502中。
具体地，将队列标识为L1的FIFO分配到整数时延内存501中，将队列标识为L2和L3的FIFO分配到整数时延内存502中，将队列标识为L4和L5的FIFO分配到整数时延内存501中，将队列标识为L6的FIFO分配到整数时延内存502中。
这样，在将N个字符按照队列序号输入各FIFO时，会出现每隔两个字符，字符的输出顺序出现反转的问题，即经过卷积交织处理的第1个字符和第2个字符的从整数时延内存中读出顺序是正确的，但是第3个和第4个字符的读出顺序是相反的，第5个和第6个字符的读出顺序又是正确的，到了第7个字符和第8个字符的读出顺序又是相反的，以此类推。因此，每隔两个字符，需要将整数时延内存和分数时延内存反转使用。需要指出的是，这里将整数时延内存反转使用指的是，将1个字符和第2个字符分别按顺序同时输入第一个整数时延内存和第二个整数时延内存，而将第3个字符和第4个字符分别输入按顺序同时输入第二个整数时延内存和第一个整数时延内存中，以此类推。
当I个字符分别按照整数时延的顺序经过各FIFO之后，输入分数时延内存503中，直至集齐I个字符，再从分数时延内存503中读出。
对于以方式C形成的卷积交织器具体举例如下：
如图6所示，整数时延内存可以由至少一个时延块组成。每个时延块的长度可以根据实际需要进行设定，这样，可以根据FIFO的长度为其分配尽量贴近各自需占用内存的FIFO。图6中的整数时延内存601由4个时延块602组成。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
实施例四
本实施例提供一种传输信息的装置，用于执行实施例一的传输信息的方法。该传输信息的装置可以集成在卷积交织器中。
如图7所示，为根据本实施例的传输信息的装置的结构示意图。该传输信息的装置包括接收单元701和第一输入单元702。
其中，接收单元701用于接收N个字符，其中N为大于或等于2的整数；第一输入单元702用于将接收单元701接收到的N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理，n为大于或等于2的整数，各所述n个FIFO的长度不同。
该传输信息的装置的具体操作方法与实施例一相同，在此不再赘述。
根据本实施例的传输信息的装置，通过将多个字符同时输入到多个FIFO中进行卷积交织处理，即将多个端口所对应的整数时延内存合拼，使多个整数时延内存同时对多个字符进行卷积交织处理，这样，能够提高信息传输的速率。
可选地，本实施例的传输信息的装置还包括第二输入单元（图中未示出），该第二输入单元用于将经过整数时延内存处理的各字符依次输入到多口的分数时延内存中。
实施例五
本实施例基于实施例一提供一种传输信息的装置。
如图8所示，本实施例的传输信息的装置还包括获取单元801、第一分配单元802和第二分配单元803。
其中，获取单元801用于获取为所述卷积交织器分配的M个FIFO，其中M为大于或等于2的整数且M大于或等于n；第一分配单元802用于按照获取单元801获取的所述FIFO的长度为各所述FIFO分配队列标识；第二分配单元803用于根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中。
可选地，第二分配单元803具体用于按照所述队列标识的顺序，将M个FIFO依次分配到n个整数时延内存中。
可选地，本实施例的传输信息的装置可以包括第三分配单元（图中未示出），该第三分配单元用于为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n。这样，第一分配单元802具体用于：
按照各所述FIFO由短到长的顺序依次分配队列标识为1、2、i…M，其中，i为正整数且i小于或等于M；
当M是n的倍数时，所述第二分配单元具体用于：
当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为Memory（(n-1)-(（i-1）%n)）的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为Memory（i-1）%n的整数时延内存中。
可选地，本实施例的传输信息的装置可以包括第四分配单元（图中未示出），该第四分配单元于为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n。这样，所述第一分配单元802具体用于：
按照各所述FIFO由短到长的顺序依次分配队列标识为L1、L2、Li…LM，其中，i为正整数且i小于或等于M。
当M不是n的倍数时，所述第二分配单元803具体用于：
选出队列标识小于或等于M-（M%n）的FIFO，当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为(n-1)-(（i-1）%n)的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为（i-1）%n的整数时延内存中；
将剩余的（M%n）个FIFO按照队列标识的顺序依次分配到0、1…（M%n）个整数时延内存中，其中，该剩余的（M%n）个FIFO所占用的整数时延内存部分是由多个时延内存块组成。
本实施例的传输信息的装置的操作方法与实施例二一致，在此不再赘述。
本实施例的传输信息的装置，通过将n个相邻的字符依次输入n个FIFO中进行卷积交织处理，这样可以在不改变核心时钟频率的情况下，提高信息传输的速度。
实施例六
本实施例提供另一种传输信息的装置，用于执行上述传输信息的方法。
如图9所示，为根据本实施例的传输信息的装置的结构示意图。该传输信息的装置900包括至少一个处理器901、通信总线902、存储器903以及至少一个通信接口904。
其中，通信总线902用于实现上述组件之间的连接并通信，通信接口904用于与网络设备连接并通信。该总线可以是ISA（Industry StandardArchitecture，工业标准体系结构）总线、PCI（Peripheral Component，外部设备互连）总线或EISA（Extended Industry Standard Architecture，扩展工业标准体系结构）总线等。总线可以是一条或多条物理线路，当是多条物理线路时可以分为地址总线、数据总线、控制总线等。
其中，存储器903用于存储可执行程序代码，其中，处理器901通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于：
接收N个字符，其中N为大于或等于2的整数；
将N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理，n为大于或等于2的整数，各所述n个FIFO的长度不同。
可选地，处理器901在通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于接收N个字符之前，处理器901还通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于：
获取为所述卷积交织器分配的M个FIFO，其中M为大于或等于2的整数且M大于或等于n；
按照所述FIFO的长度为各所述FIFO分配队列标识；
根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中。
可选地，处理器901在通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，具体可以是：
按照所述队列标识的顺序，将M个FIFO依次分配到n个整数时延内存中。
可选地，处理器901还通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于：
为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，，其中，j为整数且j小于或等于n；
这样，处理器901还通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于按照所述FIFO的长度为各所述FIFO分配队列标识，具体可以是：
按照各所述FIFO由短到长的顺序依次分配队列标识为1、2、i…M，其中，i为正整数且i小于或等于M；
当M是n的倍数时，处理器901还通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，具体可以是：
当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为Memory（(n-1)-(（i-1）%n)）的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为Memory（i-1）%n的整数时延内存中。
可选地，处理器901还通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于：
为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n；
这样，处理器901通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于按照所述FIFO的长度为各所述FIFO分配队列标识，具体可以是：
按照各所述FIFO由短到长的顺序依次分配队列标识为L1、L2、Li…LM，其中，i为正整数且i小于或等于M；
当M不是n的倍数时，处理器901通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，具体可以是：
选出队列标识小于或等于M-（M%n）的FIFO，当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为(n-1)-(（i-1）%n)的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为（i-1）%n的整数时延内存中；
将剩余的（M%n）个FIFO按照队列标识的顺序依次分配到0、1…（M%n）个整数时延内存中，其中，该剩余的（M%n）个FIFO所占用的整数时延内存部分是由多个时延内存块组成。
可选地，处理器901还通过读取存储器903中存储的可执行程序代码来运行与可执行程序代码对应的程序，以用于：
将经过整数时延内存处理的各字符依次输入到多口的分数时延内存中。
根据本实施例的处理信息的装置900，通过将多个字符同时输入到多个FIFO中进行卷积交织处理，即将多个端口所对应的整数时延内存合拼，使多个整数时延内存同时对多个字符进行卷积交织处理，这样，能够提高信息传输的速率。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种传输信息的方法，其特征在于，包括：
接收N个字符，其中N为大于或等于2的整数；
将N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理，n为大于或等于2的整数，各所述n个FIFO的长度不同。
2.根据权利要求1所述的传输信息的方法，其特征在于，在所述接收N个字符之前，还包括：
获取为所述卷积交织器分配的M个FIFO，其中M为大于或等于2的整数且M大于或等于n；
按照所述FIFO的长度为各所述FIFO分配队列标识；
根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中。
3.根据权利要求2所述的传输信息的方法，其特征在于，所述根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，包括：
按照所述队列标识的顺序，将M个FIFO依次分配到n个整数时延内存中。
4.根据权利要求2所述的传输信息的方法，其特征在于，还包括：
为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，，其中，j为整数且j小于或等于n；
所述按照所述FIFO的长度为各所述FIFO分配队列标识包括：
按照各所述FIFO由短到长的顺序依次分配队列标识为1、2、i…M，其中，i为正整数且i小于或等于M；
当M是n的倍数时，所述根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，包括：
当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为Memory（(n-1)-(（i-1）%n)）的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为Memory（i-1）%n的整数时延内存中。
5.根据权利要求2所述的传输信息的方法，其特征在于，还包括：
为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n；
所述按照所述FIFO的长度为各所述FIFO分配队列标识包括：
按照各所述FIFO由短到长的顺序依次分配队列标识为L1、L2、Li…LM，其中，i为正整数且i小于或等于M；
当M不是n的倍数时，所述根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中，包括：
选出队列标识小于或等于M-（M%n）的FIFO，当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为(n-1)-(（i-1）%n)的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为（i-1）%n的整数时延内存中；
将剩余的（M%n）个FIFO按照队列标识的顺序依次分配到0、1…（M%n）个整数时延内存中，其中，该剩余的（M%n）个FIFO所占用的整数时延内存部分是由多个时延内存块组成。
6.根据权利要求1～5中所述的传输信息的方法，其特征在于，还包括：
将经过整数时延内存处理的各字符依次输入到多口的分数时延内存中。
7.一种传输信息的装置，其特征在于，包括：
接收单元，用于接收N个字符，其中N为大于或等于2的整数；
第一输入单元，用于将N个字符中的n个相邻字符同时输入到n个先进先出队列FIFO中进行卷积交织处理，n为大于或等于2的整数，各所述n个FIFO的长度不同。
8.根据权利要求7所述的传输信息的装置，其特征在于，还包括：
获取单元，用于获取为所述卷积交织器分配的M个FIFO，其中M为大于或等于2的整数且M大于或等于n；
第一分配单元，用于按照所述FIFO的长度为各所述FIFO分配队列标识；
第二分配单元，用于根据预设规则和所述队列标识，将所述M个FIFO分配到n个整数时延内存中。
9.根据权利要求8所述的传输信息的装置，其特征在于，所述第二分配单元具体用于：
按照所述队列标识的顺序，将M个FIFO依次分配到n个整数时延内存中。
10.根据权利要求8所述的传输信息的装置，其特征在于，还包括：
第三分配单元，用于为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n；
所述第一分配单元具体用于：
按照各所述FIFO由短到长的顺序依次分配队列标识为1、2、i…M，其中，i为正整数且i小于或等于M；
当M是n的倍数时，所述第二分配单元具体用于：
当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为Memory（(n-1)-(（i-1）%n)）的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为Memory（i-1）%n的整数时延内存中。
11.根据权利要求8所述的传输信息的装置，其特征在于，还包括：
第四分配单元，用于为n个整数时延内存依次分配整数时延内存标识为Memory0、Memory1、Memoryj…Memoryn，其中，j为整数且j小于或等于n；
所述第一分配单元具体用于：
按照各所述FIFO由短到长的顺序依次分配队列标识为L1、L2、Li…LM，其中，i为正整数且i小于或等于M。
当M不是n的倍数时，所述第二分配单元具体用于：
选出队列标识小于或等于M-（M%n）的FIFO，当（i-1）%（2×n）≥n时，则将队列标识为i的FIFO分配到整数时延内存标识为(n-1)-(（i-1）%n)的整数时延内存中，否则，将队列标识为i的FIFO分配到整数时延内存标识为（i-1）%n的整数时延内存中；
将剩余的（M%n）个FIFO按照队列标识的顺序依次分配到0、1…（M%n）个整数时延内存中，其中，该剩余的（M%n）个FIFO所占用的整数时延内存部分是由多个时延内存块组成。
12.根据权利要求7～11中任一项所述的传输信息的装置，其特征在于，还包括：
第二输入单元，用于将经过整数时延内存处理的各字符依次输入到多口的分数时延内存中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310406465.2A CN103490855B (zh) | 2013-09-09 | 2013-09-09 | 传输信息的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310406465.2A CN103490855B (zh) | 2013-09-09 | 2013-09-09 | 传输信息的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103490855A true CN103490855A (zh) | 2014-01-01 |
| CN103490855B CN103490855B (zh) | 2017-03-08 |
Family
ID=49830838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310406465.2A Active CN103490855B (zh) | 2013-09-09 | 2013-09-09 | 传输信息的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103490855B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104932832A (zh) * | 2014-03-20 | 2015-09-23 | 上海华虹集成电路有限责任公司 | Fifo电路 |
| WO2017201727A1 (zh) * | 2016-05-27 | 2017-11-30 | 华为技术有限公司 | 一种异步fifo电路及时延确定方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0856949A1 (en) * | 1997-01-31 | 1998-08-05 | Alcatel | Interleaving and de-interleaving method for digital data, interleaving and de-interleaving devices, and communication system |
| US20060236192A1 (en) * | 2005-04-14 | 2006-10-19 | Friddell Thomas H | Adaptable channel compensation for reliable communication over fading communication links |
| CN101980448A (zh) * | 2004-11-16 | 2011-02-23 | 英飞凌科技股份公司 | 在传输中无数据丢失的普通卷积交织器深度的无缝改变 |
-
2013
- 2013-09-09 CN CN201310406465.2A patent/CN103490855B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0856949A1 (en) * | 1997-01-31 | 1998-08-05 | Alcatel | Interleaving and de-interleaving method for digital data, interleaving and de-interleaving devices, and communication system |
| CN101980448A (zh) * | 2004-11-16 | 2011-02-23 | 英飞凌科技股份公司 | 在传输中无数据丢失的普通卷积交织器深度的无缝改变 |
| US20060236192A1 (en) * | 2005-04-14 | 2006-10-19 | Friddell Thomas H | Adaptable channel compensation for reliable communication over fading communication links |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104932832A (zh) * | 2014-03-20 | 2015-09-23 | 上海华虹集成电路有限责任公司 | Fifo电路 |
| WO2017201727A1 (zh) * | 2016-05-27 | 2017-11-30 | 华为技术有限公司 | 一种异步fifo电路及时延确定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103490855B (zh) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107241288A (zh) | 业务复用场景下指示被占用的资源的方法及装置 | |
| CN109993273B (zh) | 卷积神经网络的卷积实现方法及相关产品 | |
| CN101676890B (zh) | 一种动态调整带宽分配的总线仲裁方法及仲裁器 | |
| CN107656899A (zh) | 一种基于fpga的模板卷积实现方法和系统 | |
| CN104407809A (zh) | 多通道fifo缓冲器及其控制方法 | |
| CN104537003B (zh) | 一种Hbase数据库的通用高性能数据写入方法 | |
| CN104579240B (zh) | 一种基于fpga的可配置系数的滤波器、电子设备及滤波方法 | |
| JP2021510037A (ja) | リソースマッピング方法および装置ならびにデバイス | |
| CN102739195A (zh) | 一种fir滤波器的处理方法、装置和系统 | |
| CN103490855A (zh) | 传输信息的方法和装置 | |
| CN203617974U (zh) | 一种基于fpga的可配置系数的滤波器及电子设备 | |
| CN105045756B (zh) | 一种串口数据处理方法及系统 | |
| CN104350482B (zh) | 用于在数据突发之间填充比特的方法和装置 | |
| CN113169811B (zh) | 数据处理方法及矩阵存储器 | |
| CN105893279A (zh) | 一种基于循环队列的数据传输方法及系统 | |
| CN102388359A (zh) | 信号保序方法和装置 | |
| CN102457251B (zh) | 一种实现通用数字滤波器的方法及装置 | |
| CN105306838B (zh) | 视频输入/输出信号通道的切换方法和切换装置 | |
| CN111142808A (zh) | 存取设备及存取方法 | |
| CN104461968B (zh) | 一种io通道分配方法及装置 | |
| EP2451108B1 (en) | Circuit and method for parallel perforation in speed rate matching | |
| CN105512090B (zh) | 一种基于fpga的网络节点内数据缓冲的组织方法 | |
| CN106528598B (zh) | 一种链的管理方法及物理设备 | |
| CN100512361C (zh) | 一种非对称数字用户线中卷积交织和解交织的实现装置 | |
| CN106899312A (zh) | 交织编解码方法及交织器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191225 Address after: 314413 No.2, Fengshou Avenue, Haining Economic and knitting industrial park, Jiaxing City, Zhejiang Province Patentee after: Zhejiang Haining Warp Knitting Industrial Park Development Co., Ltd Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: Huawei Technologies Co., Ltd. |