CN103475380A - 用于图像处理器的并行Turbo 译码方法 - Google Patents

Abstract

本发明提出一种用于图像处理器的并行Turho译码方法。包括以下步骤：接收待处理编码数据，并将编码数据分为多个编码块，其中，每个编码块包括前向状态变量和后向状态变量；对前向状态变量和后向状态变量进行并行递推计算，以获得遍历网格的多个状态的变量值；根据遍历网格的多个状态的变量值获得多个比特的对数似然比信息；以及对多个比特的对数似然比信息进行迭代运算直至满足预设条件时，输出译码序列。根据本发明实施例的方法，通过Turbo译码的并行性和图像处理器的多核特性，实现了译码的稿吞吐速率，同时保证了译码的误比特率性能。

Description

用于图像处理器的并行Turbo 译码方法

技术领域

本发明涉及电子信息技术领域，特别涉及一种用于图像处理器的并行Turbo译码方法。

背景技术

1993年，C.Berrou等人提出了Turbo码的编译码方案，打破了将截止速率作为可靠通信速率门限的观念，误比特率达到了接近Shannon极限的性能。Turbo码的提出，使人们更关注基于概率的软判决迭代译码方法。由于Turbo码接近Shannon极限的误比特率性能，它被广泛用于无线通信系统中。

由于Turbo码的译码使用软输入软输出(SISO)译码器，需要迭代译码、交织和解交织的过程，导致了较大的译码延时。随着下一代移动通信系统的飞速发展，Turbo码的现有译码方法已渐渐不能满足高吞吐量、低时延的要求。

当前研究和采用比较多的Turbo译码加速方法是在FPGA和ASIC平台上设计并行化的Turbo译码电路。基于FPGA/ASIC的Tubro译码方法虽然能够显著提高译码吞吐速率，满足通信系统实时性要求，但电路灵活性差，通常难以适用于多种体制、多种参数并存的无线通信系统需求，而且开发周期长，维护和升级成本较高。而随着基于通用处理器(GeneralPurpose Processor-GPP)的软件无线电(Software Radio-SR)技术的不断发展，越来越多的研究开发人员考虑在GPP平台上实现和优化Turbo译码算法，其中GPU就是一种很好的GPP备选平台。GPP原本用于图像计算，随着科技的发展，GPU逐渐开始用于通用计算目的，即所谓的GPGPU(General Purpose GPU)。利用GPU的多核特性实现Turbo译码的并行，不但能够满足实时性要求，而且具有很高的灵活性，易于修改和维护，升级成本低。因此，从GPP-SR应用的角度看，相比FPGA和ASIC，用GPU实现Turbo译码并行化是灵活性更高、升级维护更方便的实现方案。

CUDA(Compute Unified Device Architecture)，是一种由NVIDIA推出的通用并行计算架构，该架构使GPU能够解决复杂的计算问题。它包含了CUDA指令集架构(ISA)以及GPU内部的并行计算引擎。开发人员可以使用C语言为CUDA架构编写程序，通过核函数(kernel)定义各线程操作，通过多线程并发执行达到超高计算性能。

支持CUDA的GPU包含多个多核流处理器(stream multiprocessor，SM)，每个SM内含8个单指令多数据流(SIMD)的核。CUDA将多个线程划分为线程块(block)，每32个warp成一个线程束(warp)。如果warp内的32个线程都执行同样的指令，那么32个操作可以同时进行，并在4个指令周期内完成。访问存储器经常会造成线程操作的延迟等待，GPU通过切换执行不同warp来隐藏访存造成的延时。GPU可使用的存储器有全局存储器、共享存储器、常量存储器和寄存器。后三种存储器位于片上，能够提供快速访问。其中每个线程可以有各自独立的寄存器，而共享存储器的数据可被一个block内的线程共享，从而实现线程通信。每个block的共享存储器分为16个bank，数据依次存储在这些bank中。当不同的线程访问同一个bank中的数据时，会发生bank冲突，造成等待延时。常量存储器大多情况下被用来存储不变的只读数据。由于GPU的片上存储器资源十分有限，因此合理地分配存储器来最小化访存延时显得尤为重要。

目前关于Turbo译码器的GPU实现的研究较少，且大都基于较早的GPU硬件平台，计算能力为1.x，并行方法和性能都受到了一定的限制，例如Wu，M.，Yang Sun，Cavallaro，J.R.，″Implementation of a3GPP LTE turbo decoder accelerator on GPU，″Signal ProcessingSystems(SIPS)，2010IEEE Workshop on，vol.，no.，pp.192-197，6-8Oct.2010中使用的GPU型号是NVIDIA Tesla C1060，其计算能力是1.3。

发明内容

本发明的目的旨在至少解决上述的技术缺陷之一。

为此，本发明的目的在于提出一种用于图像处理器的并行Turbo译码方法。

为达到上述目的，本发明的实施例提出一种用于图像处理器的并行Turbo译码方法，包括以下步骤：接收待处理编码数据，并将所述编码数据分为多个编码块，其中，每个编码块包括前向状态变量和后向状态变量；对所述前向状态变量和后向状态变量进行并行递推计算，以获得遍历网格的多个状态的变量值；根据所述遍历网格的多个状态的变量值获得多个比特的对数似然比信息；以及对所述多个比特的对数似然比信息进行迭代运算直至满足预设条件时，输出译码序列。

根据本发明实施例的方法，通过Turbo译码的并行性和图像处理器的多核特性，实现了译码的稿吞吐速率，同时保证了译码的误比特率性能。

在本发明的一个实施例中，所述接收待处理编码数据，并将所述编码数据分为多个编码块之后还包括：通过保护机制对所述前向状态变量和后向状态变量进行保护。

在本发明的一个实施例中，所述保护机制包括前次迭代值初始化法、双训练窗口法或双滑动窗训练法。

在本发明的一个实施例中，对所述每个编码块的前向状态变量和后向状态变量进行并行递推计算通过N个分组线程实现，其中，N为正整数。

在本发明的一个实施例中，所述通过N个分组线程对所述每个编码块的前向状态变量和后向状态变量进行并行递推计算，进一步包括：通过N/2个分组线程对所述前向状态变量进行并行递推计算；以及通过剩余N/2个分组线程对所述后向状态变量进行并行递推计算。

在本发明的一个实施例中，所述N个分组线程对所述每个编码块的前向状态变量和后向状态变量进行并行递推计算中每个线程运算互不干扰。

在本发明的一个实施例中，所述对数似然比信息通过如下计算，所述公式为， $\begin{array}{c}\mathrm{\Λ}\left(x_k^i\right)=\underset{S_{+}}{\max }[{\mathrm{\α}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\γ}}_t(s_{k-1},s_k)+{\mathrm{\β}}_t\left(s_k\right)]\\ -\underset{S_{-}}{\max }[{\mathrm{\α}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\γ}}_t(s_{k-1},s_k)+{\mathrm{\β}}_t\left(s_k\right)],\\ =\underset{S_{+}}{\max }{\mathrm{\Λ}}_1\left(x_k^i\right)-\underset{S_{-}}{\max }{\mathrm{\Λ}}_0\left(x_k^i\right)\end{array}$ 其中，

为对数似然比信息，α_t-1(s_k-1)为前向状态变量，γ_k(s_k-1，s_k)为s_k-1和s_k之间的分支度量，β_k(s_k)为后向状态变量，S₊为是有序偶(s_k-1，s_k)的子集即信息比特

的状态子集，S_-为信息比特

的状态子集，

为信息比特，

为第i个比特为1的概率，

为第i个比特为0的概率。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为根据本发明一个实施例的用于图像处理器的并行Turbo译码方法的流程图；

图2为根据本发明一个实施例的Turbo码网格状态转移图；

图3为根据本发明一个实施例的SISO译码器输入输出图；

图4为根据本发明一个实施例的Turbo迭代译码流程结构图；

图5为根据本发明一个实施例的采用双滑动窗法分段保护机制的示意图；以及

图6为根据本发明一个实施例的线程规划示意图；以及

图7为根据本发明一个实施例的误比特率性能示意图。

具体实施方式

下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

图1为根据本发明一个实施例的用于图像处理器的并行Turbo译码方法的流程图。如图1所示，根据本发明实施例的用于图像处理器的并行Turbo译码方法包括以下步骤：

步骤101，接收待处理编码数据，并将编码数据分为多个编码块，其中，每个编码块包括前向状态变量和后向状态变量。

在本发明的一个实施例中，将编码数据分为多个编码块之后通过保护机制对前向状态变量和后向状态变量进行保护，从而提高译码误比特率性能。保护机制包括前次迭代值初始化法、双训练窗口法或双滑动窗训练法。

步骤102，对前向状态变量和后向状态变量进行并行递推计算，以获得遍历网格的多个状态的变量值。

在本发明的一个实施例中，对每个编码块的前向状态变量和后向状态变量进行并行递推计算通过N个分组线程实现，其中，N为正整数，且每个线程运算互不干扰。本发明的实施例中采用32个分组线程。

在本发明的一个实施例中，通过N/2个分组线程对前向状态变量进行并行递推计算，同时通过剩余N/2个分组线程对后向状态变量进行并行递推计算。

步骤103，根据遍历网格的多个状态的变量值获得多个比特的对数似然比信息。

在本发明的一个实施例中，对数似然比信息通过如下计算，公式为， $\begin{array}{c}\mathrm{\Λ}\left(x_k^i\right)=\underset{S_{+}}{\max }[{\mathrm{\α}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\γ}}_t(s_{k-1},s_k)+{\mathrm{\β}}_t\left(s_k\right)]\\ -\underset{S_{-}}{\max }[{\mathrm{\α}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\γ}}_t(s_{k-1},s_k)+{\mathrm{\β}}_t\left(s_k\right)]\\ =\underset{S_{+}}{\max }{\mathrm{\Λ}}_1\left(x_k^i\right)-\underset{S_{-}}{\max }{\mathrm{\Λ}}_0\left(x_k^i\right)\end{array},$ 其中，

为对数似然比信息，α_t-1(s_k-1)为前向状态变量，γ_k(s_k-1，s_k)为s_k-1和s_k之间的分支度量，β_k(s_k)为后向状态变量，S₊为是有序偶(s_k-1，s_k)的子集即信息比特

的状态子集，S_-为信息比特

的状态子集，

为信息比特，

为第i个比特为1的概率，

为第i个比特为0的概率。

步骤104，对多个比特的对数似然比信息进行迭代运算直至满足预设条件时，输出译码序列。

在本发明的一个实施例中，以码率为1/2的3GPP Turbo码为例，一帧码块的长度假设为6144比特。Turbo码是一种卷积码，其状态转移的过程可以用网格图表示。图2为根据本发明一个实施例的Turbo码网格状态转移图。图2给出了码率为1/2的Turbo码网格图第k阶到第k+1阶的状态转移过程。

分别表示网格第k阶上编码器产生的信息比特和校验比特，

分别表示经过AWGN信道后译码器接收到的信息比特和校验比特。当发送比特

时，接收到的条件对数似然比(LLR)定义为：

L_ch也称为“信道观察值”。对于BPSK调制并经过AWGN信道的情况时， $L_{\mathrm{ch}}\left(x_k^i\right)=\frac{{4E}_b}{N_0}\·y_k^i=L_c\·y_k^i,$ 其中，

为AWGN信道的信噪比， $L_c=\frac{{4E}_b}{N_0}$ 为信道可信度量值(channel reliability value)。

图3为根据本发明一个实施例的SISO译码器输入输出图。图3给出了Turbo译码中使用的SISO译码器的输入输出结构。SISO译码器的输出软信息为信息比特的对数似然比(LLR)， $\begin{array}{c}\mathrm{\Λ}\left(x_k^i\right)=\ln \frac{P(x_k^i=1|y_{1\·\·\·L}^i,y_{1\·\·\·L}^p)}{P(x_k^i=0|y_{1\·\·\·L}^i,y_{1\·\·\·L}^i)}\\ =\ln \frac{P(x_k^i=1,y_{1\·\·\·L}^i,y_{1\·\·\·L}^p)}{P(x_k^i=0,y_{1\·\·\·L}^i,y_{1\·\·\·L}^i)}\end{array},$

其中，

分别表示接收到的信息比特和校验比特序列，序列长度为L，

为常数。译码器通过

与0进行比较以做出判决，即 $x_k^i=\left\{\begin{array}{cc}1,& \mathrm{\&Lambda;}\left(x_k^i\right)\&GreaterEqual;0\\ 0,& \mathrm{\&Lambda;}\left(x_k^i\right)<0\end{array}\right.,$

可以分解为， $\mathrm{\&Lambda;}\left(x_k^i\right)=L_{\mathrm{ch}}\left(x_k^i\right)+L_a\left(x_k^i\right)+L_e\left(x_k^i\right),$ 其中，第一项

为“信道观察值”，第二项

为先验概率对数似然比，对

的定义为， $L_a\left(x_k^i\right)=\ln \frac{P(x_k^i=1)}{P(x_k^i=0)},$ 第三项

为外部信息。由上式可知， $L_e\left(x_k^i\right)=\mathrm{\&Lambda;}\left(x_k^i\right)-L_c\&CenterDot;y_k^i-L_a\left(x_k^i\right).$

SISO译码器可基于对数最大后验概率译码算法(Max-Log-MAP)完成译码(还可以采用MAP或Log-MAP算法，本发明中为简单起见以Max-Log-MAP为例)。该算法的任务就是计算对数似然比信息

用s_k表示在Turbo码网格图上第k阶的编码器状态，对数似然比信息

可表示为， $\begin{array}{c}\mathrm{\&Lambda;}\left(x_k^i\right)=\ln \frac{P(x_k^i=1,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^p)}{p(x_k^p=0,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^p)}\\ =\ln \frac{{\mathrm{\&Sigma;}}_{(s_{k-1},s_k)\&Element;S^{+}}P(s_{k-1},s_k,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^p)}{{\mathrm{\&Sigma;}}_{(s_{k-1},s_k)\&Element;S^{-}}P(s_{k-1},s_k,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^p)}\end{array},$ 其中，S₊为是有序偶(s_k-1，s_k)的子集，表示状态转移s_k-1→s_k由信息比特

引起，S^-是对应的状态子集。

根据贝叶斯公式， $\ln P(s_{k-1},s_k,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^p)$ 可以分解为

$\ln P(s_{k-1},s_k,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;L}^p)=\ln P(s_{k-1},y_{1\&CenterDot;\&CenterDot;\&CenterDot;k-1}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;k-1}^P)$

$+\ln P(s_k,y_k^i,y_k^p|s_{k-1})$

$+\ln P(y_{k+1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{k+1\&CenterDot;\&CenterDot;\&CenterDot;L}^p|s_k),$

$={\mathrm{\&alpha;}}_{k-1}\left(s_{k-1}\right)+{\mathrm{\&gamma;}}_k(s_{k-1},s_k)+{\mathrm{\&beta;}}_k\left(s_k\right)$

为此，定义：

${\mathrm{\&alpha;}}_k\left(s_k\right)=\ln P(s_k,y_{1\&CenterDot;\&CenterDot;\&CenterDot;k}^i,y_{1\&CenterDot;\&CenterDot;\&CenterDot;k}^p)$

${\mathrm{\&gamma;}}_k(s_{k-1},s_k)=P(s_k,y_k^i,y_k^p|s_{k-1}),$

${\mathrm{\&beta;}}_k\left(s_k\right)=\ln P(y_{k+1\&CenterDot;\&CenterDot;\&CenterDot;L}^i,y_{k+1\&CenterDot;\&CenterDot;\&CenterDot;L}^p|s_k)$

其中，α_k(s_k)是前向状态度量，β_k(s_k)是后向状态度量，γ_k(s_k-1，s_k)是s_k-1和s_k之间的分支度量。分支度量γ_k(s_k-1，s_k)的计算公式如下：

${\mathrm{\&gamma;}}_k(s_{k-1},s_k)=(L_c\left(y_k^i\right)+L_a\left(k\right))x_k^i+L_c\left(y_k^p\right)x_k^p,$

其中，前向状态度量α_k(s_k)和后向状态度量β_k(s_k)分别通过前向和后向递推计算得到。为了避免计算复杂度较高的指数运算，采用最大值近似计算公式如下：

${\mathrm{\&alpha;}}_k\left(s_k\right)=\underset{s_{k-1}\&Element;S_1}{\max }({\mathrm{\&alpha;}}_{k-1}\left(s_{k-1}\right)+{\mathrm{\&gamma;}}_k(s_{k-1},s_k))$

${\mathrm{\&beta;}}_k\left(s_k\right)=\underset{s_{k+1}\&Element;S_2}{\max }({\mathrm{\&beta;}}_{k+1}\left(s_{k+1}\right)+{\mathrm{\&gamma;}}_{k+1}(s_k,s_{k+1})),$

其中，S₁表示下一个状态是s_k的所有可能的s_k-1的集合，S₂表示上一个状态是s_k的所有可能的s_k+1的集合。

由此可以得到对数似然比的最大值的近似值，其公式为：

$\mathrm{\&Lambda;}\left(x_k^i\right)=\underset{S_{+}}{\max }[{\mathrm{\&alpha;}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\&gamma;}}_t(s_{k-1},s_k)+{\mathrm{\&beta;}}_t\left(s_k\right)]$

$-\underset{S-}{\max }[{\mathrm{\&alpha;}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\&gamma;}}_t(s_{k-1},s_k)+{\mathrm{\&beta;}}_t\left(s_k\right)]$

$=\underset{S_{+}}{\max }{\mathrm{\&Lambda;}}_1\left(x_k^i\right)-\underset{S_{-}}{\max }{\mathrm{\&Lambda;}}_0\left(x_k^i\right)$

其中，

为对数似然比信息，α_t-1(s_k-1)为前向状态变量，γ_k(s_k-1，s_k)为s_k-1和s_k之间的分支度量，β_k(s_k)为后向状态变量，S₊为是有序偶(s_k-1，s_k)的子集即信息比特

的状态子集，S_{_}为信息比特

的状态子集，为信息比特，

为第i个比特为1的概率，

为第i个比特为0的概率。

图4为根据本发明一个实施例的Turbo迭代译码流程结构图。如图4所示，将接收到的系统信息

校验信息

和先验信息

输入到SISO译码器1后，SISO译码器1根据Max-Log-MAP算法完成译码，输出信息比特的外信息

经过交织后，作为SISO译码器2的信息比特的先验信息

接收到的系统信息

序列经过交织，作为SISO译码器2的系统信息输入。译码器2利用交织后得到的先验信息

系统信息

及校验信息

计算并输出外信息

经解交织后作为译码器1的先验信息进入下一迭代运算。当迭代次数完成或达到预设条件时，根据输出对数似然比序列

的判决结果输出译码序列。

在迭代译码算法中，一次迭代过程里两个SISO译码器都执行相同的计算操作，定义单个核函数来完成两次译码操作。本发明将长为L的码块平均分割成P个子码块，每个子码块的长度为W=L/P。分配M个block，每个block包含N个线程组，使得M×N＝P，使得在一次迭代中，每个block处理N个子码块。

首先计算每个子码块的前向状态度量α和后向状态度量β。让每个block的前N/2个线程组计算α，后N/2个线程组计算β。每个线程组由两个半线程组组成，每个半线程组的前8个线程用于计算对应状态度量，实现上述的8状态并行，其余线程空闲。

然后计算对数似然比Λ和外部信息L_e。令由于Turbo译码网格图中，不同阶之间以及每一阶的不同状态对应的Λ₀，Λ₁和外部信息L_e可以独立计算，本发明中每个线程组对应一个子码块，每个线程计算一阶的Λ₀，Λ₁和L_e。因为共享存储器共有16个bank，而每一阶包含有8对Λ₀，Λ₁，所以偶(奇)数阶上计算得到的Λ₀，Λ₁会占用同一个bank，造成bank冲突。为了解决这个问题，本发明设计了一种共享存储器访问方法，该方法可用伪代码如下表1所示：

表1

表1中Thread ID表示线程的标识号。

在本发明的一个实施例中，将全局存储器中存储的输入信息(即信息比特、校验比特、先验信息等)预存取到共享存储器中。由于共享存储资源有限，本发明设计了一种节约共享存储器的方法，使用共享存储器只存储网格图中一阶的状态变量，然后用全局存储器存储计算得到所有阶的状态变量。例如，将第k-1阶的8个前向状态变量α_k-1(s_k-1)存入共享存储器，根据α_k-1(s_k-1)计算出下一阶的前向状态变量α_k(s_k)后，将α_k(s_k)写入全局存储器，并用其更新共享存储器中存储的状态变量。计算完α和β并进行线程同步后，每个block分配N×W×8×2个浮点数的存储空间用来存储每个子码块计算得到的Λ₀和Λ₁。

此外，本发明计算中所有的常数只读数据，例如Turbo码网格图状态转移参数表等使用常量存储器存储。

对于MAP类算法，由于在译码过程中需要计算后向状态度量值，因此只有在整个序列全部接收后才能开始译码。为了降低译码时延，本发明采用分块并行译码方法，一整帧码块平均分成若干个子码块，每一子块同时独立进行译码。下面结合图5对分块并行译码的操作过程进行说明。

图5为根据本发明一个实施例的采用双滑动窗法分段保护机制的示意图。如图5所示，一整帧码块长度为L，将其平均分成P个子码块，每个子码块的长度为W=L/P，训练序列长度为g，其中子码块1尾部增加后向递推训练序列，子码块L开头增加前向递推训练序列，其余子码块首尾分别增加前向和后向递推训练序列。在第一次迭代译码时，除第一块首状态和最后一块尾状态已知外，其他子块首尾的状态都是未知的，对于已知子块的八个状态变量α(或β)的初始值，令已知状态的为0，未知状态的为负无穷。对未知子块的八个状态变量α(或β)的初始值，都设为0。图6为根据本发明一个实施例的线程规划示意图。如图6所示，在后续迭代译码时，保存各个子块位于图6中向下箭头对应的位置处前向状态变量α的值，并作为下一次迭代对应的后一个子块训练序列计算α时的初始值。同样，在每次迭代译码时，保存各个子块位于图6中向上箭头对应的位置处后向状态度量β的值，并作为下一次迭代对应的前一个子块计训练序列计算β时的初始值。依次类推，直到满足迭代终止条件完成译码。

上述分段保护机制是一种结合了前次迭代值初始化法(Previous Iteration ValueInitialization，PIVI)和双训练窗口法(Double Sided Training Window，DSTW)形成的双滑动窗训练法(PIVIDSTW)，除此之外采用前次迭代值初始化法(PIVI)或者双训练窗口法(DSTW)均可以有效地改善分段并行译码操作导致的误码率性能的下降。

为了验证本发明的有益效果进行了如下试验。将本发明的译码方法在GTX580型号的通用图像处理器上进行了试验，其中采用的编译环境是Nvidia公司的CUDA2.0版本。在GTX580处理器上，一共有512个流处理器，分成了16组多核处理器，主频为1.6GHz，显存为1.5GByte。其试验结果见图7所示。从图7中可以看出，在同样子块长度为32下采用分段保护机制的性能损失远小于不采用保护机制下在的性能损失，其性能损失小于0.1dB，且经过测试译码器吞吐量在迭代次数4次情况下可达5Mbps。

根据本发明实施例的方法，通过Turbo译码的并行性和图像处理器的多核特性，实现了译码的稿吞吐速率，同时保证了译码的误比特率性能。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种用于图像处理器的并行Turbo译码方法，其特征在于，包括以下步骤：

接收待处理编码数据，并将所述编码数据分为多个编码块，其中，每个编码块包括前向状态变量和后向状态变量；

对所述前向状态变量和后向状态变量进行并行递推计算，以获得遍历网格的多个状态的变量值；

根据所述遍历网格的多个状态的变量值获得多个比特的对数似然比信息；以及

对所述多个比特的对数似然比信息进行迭代运算直至满足预设条件时，输出译码序列。

2.如权利要求1所述的用于图像处理器的并行Turbo译码方法，其特征在于，所述接收待处理编码数据，并将所述编码数据分为多个编码块之后还包括：

通过保护机制对所述前向状态变量和后向状态变量进行保护。

3.如权利要求2所述的用于图像处理器的并行Turbo译码方法，其特征在于，所述保护机制包括前次迭代值初始化法、双训练窗口法或双滑动窗训练法。

4.如权利要求1所述的用于图像处理器的并行Turbo译码方法，其特征在于，对所述每个编码块的前向状态变量和后向状态变量进行并行递推计算通过N个分组线程实现，其中，N为正整数。

5.如权利要求4所述的用于图像处理器的并行Turbo译码方法，其特征在于，所述通过N个分组线程对所述每个编码块的前向状态变量和后向状态变量进行并行递推计算，进一步包括：

通过N／2个分组线程对所述前向状态变量进行并行递推计算；以及

通过剩余N／2个分组线程对所述后向状态变量进行并行递推计算。

6.如权利要求4所述的用于图像处理器的并行Turbo译码方法，其特征在于，所述N个分组线程对所述每个编码块的前向状态变量和后向状态变量进行并行递推计算中每个线程运算互不干扰。

7.如权利要求1所述的用于图像处理器的并行Turbo译码方法，其特征在于，所述对数似然比信息通过如下计算，所述公式为，

$\mathrm{\&Lambda;}\left(x_k^i\right)=\underset{S_{+}}{\max }[{\mathrm{\&alpha;}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\&gamma;}}_t(s_{k-1},s_k)+{\mathrm{\&beta;}}_t\left(s_k\right)]$

$-\underset{S_{-}}{\max }[{\mathrm{\&alpha;}}_{t-1}\left(s_{k-1}\right)+{\mathrm{\&gamma;}}_t(s_{k-1},s_k)+{\mathrm{\&beta;}}_t\left(s_k\right)],$

$=\underset{S_{+}}{\max }{\mathrm{\&Lambda;}}_1\left(x_k^i\right)-\underset{S_{-}}{\max }{\mathrm{\&Lambda;}}_0\left(x_k^i\right)$

其中，为对数似然比信息，α_t-1(s_k-1)为前向状态变量，γ_k(s_k-1，s_k)为s_k-1和s_k之间的分支度量，β_k(s_k)为后向状态变量，S₊为是有序偶(s_k-1，s_k)的子集即信息比特

的状态子集，S_-为信息比特的状态子集，

为信息比特，

为第i个比特为1的概率，

为第i个比特为0的概率。

Images