CN103455072A - 一种自适应偏置电路以及稳压电路 - Google Patents
一种自适应偏置电路以及稳压电路 Download PDFInfo
- Publication number
- CN103455072A CN103455072A CN2012101830373A CN201210183037A CN103455072A CN 103455072 A CN103455072 A CN 103455072A CN 2012101830373 A CN2012101830373 A CN 2012101830373A CN 201210183037 A CN201210183037 A CN 201210183037A CN 103455072 A CN103455072 A CN 103455072A
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- pull
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种自适应偏置电路以及稳压电路。本发明的自适应偏置电路包括检测单元和反馈控制单元;所述检测单元用于检测对端电路中负载电阻的电参数,并产生相应的电信号传输给所述检反馈控制单元;所述反馈控制单元用于根据所述电信号生成控制信号,传输给对端电路;所述控制信号用于调整对端电路中负载电阻的电压。该自适应偏置电路能够使负载电阻上的压降恒定,不受电路环境的影响。
Description
技术领域
本发明涉及无线通信领域,尤其涉及到一种自适应偏置电路以及稳压电路。
背景技术
近年来,无线和移动通信系统迅速发展,作为其关键模块,射频集成电路(RFIC)理所当然成为研究热点。利用CMOS工艺实现的RFIC从上世纪九十年代中期开始复苏,随着器件特征尺寸的缩小,MOS器件性能不断提高,利用CMOS工艺设计的RFIC获得了很好的射频性能,同时加上工艺成熟、成本低、集成度高、功耗低等优势,使得CMOS RFIC成为主流。
虽然硅CMOS技术具有以上提到的诸多优势,但随着器件尺寸的等比例缩小,给RFIC也带来了一些挑战,给电路的设计带来了很多困难,特别是电源电压的降低使得传统电路结构不能满足设计的需求。MOS工艺标准电源电压从0.25um的2.5V,0.18um的1.8V一直下降到0.13um的1.2V,对于深亚微米CMOS工艺,电源电压更是低于1V,传统电路结构将面临很大挑战。下面举两个例子:图1所示为一个简单的电阻负载全差分共源放大器,在宽带RFIC中如(DTV tuner)很常用,图中可以看出电源、地之间叠加了3个MOS管与一个负载电阻,因此为保证所有MOS管子处于正常饱和放大工作状态,最低电源电压为VDD_min=3Vds+I*R。图2为RFIC中关键且必不可少的模块混频器的常见实现结构,同理可见为保证混频器MOS管都处于饱和放大区,最低电源电压也为:VDD_min=3Vds+I*R。考虑到RFIC对增益、线性度、噪声性能要求很高,因此射频模块工作电流一般较大(至少mA级别),因此负载电阻电压所占比重较大。考虑到工艺、温度变化,以及信号摆幅,电压余量很小,实际应用中传统模块结构实现性能很差。特别是对于CMOS工艺,片上电阻具有+/-20%变化范围,对低电源电压RFIC设计产生很大的难度,所以现在迫切需要一种可以稳定模块电源电压的电路。
发明内容
本发明要解决的主要技术问题是,提供一种自适应偏置电路和稳压电路,能够稳定负载电阻上的压降和电路电源电压。
为解决上述技术问题,本发明提供一种自适应偏置电路,其具体的技术方案如下:
一种自适应偏置电路,其特征在于,包括检测单元和反馈控制单元;所述检测单元用于检测对端电路中负载电阻的电参数,并产生相应的电信号传输给所述检反馈控制单元;所述反馈控制单元用于根据所述电信号生成控制信号,传输给对端电路;所述控制信号用于调整对端电路中负载电阻的电压。
进一步地,所述自适应偏置电路还包括测试电阻;所述测试电阻与对端电路中负载电阻的电阻参数相同;所述检测单元用于通过检测所述测试电阻的电参数来检测对端电路中负载电阻的电参数。
进一步地,所述控制信号用于通过控制对端电路的电流来调整对端电路中负载电阻的电压。
进一步地,所述检测单元包括:运算放大器、第一PMOS管;所述运算放大器的反相输入端接恒定电压V,正相输入端同时与所述测试电阻一端、所述第一PMOS管的漏极相连,输出端与所述第一PMOS管的栅极相连;所述第一PMOS管的源极接电源电压VDD;栅极与所述反馈控制单元相连;所述测试电阻另一端接地。
进一步地,所述反馈控制电路包括NOMS管和第二PMOS管;所述NMOS管的栅极、漏极与所述第二PMOS管的漏极相连,所述NMOS管源极接地;所述第二PMOS管的栅极与所述第一PMOS管的栅极相连,所述第二PMOS管源极接电压VDD。
为了解决上述的技术问题,以及全差分共源放大器电路、吉尔伯特有源混频器电路中负载电压稳定和电路电源电压的问题,本发明还提出了一种稳压电路,其具体技术方案如下:
一种稳压电路,其特征在于,包括对端电路和如权利要求1-5任一项所述的自适应偏置电路;所述自适应偏置电路用于传输所述控制信号给所述对端电路,所述对端电路用于根据所述控制信号调整所述对端电路中负载电阻的电压。
进一步地,所述对端电路包括:负载电阻和电路单元;所述负载电阻一端接电压V1,另一端与所述电路单元相连;所述电路单元的另一端接地;所述电路单元用于接收所述控制信号,调整所述负载电阻的电压。
进一步地,所述电路单元包括电流源和有源电路;所述有源电路一端与所述负载电阻相连,另一端与所述电流源相连;所述电流源的另一端接地。
进一步地,所述对端电路为全差分共源放大器电路或吉尔伯特有源混频器电路。
本发明的有益效果是:
本发明的自适应偏置电路设置检测单元能够检测出对端电路中负载电阻随电路环境的变化而导致其电参数的变化,获取负载电阻的电参数;然后在电路中设置反馈控制单元根据电参数的变化,生成相应的控制信号,调整负载电阻的电压,使其保持稳定;本电路还通过设置测试电阻来代替对端电路中的负载电阻,便于实际的电路的测试和调节,使测试和调节不需要在对端电路中进行,不会影响对端电路的性能。
附图说明
图1为传统的电阻负载全差分共源放大器电路图;
图2为典型双平衡吉尔伯特有源混频器电路图;
图3为本发明自适应偏置电路的第一种结构示意图;
图4为本发明自适应偏置电路的第二种结构示意图;
图5为本发明自适应偏置电路的第三种结构示意图;
图6为本发明稳压电路的第一种结构示意图;
图7为本发明稳压电路的第二种结构示意图;
图8为本发明稳压电路的第三种结构示意图;
图9为本发明稳压电路的第四种结构示意图。
具体实施方式
与待稳定电路即负载所处环境相同的测试电阻,并通过电流复制单元将测试电流所在支路上的电流复制到负载电阻所在的支路上,也就是说保持测试电流所在支路上的电流和负载电阻所在的支路上上的电流保持一致;从而使负载电阻上的压降不随电阻参数的改变而改变,进一步维持电路电源电压。
下面通过具体实施方式结合附图对本发明作进一步详细说明。
如图3所示为本实施例的自适应偏置电路,包括检测单元和反馈控制单元;检测单元用于检测对端电路中负载电阻的电参数,并产生相应的电信号传输给反馈控制单元;反馈控制单元根据所述电信号生成控制信号,传输给对端电路;该控制信号用于调整对端电路中负载电阻的电压。如当对端电路中负载电阻的电阻参数(电阻工艺角、温度)发生变化时,检测单元就会检测的到由该负载电阻参数变化所引起该电阻本身的电参数变化(电流、电压),并产生相应的电信号传输给反馈控制单元;反馈控制单元根据接收到的电信号,生成用于调整对端电路中负载电阻电压的控制信号传输给对端电路,达到稳定负载电阻电压的效果。
在实际应用中为了能够方便快捷的检测和调整负载电阻电压,以及在应用时不影响对端电路或对端电路所在模块的功能,可以在本实施自适应偏置电路中设置一个测试电阻,使该测试电阻与对端电路中负载电阻的电阻参数一致,这样就可以通过检测测试电阻电参数来检测对端电路中负载电阻的电参数,不必要直接对对端电路中的负载电阻进行检测,不会破坏和影响对端电路或对端电路所在模块的功能。
本实施例的自适应偏置电路可以通过对端电路的电流来调整对端电路中负载电阻的电压。如当电阻温度升高时,在负载电阻的阻-值变大,在电流不变的情况下,负载电阻的电压也升高;检测电路检测到负载电阻的电压变化产生相应的电流信号传输给反馈控制单元;反馈控制单元根据该电流信号生成控制信号该信号可以为电流信号,然后传输给对端电路;对端电流接收该控制信号后,适当的改变其内部电流,使负载电阻的电流减小,由欧姆定理V负载=I*R可知,当使负载电阻的电流I下降程度和电阻R阻值升高程度相同时,负载电阻的电压将保持不变。
如图4所示,本实施例自适应偏置电路中的检测单元可以包括:运算放大器401、第一PMOS管402;运算放大器401的反相输入端接恒定电压Vref,正相输入端同时与所述测试电阻403一端、所述第一PMOS管402的漏极相连,输出端与所述第一PMOS管402的栅极相连;所述第一PMOS管402的源极接电源电压VDD,栅极与所述反馈控制单元相连;所述测试电阻403另一端接地。当测试电阻的电压变化时,运算放大器和第一PMOS管402获取该电压的变化,产生相应的电信号,传输给反馈控制单元。
如图5所示,上述的自适应偏置电路中的反馈控制单元可以NOMS管405和第二PMOS管404;所述NMOS管405的栅极、漏极与所述第二PMOS管404的漏极相连,所述NMOS管405源极接地;所述第二PMOS管404的栅极与所述第一PMOS管402的栅极相连,所述第二PMOS管404源极接电源电压VDD。该自适应偏置电路能够保持负载电阻的电压不变,如图所示,测试电阻Rtest的电流本实施例的自适应偏置电路能够保持负载电阻的电压不变,其主要思想为使测试电阻的电流I1和对端电路中负载电路中负载电阻所在支路上的电流保持一致,由于负载电阻两端的电压为:而负载电阻R与测试电阻Rtest电阻参数相同时,不随工艺、温度变化,保持恒定,Vref因此负载电阻上压降恒定,从而该支路上的有源电路的电压也是恒定的。由运算放大器401、第一PMOS管402构成的检测单元检测测试电阻电压的变化,产生与测试电阻电流I1相同的电流I2,并传输给由NOMS管405和第二PMOS管404构成的反馈控制单元,反馈控制单元根据电流I2产生与I2相同的电流I3,并将I 3传输给对端电路;对端电路根据I3使其负载电阻上的电流与I3相等,由公式可知,负载电阻的电压是不变的。
实施例二:
如图6所示为本实施例的稳压电路,该稳压电路包括对端电路和如实施例一所述的自适应偏置电路,自适应偏置电路传输控制信号给对端电路,对端电路根据该控制信号调整其自身负载电阻的电压。
如图7所示,本实施例稳压电路中对端电路可以包括负载电阻和电路单元;负载电阻一端接电压V1,另一端与所述电路单元相连;所述电路单元的另一端接地;所述电路单元用于接收所述控制信号,调整所述负载电阻的电压。其中电路单元可以包括电流源和有源电路;有源电路一端与负载电阻相连,另一端与所述电流源相连;电流源的另一端接地。一般的电流源可以为NMOS管。自适应偏置电路检测负载电阻的电参数变化,并产生相应的电流控制信号传输给对端电路中的电流源;电流源根据电流控制信号调制整个支路上的电流,保持负载电阻的电压不变,进而稳定电源电压,满足在任何电路环境下,电阻的电压不随电路环境的改变而改变,便于模块的设计。
如图8所示,本实施例稳压电路中的对端电路可以为全差分共源放大器电路,从图中可以看出,通过自适应偏置电路的调整,输出点C直流电位为:当负载电阻R与测试电阻R电阻参数相同时,不随工艺、温度变化,保持恒定,因此模块输出电位保持不变,即负载电阻上压降恒定,有源模块总压降恒定。
如图9所示,本实施例稳压电路中的对端电路可以为吉尔伯特有源混频器电路,从图中可以看出,通过自适应偏置电路的调整,输出点C直流电位为:当负载电阻R与测试电阻R电阻参数相同时,不随工艺、温度变化,保持恒定,因此模块输出电位保持不变,即负载电阻上压降恒定,有源模块总压降恒定。
运用本实施的稳压电路可以负载电阻的电阻工艺角或温度变化时,保持负载电阻上的压降保持不变,解决低电源电压电路设计的难点,尤其是RFIC电路。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种自适应偏置电路,其特征在于,包括检测单元和反馈控制单元;所述检测单元用于检测对端电路中负载电阻的电参数,并产生相应的电信号传输给所述检反馈控制单元;所述反馈控制单元用于根据所述电信号生成控制信号,传输给对端电路;所述控制信号用于调整对端电路中负载电阻的电压。
2.如权利要求1所述的自适应偏置电路,其特征在于,还包括测试电阻;所述测试电阻与对端电路中负载电阻的电阻参数相同;所述检测单元用于通过检测所述测试电阻的电参数来检测对端电路中负载电阻的电参数。
3.如权利要求2所述的自适应偏置电路,其特征在于,所述控制信号用于通过控制对端电路的电流来调整对端电路中负载电阻的电压。
4.如权利要求3所述的自适应偏置电路,其特征在于,所述检测单元包括:运算放大器、第一PMOS管;所述运算放大器的反相输入端接恒定电压V,正相输入端同时与所述测试电阻一端、所述第一PMOS管的漏极相连,输出端与所述第一PMOS管的栅极相连;所述第一PMOS管的源极接电压VDD;栅极与所述反馈控制单元相连;所述测试电阻另一端接地。
5.如权利要求4所述的自适应偏置电路,其特征在于,所述反馈控制电路包括NOMS管和第二PMOS管;所述NMOS管的栅极、漏极与所述第二PMOS管的漏极相连,所述NMOS管源极接地;所述第二PMOS管的栅极与所述第一PMOS管的栅极相连,所述第二PMOS管源极接电压VDD。
6.一种稳压电路,其特征在于,包括对端电路和如权利要求1-5任一项所述的自适应偏置电路;所述自适应偏置电路用于传输所述控制信号给所述对端电路,所述对端电路用于根据所述控制信号调整所述对端电路中负载电阻的电压。
7.如权利要求6所述的稳压电路,其特征在于,所述对端电路包括:负载电阻和电路单元;所述负载电阻一端接电压V1,另一端与所述电路单元相连;所述电路单元的另一端接地;所述电路单元用于接收所述控制信号,调整所述负载电阻的电压。
8.如权利要求7所述的稳压电路,其特征在于,所述电路单元包括电流源和有源电路;所述有源电路一端与所述负载电阻相连,另一端与所述电流源相连;所述电流源的另一端接地。
9.如权利要求6所述的稳压电路,其特征在于,所述对端电路为全差分共源放大器电路。
10.如权利要求6所述的稳压电路,其特征在于,所述对端电路为吉尔伯特有源混频器电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101830373A CN103455072A (zh) | 2012-06-05 | 2012-06-05 | 一种自适应偏置电路以及稳压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101830373A CN103455072A (zh) | 2012-06-05 | 2012-06-05 | 一种自适应偏置电路以及稳压电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103455072A true CN103455072A (zh) | 2013-12-18 |
Family
ID=49737560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101830373A Pending CN103455072A (zh) | 2012-06-05 | 2012-06-05 | 一种自适应偏置电路以及稳压电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103455072A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105871340A (zh) * | 2016-05-17 | 2016-08-17 | 中国电子科技集团公司第三十八研究所 | 一种增益随温度正斜率变化的cmos正交混频器电路 |
WO2023168850A1 (zh) * | 2022-03-11 | 2023-09-14 | 长鑫存储技术有限公司 | 偏置生成电路以及存储电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09319323A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Microelectron Corp | 定電流駆動回路 |
CN101059703A (zh) * | 2006-04-20 | 2007-10-24 | 株式会社瑞萨科技 | 数据处理电路 |
CN101226412A (zh) * | 2007-01-18 | 2008-07-23 | 株式会社理光 | 恒流电路及使用恒流电路的发光二极管驱动装置 |
CN101763128A (zh) * | 2009-12-03 | 2010-06-30 | 深圳市大族激光科技股份有限公司 | 一种恒流源 |
US8169203B1 (en) * | 2010-11-19 | 2012-05-01 | Nxp B.V. | Low dropout regulator |
-
2012
- 2012-06-05 CN CN2012101830373A patent/CN103455072A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09319323A (ja) * | 1996-05-28 | 1997-12-12 | Toshiba Microelectron Corp | 定電流駆動回路 |
CN101059703A (zh) * | 2006-04-20 | 2007-10-24 | 株式会社瑞萨科技 | 数据处理电路 |
CN101226412A (zh) * | 2007-01-18 | 2008-07-23 | 株式会社理光 | 恒流电路及使用恒流电路的发光二极管驱动装置 |
CN101763128A (zh) * | 2009-12-03 | 2010-06-30 | 深圳市大族激光科技股份有限公司 | 一种恒流源 |
US8169203B1 (en) * | 2010-11-19 | 2012-05-01 | Nxp B.V. | Low dropout regulator |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105871340A (zh) * | 2016-05-17 | 2016-08-17 | 中国电子科技集团公司第三十八研究所 | 一种增益随温度正斜率变化的cmos正交混频器电路 |
CN105871340B (zh) * | 2016-05-17 | 2019-03-19 | 中国电子科技集团公司第三十八研究所 | 一种增益随温度正斜率变化的cmos正交混频器电路 |
WO2023168850A1 (zh) * | 2022-03-11 | 2023-09-14 | 长鑫存储技术有限公司 | 偏置生成电路以及存储电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102722207B (zh) | 一种低压差线性稳压器 | |
CN103036509B (zh) | 适用于低噪声放大器的偏置电路 | |
CN101013331A (zh) | 输出电压可调式cmos基准电压源 | |
CN103354419B (zh) | 基于恒定跨导放大器和电容乘法器的片上全集成补偿网络 | |
CN204631666U (zh) | 零温度系数的电流源 | |
CN104615185B (zh) | 一种基准电压源启动电路 | |
CN103970176B (zh) | 一种低压差线性稳压电路及其应用系统 | |
CN104521202B (zh) | 用于短程通信的超低功率无线电设备 | |
CN103455072A (zh) | 一种自适应偏置电路以及稳压电路 | |
CN107066024A (zh) | 一种低功耗高精度非带隙基准电压源 | |
CN103713679B (zh) | 一种基于分立元器件的ldo电路 | |
CN105187012A (zh) | 用于振荡器电路的低电源敏感度的偏置电路 | |
CN205265629U (zh) | 具有有源电感结构的前馈共栅跨阻放大器电路 | |
CN104699158A (zh) | 恒流源供电电路 | |
CN101707475B (zh) | 一种输出电压可控的高线性上混频器及混频方法 | |
CN103107791A (zh) | 带宽恒定的增益线性可变增益放大器 | |
CN104682946B (zh) | 一种差分信号转单端信号电路 | |
CN108255223A (zh) | Ldo电路 | |
CN103001596A (zh) | 一种带输出共模失调校正的增益可编程的全差分放大器 | |
CN207264237U (zh) | 一种GaN芯片TGA2216‑SM的可调降压电路 | |
CN106354188B (zh) | 一种线性稳压电源及调整方法 | |
CN203216959U (zh) | 一种浮地数显表头供电结构 | |
CN101783510B (zh) | 基于反馈的红外接收系统直流干扰抑制电路 | |
CN205160477U (zh) | 可消除非理想参考地影响的传输阻抗放大器 | |
CN205509987U (zh) | 一种FDD系统GaN功率管的栅极偏置电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131218 |