CN103428115B - 一种基于开发板的板间多播光互连网络架构方法 - Google Patents
一种基于开发板的板间多播光互连网络架构方法 Download PDFInfo
- Publication number
- CN103428115B CN103428115B CN201310315787.6A CN201310315787A CN103428115B CN 103428115 B CN103428115 B CN 103428115B CN 201310315787 A CN201310315787 A CN 201310315787A CN 103428115 B CN103428115 B CN 103428115B
- Authority
- CN
- China
- Prior art keywords
- data
- development board
- module
- flow control
- opened
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明提供了一种基于开发板的板间多播光互连网络架构方法。首先构建板间多播光互连网络，输入网络负载参数后传入流控制模块；设定数据发送状态，设定开发板地址信息后传给数据打包模块；经计算和读取得到需要发送的数据流，添加其他数据信息后得到数据包，传送到数据发送模块；再依次进行编码、并串转换、电光转换，等待所有其他开发板的接收；统计发送数据包个数反馈给流控制模块；将光信号依次进行光电转换、解码、串并转换后发送到数据接收模块；进行误码和时延计算，解析发送中的剩余包个数后反馈给流控制模块。本方法所提供的利用多块开发板实现的光互连多播网络，大大提升了网络在带宽、吞吐率、时延等方面的性能，通用性强，成本更低。
Description
技术领域
本发明涉及一种光互连网络架构方法，具体地说是一种基于开发板的板间多播光互连网络架构方法。
背景技术
随着大规模集成电路的发展，传统的电互连方式逐渐显现出带宽低、时延高、能耗高、抗干扰性差等方面的缺点，即所谓“电子瓶颈”。而光互连由于其带宽高、低延时、低能耗、串扰小等特点，倍受未来通信系统的青睐。目前，国内外不少研究机构都开始关注光互连网络的架构，但是这些工作大多都停留在理论及仿真层面，网络架构物理实现的具体解决方案依然缺乏。首先是由于光无法缓存，所以在处理光信号时会比较困难；其次，多芯片互连后的芯片间协同工作需要进行实时通信，大量数据的发送接收给通信带来极大的挑战；最后由于大规模的ASIC验证所需的费用极高。
采用集成光学收发模块（SFP模块）的多FPGA芯片可以搭建已有的较为成熟的光互连网络的基本结构单元，并且可以对该单元做功能性验证及相关的性能分析。基于SFP模块及Aurora协议的模式提供了一套可直接应用的点到点的串行通道数据传输，则可以集中到网络层面的设计。
发明内容
为了解决背景技术中存在的问题，本发明的目的在于提供一种基于开发板的板间多播光互连网络架构方法。
本发明的技术方案的具体方法步骤如下：
1）首先用N块相同的集成有光学收发模块的开发板和两块1×N的光功分器连接成N×N板间多播光互连网络；
2）用户先从每块开发板上的GIPO_DIP_SW键输入需要制定的网络负载参数，将网络负载参数传入流控制模块，作为制定流控制的参数；
3）流控制模块内，根据网络负载参数制定每次发送包的个数与总数据包交换次数，设定当前时刻下本块开发板上数据发送的状态，对于数据发送状态为开启的开发板，则同时根据用户制定的网络流量模型设定下一个周期内的数据发送状态为开启的开发板地址信息后通过数据发送模块传给数据打包模块；
4）数据打包模块内，数据发送状态为开启的开发板内，先用任意一种伪随机码的产生方式算出当前时刻下16bitsRAM存储地址，用16bitsRAM存储地址从存有既定数据的RAM中读出128bytes需要发送的数据流，然后将128bytes需要发送的数据流加上16bits包头标志、16bits包尾标志、16bits数据的RAM存储地址、48bits发包时间戳、32bits发送中的剩余包个数以及16bits路由信息后得到146bytes大小的数据包，再传送到数据发送模块；
5）数据发送模块内，数据发送状态为开启的开发板内，将从数据打包模块发送过来的数据包，以每个周期16bits位宽的速率交给Aurora协议编码，并进行并串转换，发送到光学收发模块，再进行电光转换，等待所有其他开发板的接收；统计从交给Aurora协议编码到进行电光转换的过程中发送数据包的个数后反馈给流控制模块，当发送数据包的个数达到用户所制定的网络负载参数中的发送数据包个数后，停止当前开发板的数据处理；
6）数据接收模块内，数据发送状态为开启的开发板的光信号进入任意一开发板内的光学收发模块后，先进行光电转换，再由Aurora协议解码，然后进行串并转换，以每个周期16bits位宽的速率发送到数据接收模块；在数据接收模块中进行误码和时延的计算，解析从数据发送状态为开启的开发板的光信号到发送到数据接收模块的过程中的32bits发送中的剩余包个数后，反馈给流控制模块；
7）当流控制模块反馈得到的32bits发送中的剩余包个数为零时，如果任意一开发板地址信息等于下一个周期内的数据发送状态为开启的开发板地址信息，则指定该开发板为下一周期的数据发送状态为开启的开发板；
8）性能检测模块：通过在顶层模块中添加ICONIP核和VIOIP核，并将所要观察的任意信号连接到VIOIP核上；用Xilinx公司的ChipScope软件来观察连接到VIOIP核上的信号。
所述的开发板为FPGA芯片。
所述步骤1）中的N是任意大于等于2的整数。
所述步骤4）中的16bits路由信息由8bits当前周期的路由信息与8bits下一个周期的路由信息组成，当前周期的路由信息由数据发送状态为开启的开发板地址信息和接收的开发板地址信息组成，下一个周期的路由信息由数据发送状态为开启的开发板地址信息和接收的开发板地址信息组成。
所述步骤8）中的顶层模块将包括流控制模块、数据打包模块、数据发送模块、数据接收模块与性能检测模块在内的模块进行连接。
本发明具有的有益效果是：
1）本方法所提供的利用多块开发板实现的光互连多播网络，大大提升了网络在带宽、吞吐率、时延等方面的性能。
2）本发明的可扩展性极好，可以扩展成任意N×N的多播光互连网络（N为大于等于2的整数）。
3）能够精确地计算出网络的误码和时延。
4）用FPGA芯片承载和验证光互连网络，设计更加灵活、通用性强、实现的成本更低。
附图说明
图1是本发明的物理链路结构图。
图2是本发明步骤4中数据包的完整格式示意图。
图3是本发明实施例中单个FPGA芯片的架构示意图。
具体实施方式
下面结合附图和实例对本发明作进一步说明。
本发明方法基于N×N板间多播光互连网络，将N块相同的开发板上集成有的光收发模块的光发送端分别与第一光功分器的N个输出口连接，将上述N块开发板上集成有的光收发模块的光接收端分别与第二光功分器的N个输出口连接，第一光功分器与第二光功分器的单输入口对接，形成多播的全光互连结构。
本发明方法的具体步骤如下：
1）首先用N块相同的集成有光学收发模块的开发板和两块1×N的光功分器连接成N×N板间多播光互连网络；
2）用户先从每块开发板上的GIPO_DIP_SW键输入需要制定的网络负载参数，将网络负载参数传入流控制模块，作为制定流控制的参数；
3）流控制模块内，根据网络负载参数制定每次发送包的个数与总数据包交换次数，设定当前时刻下本块开发板上数据发送的状态，对于数据发送状态为开启的开发板，则同时根据用户制定的网络流量模型设定下一个周期内的数据发送状态为开启的开发板地址信息后通过数据发送模块传给数据打包模块；
4）数据打包模块：数据发送状态为开启的开发板内，先用任意一种伪随机码的产生方式算出当前时刻下16bitsRAM存储地址，用16bitsRAM存储地址从存有既定数据的RAM中读出128bytes需要发送的数据流，然后将128bytes需要发送的数据流加上16bits包头标志、16bits包尾标志、16bits数据的RAM存储地址、48bits发包时间戳、32bits发送中的剩余包个数以及16bits路由信息后得到146bytes大小的数据包，再传送到数据发送模块；
5）数据发送模块：数据发送状态为开启的开发板内，将从数据打包模块发送过来的数据包，以每个周期16bits位宽的速率交给Aurora协议编码，并进行并串转换，发送到光学收发模块，再进行电光转换，等待所有其他开发板的接收；统计从交给Aurora协议编码到进行电光转换的过程中发送数据包的个数后反馈给流控制模块，当发送数据包的个数达到用户所制定的网络负载参数中的发送数据包个数后，停止当前开发板的数据处理；
6）数据接收模块：数据发送状态为开启的开发板的光信号进入任意一开发板内的光学收发模块后，先进行光电转换，再由Aurora协议解码，然后进行串并转换，以每个周期16bits位宽的速率发送到数据接收模块；在数据接收模块中进行误码和时延的计算，解析从数据发送状态为开启的开发板的光信号到发送到数据接收模块的过程中的32bits发送中的剩余包个数后，反馈给流控制模块；
7）当流控制模块反馈得到的32bits发送中的剩余包个数为零时，如果任意一开发板地址信息等于下一个周期内的数据发送状态为开启的开发板地址信息，则指定该开发板为下一周期的数据发送状态为开启的开发板；
8）性能检测模块：通过在顶层模块中添加ICONIP核和VIOIP核，并将所要观察的任意信号连接到VIOIP核上；用Xilinx公司的ChipScope软件来观察连接到VIOIP核上的信号。
所述的开发板为FPGA芯片。
所述步骤1）中的N是任意大于等于2的整数。
所述步骤4）中的16bits路由信息由8bits当前周期的路由信息与8bits下一个周期的路由信息组成，当前周期的路由信息由数据发送状态为开启的开发板地址信息和接收的开发板地址信息组成，下一个周期的路由信息由数据发送状态为开启的开发板地址信息和接收的开发板地址信息组成。
所述步骤4）中的数据包的格式依次顺序为：16bits包头标志、16bits路由信息、16bits数据的RAM存储地址、48bits发包时间戳、32bits发送中的剩余包个数、128bytes需要发送的数据流及16bits包尾标志。
所述步骤8）中的顶层模块将包括上述流控制模块、数据打包模块、数据发送模块、数据接收模块与性能检测模块在内的模块进行连接。
本发明的实施例：
1.物理链路建立：如图1，将四片XilinxXUPV5-110T型号FPGA开发板用光纤及光功分器组成一个4×4全互连结构，如此一来，每一个光收发模块（SFP模块）的发送端均能够将光信号传输到各个光收发模块（SFP模块）的接收端，形成多播的互连结构；同时，给每块开发板都设定一个唯一的开发板地址，四块开发板地址依次标记为00、01、10、11。
2.通过XilinxISE软件添加AuroraIP核，添加在生成AuroraIP过程中产生的时钟模块、时钟补偿模块和按键消抖模块。
3.添加新的功能模块，功能模块描述过程：
3.1流控制模块Pck_Control：如图3，用户先从每块开发板上的GIPO_DIP_SW键输入网络负载参数，包括每次发送数据包的个数与总数据包的交换次数，这些参数最终将传入流控制模块Pck_Control，做为制定流控制的参数，该模块根据这些参数制定相应的流控制功能，确定当前时刻下该开发板上数据发送的开启或关断状态，如果是发送板则同时根据网络流量模型确定出下一个周期的发送板地址信息后将其传给数据发送模块。
3.2数据打包模块Packet_Gen：对于发送状态开启的开发板，先用任意一种伪随机码的产生方式算出当前时刻下16bitsRAM存储地址，紧接着用此16bitsRAM存储地址从存有既定数据的RAM中读出128bytes需要发送的数据流，然后再加上16bits包头标志、16bits包尾标志、16bitsRAM存储地址、48bits发包时间戳、32bits发送中的剩余包个数以及16bits路由信息，共146bytes的大小，按照图2的数据包格式进行打包，实现这一过程的模块即图3中的数据打包模块Packet_Gen。
其中，48bits发包时间戳是从复位到当前时刻所经历的时钟周期数，用一个计数器实现；32bits发送中的剩余包个数是指网络参数中的每次数据包的个数减去已发出的数据包个数所得到的数值；16bits路由信息（即发送板和接收板的地址信息）由8bits当前周期的路由信息与8bits下一个周期的路由信息组成。
3.3数据发送模块Frame_Gen：当发送开启，打包完成后的数据，传送到数据发送模块Frame_Gen，然后以每个周期16bits位宽的速率交给Aurora协议编码，并进行并串转换，发送到SFP模块，再进行电光转换，等待所有其他开发板的接收；该模块将统计发送过程中发送数据包的个数后实时地反馈给流控制模块，当发送数据包的个数达到网络负载中设定的每次发送数据包个数后，流控制模块接将停止数据的处理。
3.4数据接收模块Frame_Check：从发送板发送来的光信号进入接收板的SFP模块后，先进行光电转换，然后再由Aurora协议解码，并进行串并转换，最终以每个周期16bits位宽的速率发送到数据接收模块Frame_Check；在数据接收模块Frame_Check内，一方面存储下128bytes发送的数据流，另一方面解析出数据包内的16bits数据的RAM存储地址、48bits发包时间戳、32bits发送中的剩余包个数；用16bits数据的RAM存储地址在存有既定数据的RAM中读取出128bytes数据流后与存储下的128bytes来自发送板的数据流进行比较算出误码；用48bits发包时间戳比照当前的时间戳算出时延；将32bits发送中的剩余包个数实时地反馈给流控制模块，当流控制模块反馈得到的32bits发送中的剩余包个数为零时，如果任意一开发板地址信息等于下一个周期内的数据发送状态为开启的开发板地址信息，则指定该开发板为下一周期的数据发送状态为开启的开发板。
3.5性能检测模块：添加ICONIP核和VIOIP核，并将所要观察的信号（检测模块中的误码、时延等）连接到VIO核上；用Xilinx公司ChipScope软件来观察连接到VIO核上的信号。
3.6设置一顶层模块，将上述时钟模块、时钟补偿模块、按键消抖模块、流控制模块、数据打包模块、数据发送模块、数据接收模块与性能检测模块进行连接。
上述具体实施方式用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。
Claims (4)
1.一种基于开发板的板间多播光互连网络架构方法，其特征在于方法步骤如下：
1)首先用N块相同的集成有光学收发模块的开发板和两块1×N的光功分器连接成N×N板间多播光互连网络；所述步骤1)中的N是任意大于等于2的整数；
2)用户先从每块开发板上的GIPO_DIP_SW键输入需要制定的网络负载参数，将网络负载参数传入流控制模块，作为制定流控制的参数；
3)流控制模块内，根据网络负载参数制定每次发送包的个数与总数据包交换次数，设定当前时刻下本块开发板上数据发送的状态，对于数据发送状态为开启的开发板，则同时根据用户制定的网络流量模型设定下一个周期内的数据发送状态为开启的开发板地址信息后通过数据发送模块传给数据打包模块；
4)数据打包模块内，数据发送状态为开启的开发板内，先用任意一种伪随机码的产生方式算出当前时刻下16bitsRAM存储地址，用16bitsRAM存储地址从存有既定数据的RAM中读出128bytes需要发送的数据流，然后将128bytes需要发送的数据流加上16bits包头标志、16bits包尾标志、16bits数据的RAM存储地址、48bits发包时间戳、32bits发送中的剩余包个数以及16bits路由信息后得到146bytes大小的数据包，再传送到数据发送模块；
5)数据发送模块内，数据发送状态为开启的开发板内，将从数据打包模块发送过来的数据包，以每个周期16bits位宽的速率交给Aurora协议编码，并进行并串转换，发送到光学收发模块，再进行电光转换，等待所有其他开发板的接收；统计从交给Aurora协议编码到进行电光转换的过程中发送数据包的个数后反馈给流控制模块，当发送数据包的个数达到用户所制定的网络负载参数中的发送数据包个数后，停止当前开发板的数据处理；
6)数据接收模块内，数据发送状态为开启的开发板的光信号进入任意一开发板内的光学收发模块后，先进行光电转换，再由Aurora协议解码，然后进行串并转换，以每个周期16bits位宽的速率发送到数据接收模块；在数据接收模块中进行误码和时延的计算，解析从数据发送状态为开启的开发板的光信号到发送到数据接收模块的过程中的32bits发送中的剩余包个数后，反馈给流控制模块；
7)当流控制模块反馈得到的32bits发送中的剩余包个数为零时，如果任意一开发板地址信息等于下一个周期内的数据发送状态为开启的开发板地址信息，则指定该开发板为下一周期的数据发送状态为开启的开发板；
8)性能检测模块：通过在顶层模块中添加ICONIP核和VIOIP核，并将所要观察的任意信号连接到VIOIP核上；用Xilinx公司的ChipScope软件来观察连接到VIOIP核上的信号。
2.根据权利要求1所述的一种基于开发板的板间多播光互连网络架构方法，其特征在于：所述的开发板为FPGA芯片。
3.根据权利要求1所述的一种基于开发板的板间多播光互连网络架构方法，其特征在于：所述步骤4)中的16bits路由信息由8bits当前周期的路由信息与8bits下一个周期的路由信息组成，当前周期的路由信息由数据发送状态为开启的开发板地址信息和接收的开发板地址信息组成，下一个周期的路由信息为数据发送状态由开启的开发板地址信息和接收的开发板地址信息组成。
4.根据权利要求1所述的一种基于开发板的板间多播光互连网络架构方法，其特征在于：所述步骤8)中的顶层模块将包括流控制模块、数据打包模块、数据发送模块、数据接收模块与性能检测模块在内的模块进行连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315787.6A CN103428115B (zh) | 2013-07-25 | 2013-07-25 | 一种基于开发板的板间多播光互连网络架构方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315787.6A CN103428115B (zh) | 2013-07-25 | 2013-07-25 | 一种基于开发板的板间多播光互连网络架构方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103428115A CN103428115A (zh) | 2013-12-04 |
| CN103428115B true CN103428115B (zh) | 2016-06-29 |
Family
ID=49652301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310315787.6A Expired - Fee Related CN103428115B (zh) | 2013-07-25 | 2013-07-25 | 一种基于开发板的板间多播光互连网络架构方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103428115B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103902501A (zh) * | 2014-04-02 | 2014-07-02 | 浙江大学 | 基于fpga开发板的板间光互连网络拓扑结构性能的检测方法 |
| CN104615561B (zh) * | 2014-12-30 | 2017-10-31 | 浙江大学 | 一种基于多输入多输出技术的片上板间光互连传输系统 |
| CN111755436B (zh) * | 2020-07-01 | 2021-12-07 | 无锡中微亿芯有限公司 | 具有实时监测并修正配置信息功能的多裸片fpga |
| CN115509974B (zh) * | 2022-08-03 | 2023-06-20 | 中勍科技股份有限公司 | 一种基于fpga光纤数据收发处理的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1864433A (zh) * | 2003-11-06 | 2006-11-15 | 泰克诺沃斯公司 | 用于在以太无源光网络中进行带宽有效多播的方法和装置 |
| CN101753421A (zh) * | 2008-11-28 | 2010-06-23 | 中兴通讯股份有限公司 | 一种吉比特无源光网络中动态带宽分配方法及装置 |
-
2013
- 2013-07-25 CN CN201310315787.6A patent/CN103428115B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1864433A (zh) * | 2003-11-06 | 2006-11-15 | 泰克诺沃斯公司 | 用于在以太无源光网络中进行带宽有效多播的方法和装置 |
| CN101753421A (zh) * | 2008-11-28 | 2010-06-23 | 中兴通讯股份有限公司 | 一种吉比特无源光网络中动态带宽分配方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的光互连网络技术研究与性能分析;马骧，宋少鸿，杨建义，钱伟，杨铁权，周海权;《光网络》;20130715(第7期);第20-23页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103428115A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103428115B (zh) | 一种基于开发板的板间多播光互连网络架构方法 | |
| CN106612141B (zh) | 一种光纤通道协议通用仿真测试卡及其数据交互方法 | |
| CN202035013U (zh) | 基于gfp的多e1到以太网协议转换器 | |
| CN104780333A (zh) | 基于fpga的高带宽视频源接口适配装置 | |
| CN104022828B (zh) | 一种基于异步通信模式的光纤数据传输方法 | |
| CN106292409B (zh) | 一种基于fpga多速率光纤通讯的实时仿真系统及其仿真方法 | |
| CN104901832B (zh) | 一种航空自组网半实物网络仿真系统 | |
| CN105450475A (zh) | 一种fc交换机测试设备 | |
| CN103902501A (zh) | 基于fpga开发板的板间光互连网络拓扑结构性能的检测方法 | |
| CN102681971A (zh) | 一种基于aurora协议进行FPGA板间高速互连的方法 | |
| CN106598889A (zh) | 一种基于fpga夹层板的sata主控器 | |
| CN204065685U (zh) | 一种光数字继电保护测试仪时间特性检验装置 | |
| CN113141279B (zh) | 一种交换机网状测试系统及方法 | |
| CN103024822B (zh) | 一种节点协同方法及装置 | |
| CN115859906B (zh) | 一种芯片互连系统 | |
| CN100372316C (zh) | 10g网络性能测试仪流量生成与发送电路组件 | |
| CN103346930B (zh) | 网络性能测试仪的测试流生成方法和组件 | |
| CN101599808A (zh) | 一种交叉板测试方法、系统及芯片 | |
| Ding et al. | The research of AFDX system simulation model | |
| CN110519161A (zh) | 一种网关装置及数据协议转换的方法 | |
| CN101547054A (zh) | 基于可编程器件的并行光互连系统的数据接收装置和方法 | |
| CN109660516B (zh) | Mipi c-phy信号发生方法、装置及系统 | |
| Kreider et al. | Open borders for system-on-a-chip buses: A wire format for connecting large physics controls | |
| CN103401724A (zh) | 数据通信性能测试仪及其实现方法 | |
| CN105790966B (zh) | 一种节点交叉搜索方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160629 Termination date: 20180725 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |