CN103424609B - 一种基于分段驱动的电流采样电路 - Google Patents

Abstract

本发明涉及电子电路技术，具体的说是涉及一种基于分段驱动的电流采样电路在降压式稳压电路中的应用。本发明所述的一种基于分段驱动的电流采样电路，为结合电流采样电路与时间数字转换器（TDC）电路的负载电流检测电路，不同于传统结构，将采样管分为多只，采样管也对应成比例的分成多只，每段功率管的源极与电源相连，通过功率管分段控制信号分别控制每一只采样管的工作，从而可在轻负载下减少采样管的工作数量，在高负载心爱增加采样管的工作数量，提高电路的灵活性和检测精度。本发明的有益效果为，相比于传统的电流采样结构，该电路结构灵活性较大，功耗较小，在轻负载下电流采样精度较高。本发明尤其适用于电流采样电路。

Description

一种基于分段驱动的电流采样电路

技术领域

本发明涉及电子电路技术，具体的说是涉及一种基于分段驱动的电流采样电路在降压式稳压电路（也称为BUCK电路）中的应用。

背景技术

集成的降压式电压变换器（BUCK）电路结构示意如图1所示，主要包括一个PMOS管MP、一个NMOS管MN、电感L和电容C组成的滤波电路和控制电路。通过控制模块输出的功率管驱动信号gp和gn分别控制PMOS管和NMOS管的导通时间，来维持输出电压。如何对开关电源进行简单、准确地采样，关系到整个变换器性能的优劣，目前开关电源中常用的电流采样方法有电阻采样，MOSFET采样等。

较为常见的电流采样电路如图2所示，运算放大器OP1分别在采样管MP1和功率管MP的漏极电位进行采样比较，MP1的栅极连接输入端Vmp1，将结果反馈输入到PMOS管M2的栅极，通过改变M2的漏源电阻来改变采样管MP1的漏极电位，将功率管MP和采样管的漏极电位钳位到相等。这样采样管MP1和功率管MP的栅源漏电位均相等，采样电流精度较高。但是这种采样方式在电流较小时，采样精度不高，功耗较大，限制了它的应用。

发明内容

本发明所要解决的技术问题是，针对上述问题，提供一种电流采样电路，实现对宽负载BUCK的电流采集。

本发明解决上述技术问题所采用的技术方案是：一种基于分段驱动的电流采样电路，包括功率管和电流采样电路；其特征在于，还包括时间数字转换器电路、DCM模式检测电路；所述电流采样电路包括多只采样管，所述功率管为多只，还包括多只缓冲器和多只与门；所述采样管、功率管和与门的数量相等，所述缓冲器的数量为采样管和功率管的数量之和；其中，所有与门的一个输入端均连接功率管驱动信号、另一个输入端分别依次连接功率管分段控制信号、输出端分别连接一个缓冲器的输入端；和与门相连接的缓冲器的输出端依次连接每个功率管的栅极，所有功率管的漏极连接作为功率管漏极输出电压端，功率管漏极输出电压端连接电流采样电路的输入端；其他的缓冲器的输入端分别依次连接功率管分段控制信号、输出端分别依次连接每个采样管的栅极；所有采样管和功率管的源极均连接电源VDD；所述DCM模式检测电路的一个输入端连接功率管漏极输出电压端、另一个输入端连接功率管驱动信号、输出端连接时间数字转换器电路的输入端，时间数字转换器电路的输出端为基于分段驱动的电流采样电路的输出端。

本发明总的技术方案，为结合电流采样电路与时间数字转换器（TDC）电路的负载电流检测电路，不同于传统结构，将采样管分为多只，采样管也对应成比例的分成多只，每段功率管的源极与电源相连，通过功率管分段控制信号分别控制每一只采样管的工作，从而可在轻负载下减少采样管的工作数量，在高负载心爱增加采样管的工作数量，提高电路的灵活性和检测精度。DCM模式检测电路为电感电流断续模式检测电路。

具体的，所述DCM模式检测电路包括电流比较器和模式检测逻辑电路；所述电流比较器的同向输入端连接功率管漏极输出电压端、反向输入端接地、输出端连接模式检测逻辑电路的输入端；模式检测逻辑电路的输出端连接时间数字转换器电路的输入端。

具体的，所述模式检测逻辑电路为D触发器，电流比较器的输出端通过反向器连接到D触发器的时钟信号端。

具体的，所述电流采样电路为带负反馈的电流采样电路，包括3只采样管、运算放大器、采样电阻、采样电容、第一至第三PMOS管、第一NMOS管；其中，3只采样管的源极和第三PMOS管的源极接电源VDD，3只采样管的栅极分别依次接3个功率管分段控制信号通过3个反向器输入的3段控制信号、漏极连接在一起并与第一PMOS管的源极和运算放大器的反向输入端连接；运算放大器的同向输入端连接第三PMOS管的漏极和第二PMOS管的漏极、输出端连接第一PMOS管的栅极；第二PMOS管的源极连接功率管漏极输出电压端、栅极连接功率管驱动信号；第三PMOS管的栅极连接功率管驱动信号经反向器后的负功率管驱动信号；第一PMOS管的漏极连接采用电阻的一端和第一NMOS管的源极，第一NMOS管的漏极连接采用电容的一端和电流采样电路的输入端；采样电阻的另一端和采样电容的另一端接地。

本发明的有益效果为，结合传统电流采样电路和TDC结构电路同时对Buck电路的宽负载电流进行高精度采样，相比于传统的电流采样结构，该电路结构灵活性较大，功耗较小，在轻负载下电流采样精度较高。

附图说明

图1为DC-DC变换器结构示意图；

图2为传统的带负反馈的电流采样电路结构示意图；

图3为本发明提出的电流采样电路结构示意图；

图4为实施例结构示意。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

如图3所示，本发明的一种基于分段驱动的电流采样电路，包括功率管和电流采样电路、时间数字转换器（TDC）电路、DCM模式检测电路；电流采样电路包括多只采样管，功率管为多只，采样管和功率管的数量相等、源极均连接电源VDD；功率管的漏极连接作为功率管漏极输出电压端Vsw，功率管漏极输出电压端Vsw连接电流采样电路的输入端，所有功率管的栅极均分别连接一个缓冲器的输出端，VS作为电流采样电路的输出端，所有缓冲器的输入端均分别连接一个与门的输出端，所有与门的一个输入端均连接功率管驱动信号gp、另一个输入端分别依次连接功率管分段控制信号seg[1]、seg[2]、…、seg[m]；所有采样管栅极均分别连接一个缓冲器的输出端，所有缓冲器的输入端分别依次连接功率管分段控制信号gp；DCM模式检测电路的一个输入端连接功率管漏极输出电压端Vsw、另一个输入端连接功率管驱动信号gp、输出端连接时间数字转换器电路的输入端，时间数字转换器电路的输出端为电流采样系统的输出端Out[1:n]，TDC电路为延迟链结构。

实施例：

如图4所示，本例包括带负反馈的电流采样电路，延迟链结构的TDC和DCM模式检测电路。带负反馈的电流采样电路，包括3只采样管、运算放大器、采样电阻、采样电容、第一至第三PMOS管、第一NMOS管；其中，3只采样管的源极和第三PMOS管的源极接电源VDD，3只采样管的栅极分别依次接3个功率管分段控制信号通过3个反向器输入的3段控制信号、漏极连接在一起并与第一PMOS管的源极和运算放大器的反向输入端连接；运算放大器的同向输入端连接第三PMOS管的漏极和第二PMOS管的漏极、输出端连接第一PMOS管的栅极；第二PMOS管的源极连接功率管漏极输出电压端、栅极连接功率管驱动信号；第三PMOS管的栅极连接功率管驱动信号经反向器后的负功率管驱动信号；第一PMOS管的漏极连接采用电阻的一端和第一NMOS管的源极，第一NMOS管的漏极连接采用电容的一端和电流采样电路的输入端；采样电阻的另一端和采样电容的另一端接地。

为了方便描述，下文中采样管用MP1代替，第一至第三PMOS管分别以M2、M3、M4代替，第一NMOS管以M5代替，运算放大器以运动OP1代替，功率管驱动信号以gp代替，功率管驱动信号经反向器后的负功率管驱动信号以ngp代替，

电流采样电路包括分段采样管MP1、运放OP1，采样电阻Rsense和采样保持电容C，采样管的数目与功率管的开启数目的比例始终保持一致，具体的，采样管和功率管的数量m=3，采样管导通与否受到外部功率管分段控制信号seg<1:3>的控制。所述电流采样模块的内部连接关系如下：采样管MP1总共分为三段，它们的源端都连接到电源端，MP1的栅极是三个经过反相器的数字控制码。通过三个数字码可以开启不同数目的采样管。采样管的漏端与运放OP1的反相输入端相连，而OP1的正相输入端通过几个开关连接到功率管MP的漏端。这里所述模块中开关管M3、M4的作用是在所述分段驱动电路模块输出信号gp为低时，功率PMOS管开启，OP1的正相输入端连接到功率PMOS管的漏端;在gp为高时，功率NMOS管关断期间，OP1的正相输入端则通过M4连接到电源。OP1的输出端连接到M2管，M2为PMOS管，其源端反馈回OP1的反相输入端，其漏端与采样电阻Rsense的一端相连，同时与M5的源端相连，M5是一个开关管，其开关动作受到栅电压ngp信号的控制，ngp信号为gp通过一个反相器得到的输出。M5的漏端与采样保持电容C相连。采样电阻Rsense和采样电容的另一端连接到地。本电路的工作原理：当gp信号为低时，意味着功率PMOS管开启，运放OP1的两输入分别连接到采样管的漏端和功率管的漏端，由于运放OP1与M2形成一个闭环，从而使得采样管与功率管的漏端电压相等。同时由于采样管与功率管的源端均接电源电压，栅端都接地，两者都工作在深线性区，那么根据公式：

$I_{\mathrm{pmos}}={\mathrm{\&mu;}}_p\&times;C_{\mathrm{ox}}\&times;{\left(\frac{W}{L}\right)}_{\mathrm{pmos}}\&times;[(V_{\mathrm{gs}}-V_{\mathrm{th}})\&times;(V_{\mathrm{DD}}-V_{\mathrm{sw}})],$

其中，Vgs为功率管栅源电压，Vth表示功率管阀值电压，u_p为迁移率因子，Cox是栅氧电容，可以得到：

$I_{\mathrm{sense}}=\frac{{\left(\frac{W}{L}\right)}_{\mathrm{sense}}}{{\left(\frac{W}{L}\right)}_{\mathrm{pmos}}}\&times;I_{\mathrm{pmos};}$

说明流过两者的电流比就等于它们的W/L的比值，从而实现对功率PMOS管的电流采样。采集的电流流过采样电阻Rsense转换为采样电压，该电压信息同时存储在采样电容C上。当gp信号切换为高时，意味着功率PMOS管关闭，这时流过功率管的电流达到峰值。同时M5栅级电压立刻变低，从而切断采样电阻与电容之间的连接，这样在切换时，采集的电压便保持到电容上。另外，这里运放OP1的正相输入端通过M4连接到电源，通过OP1与M2的钳位，采样管的漏端电压也被挂至电源电压，采样电路停止工作。

本例中所述的DCM模式检测电路包括一个高速的电流比较器和一个模式检测逻辑电路。所述的电流比较器相比于电压比较器有较好的速度优势。当功率PMOS管关断后，Vsw从高电平向下过零时，即电感电流降为0时，此时比较器的输出信号zcd_out由低翻转为高。意味着死区时间结束，应该立即开启功率NMOS管。zcd_out通过一个反相器连接到一个D触发器的clk端，D触发器的D端连接到电源，使能端连接到功率PMOS管的栅信号gp。在gp为低电平期间（即功率PMOS管关断，功率NMOS管开启），如果clk端信号产生一个上升沿（即Vsw由低电平向上过零，电感电流反流），D触发器的输出端将由高翻转为低。表明此时电路工作在DCM模式下。

当电路工作在DCM模式下时，整个电流采样电路，转而使用TDC的方式检测负载电流，所述实施例n=10，输出为OUT[1:10]，具体特征是：根据负载电流与Ton之间的关系，公式中，i_Load是负载电流，V_in是输入电压，V_out是输出电压，T_s是开关周期，将gp的高电平（即功率PMOS管的开启时间Ton）持续的时间量化为一个10位的数字码。

$T_{\mathrm{on}}=D_{\mathrm{dcm}}\&times;T_s=\sqrt{\frac{2L\&times;i_{\mathrm{Load}}\&times;T_s\&times;V_{\mathrm{out}}}{(V_{\mathrm{in}}-V_{\mathrm{out}})\&times;V_{\mathrm{in}}}}$

本例中的TDC电路简单实用，虽然分辨率较低，但用于本实施例中完全可以达到要求，最为重要的是该电路相比于其它的TDC结构，能够在误差容忍范围内有效的反应负载电流的大小，而且其功耗非常低。

结合带负反馈的电流采样电路和TDC电路，所述实施例很好地检测了宽负载的电流大小，相比于传统的电流采样电路，本发明提出的电流采样电路灵活性更大，提高了电流采样电路采样范围，并一定程度上减小了功耗，在自适应分段驱动DC-DC中得到了很好的应用。

Claims (3)

1.一种基于分段驱动的电流采样电路，包括功率管和电流采样电路；其特征在于，还包括时间数字转换器电路、DCM模式检测电路；所述电流采样电路包括多只采样管，所述功率管为多只，还包括多只缓冲器和多只与门；所述采样管、功率管和与门的数量相等，所述缓冲器的数量为采样管和功率管的数量之和；其中，所有与门的一个输入端均连接功率管驱动信号、另一个输入端分别依次连接功率管分段控制信号、输出端分别连接一个缓冲器的输入端；和与门相连接的缓冲器的输出端依次连接每个功率管的栅极，所有功率管的漏极连接作为功率管漏极输出电压端，功率管漏极输出电压端连接电流采样电路的输入端；其他的缓冲器的输入端分别依次连接功率管分段控制信号、输出端分别依次连接每个采样管的栅极；所有采样管和功率管的源极均连接电源VDD；所述DCM模式检测电路的一个输入端连接功率管漏极输出电压端、另一个输入端连接功率管驱动信号、输出端连接时间数字转换器电路的输入端，时间数字转换器电路的输出端为基于分段驱动的电流采样电路的输出端，所述DCM模式检测电路包括电流比较器和模式检测逻辑电路；所述电流比较器的同向输入端连接功率管漏极输出电压端、反向输入端接地、输出端连接模式检测逻辑电路的输入端；模式检测逻辑电路的输出端连接时间数字转换器电路的输入端。

2.根据权利要求1所述的一种基于分段驱动的电流采样电路，其特征在于，所述模式检测逻辑电路为D触发器，电流比较器的输出端通过反向器连接到D触发器的时钟信号端。

3.根据权利要求1或2所述的一种基于分段驱动的电流采样电路，其特征在于，所述电流采样电路为带负反馈的电流采样电路，包括3只采样管、运算放大器、采样电阻、采样电容、第一至第三PMOS管、第一NMOS管；其中，3只采样管的源极和第三PMOS管的源极接电源VDD，3只采样管的栅极分别依次接3个功率管分段控制信号通过3个反向器输入的3段控制信号、漏极连接在一起并与第一PMOS管的源极和运算放大器的反向输入端连接；运算放大器的同向输入端连接第三PMOS管的漏极和第二PMOS管的漏极、输出端连接第一PMOS管的栅极；第二PMOS管的源极连接功率管漏极输出电压端、栅极连接功率管驱动信号；第三PMOS管的栅极连接功率管驱动信号经反向器后的负功率管驱动信号；第一PMOS管的漏极连接采用电阻的一端和第一NMOS管的源极，第一NMOS管的漏极连接采用电容的一端和电流采样电路的输入端；采样电阻的另一端和采样电容的另一端接地。