CN103414333B - 一种有源功率因数校正控制器 - Google Patents

Abstract

本发明涉及电子电路技术，具体的说是涉及一种有源功率因数校正控制器。本发明所述的一种有源功率因数校正控制器，包括电流采样模块、功率器件、误差放大器、补偿网络、乘除法调制电路、迟滞比较模块、逻辑模块和驱动模块，通过电流采样模块采集电感电流，然后通过迟滞比较模块对电感电流的波形和输出波形进行迟滞比较，从而控制占空比，实现平均电流迟滞控制模式，同时反馈信号和输入的正弦波经过乘法器的调制，达到功率因数校正。本发明的有益效果为，相对传统模式具有响应速度快，外接电感小的优点，并大大减小了PCB板的体积，对补偿网络要求低，还减小了芯片面积和功耗。本发明尤其适用于有源功率因数校正控制器。

Description

一种有源功率因数校正控制器

技术领域

本发明涉及电子电路技术，具体的说是涉及一种有源功率因数校正控制器。

背景技术

因为输入电路的原因，开关模式电源对于电网电源表现为非线性阻抗，输入电路通常由半波或全波整流器及其后面的储能电容器组成，该电容器能够将电压维持在接近于输入正弦波峰值电压值处，直到下一个峰值到来时电容再进行充电，此时电容只在输入波形的各峰处吸收电流，此时的电流脉冲能量很大，大约为平均电流的5到10倍。在这种情况下，对于进行所需工作要求的有功功率而言，从电网电源吸收的电流很大，增加了配电发电以及相关过程中的基本设备有关的损耗和成本。由于此时电流具有高次谐波，增加了与使用相同电源供电的其他器件之间的干扰。而在理想情况下，电器应该表现为一个纯电阻的负载，这就需要用到功率因数校正控制器。随着减小谐波标准的广泛应用，更多的电源设计结合了功率因数校正功能。目前常用的功率因数校正器为通过在内部产生PWM波来控制占空比，控制模式主要是电压模式和电流模式，电压模式的缺点是环路增益受输入电压的影响较大，连续模式的环路中有双极点；电流模式的缺点是，占空比大于50%的时候会发生扰动，形成环路的振荡，因此需要斜率补偿。

发明内容

本发明所要解决的技术问题，就是针对目前功率因数校正器存在的上述问题，提出一种有源功率因数校正控制器。

本发明解决上述技术问题所采用的技术方案是：一种有源功率因数校正控制器，包括电流采样模块、功率器件、逻辑模块和驱动模块，其特征在于，还包括误差放大器、补偿网络、乘除法调制电路和迟滞比较模块，所述功率器件为功率场效应晶体管，所述误差放大器的负极输入端连接反馈电压、正极输入端连接基准电压、输出端与补偿网络的输入端连接，所述补偿网络的输出端与乘除法调制电路的第一输入端连接，所述乘除法调制电路的第二输入端连接交流电压输入端、输出端与迟滞比较模块的正输入端连接，所述迟滞比较模块的负输入端与电流采样模块的输出端连接、输出端与逻辑模块的输入端连接，所述逻辑模块的输出端与驱动模块的输入端连接，所述驱动模块的输出端与功率场效应晶体管的栅极连接，所述场效应晶体管的源极接地、漏极与电流采样模块的输入端连接。

本发明总的技术方案，通过电流采样模块采集电感电流，然后通过迟滞比较模块对电感电流的波形和输出波形进行迟滞比较，从而控制占空比，实现平均电流迟滞控制模式，同时反馈信号和输入的正弦波经过乘法器的调制，达到功率因数校正。

具体的，所述电流采样模块包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻RS1、电感L和第一运算放大器，所述第一运算放大器的输出端连接第一电阻R1的一端作为电流采样模块的采样输出端、负输入端连接第一电阻R1的另一端和第二电阻R2的一端、正输入端连接第三电阻R3的一端，第二电阻R2的另一端和第五电阻RS1的一端连接功率场效应晶体管的漏极，第五电阻RS1的另一端连接电感L和第三电阻R3的另一端和第四电阻R4的一端，电感L的另一端连接输入端，第四电阻R4的另一端接地。

具体的，所述乘除法调制器包括第一电压输入端Vin1、第二电压输入端Vin2、第一电压转电流模块、第二电压转电流模块、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和乘法器模块，第一电压输入端Vin1与第一电压转电流模块的输入端连接，第一电压转电流模块的输出端与第一晶体管Q1的集电极、第二晶体管Q2的基极和第三晶体管Q3的基极连接，第一晶体管Q1的基极与第二晶体管Q2的发射极和第二电压转电流模块的输出端连接，第二电压输入端Vin2与第二电压转连接模块的输入端连接，第三晶体管Q3的发射极与乘法器模块的一端和第四晶体管Q4的基极连接，第四晶体管Q4的集电极为电流输出端，第二晶体管Q2的集电极、第一电压转电流模块的一端和第三晶体管Q3的集电极接VDD，第四晶体管Q4的发射极、乘法器的另一端、第一晶体管Q1的发射极和第二电压转电流模块的一端均接地。

进一步的，所述迟滞比较模块包括第一比较器、第二比较器、第二运算放大器、第六电阻R5、第七电阻R6、第八电阻R7、第九电阻R8，所述第六电阻R5的一端与乘除法调制电路的输出端连接，另一端与第七电阻R6的一端、第二运算放大器的正输入端和第二比较器的正输入端连接，所述第二运算放大器的负输入端与第八电阻R7的一端和第九电阻R8的一端连接，第九电阻R8的另一端与第二运算放大器的输出端和第一比较器的负输入端连接，第一比较器的正输入端和第二比较器的负输入端与电流采样模块的输出端连接，第八电阻R7的另一端和第七电阻R6的另一端均接地。

进一步的，所述迟滞比较模块包括第一运算器、第二运算器、第三比较器和第四比较器，所述第一运算器和第二运算器的输入端与乘除法调制电路的输出端连接，第一运算器的另一输入端和第二运算器的另一输入端分别于基准电压连接，第一运算器的输出端与第三比较器的负输入端连接，第二运算器的输出端与第四比较器的正输入端连接，第三比较器的正输入端和第四比较器的负输入端与电流采样模块的输出端连接。

为了保证电路的稳定性，还包括检查模块和保护模块，检查模块用于检测控制器在工作时的参数（输入输出电压，温度等），保护模块用于给控制器提供保护，当检测模块输出错误信号时，保护模块会被使能保护整个控制器。

本发明的有益效果为，相对传统模式具有响应速度快，外接电感小的优点，并大大减小了PCB板的体积，对补偿网络要求低，只需要一阶的RC网络就可以使环路稳定，还通过除去了斜率补偿模块，减小了芯片面积和功耗。

附图说明

图1为本发明的一种有源功率因数校正控制器的逻辑框图；

图2为本发明的电流采样模块的电路原理图；

图3为本发明的乘除法调制器的电路原理图；

图4为本发明的迟滞比较器模块的一种电路原理图；

图5为本发明的迟滞比较器模块的另一种电路原理图；

图6为实施例1的电路原理图；

图7为实施例2的电路原理图；

图8为功率因数校正的波形。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

迟滞比较器是一个具有迟滞回环传输特性的比较器。在反相输入单门限电压比较器的基础上引入正反馈网络，就组成了具有双门限值的反相输入迟滞比较器。由于反馈的作用这种比较器的门限电压是随输出电压的变化而变化的。它的灵敏度低一些，但抗干扰能力却大大提高。

如图1所示，本发明所述的一种有源功率因数校正控制器，包括电流采样模块、功率器件、误差放大器、补偿网络、乘除法调制电路、迟滞比较模块、逻辑模块和驱动模块，所述功率器件为功率场效应晶体管，所述误差放大器的负极输入端连接反馈电压、正极输入端连接基准电压、输出端与补偿网络的输入端连接，所述补偿网络的输出端与乘除法调制电路的第一输入端连接，所述乘除法调制电路的第二输入端连接交流电压输入端、输出端与迟滞比较模块的正输入端连接，所述迟滞比较模块的负输入端与电流采样模块的输出端连接、输出端与逻辑模块的输入端连接，所述逻辑模块的输出端与驱动模块的输入端连接，所述驱动模块的输出端与功率场效应晶体管的栅极连接，所述场效应晶体管的源极接地、漏极与电流采样模块的输入端连接。

本发明所述的控制器架构实现方式简单，可以对输入进行功率因数校正，并使输出恒流或者恒压。该控制器始终工作于连续电流模式，这种功率因数校正电路相对于断续模式具有电流纹波小，适合于大功率（大于250W）下应用。该控制器采样迟滞控制，相对负载调整响应速度比较快，并采用平均电流模式，可自带过流和短路保护功能，相对于峰值电流模式的控制器更精确的跟随设定电流值，噪声抑制能力强，自身产生的噪声小并且不需要斜率补偿电路即可使得环路稳定工作。

主要为利用迟滞比较器的特征，对采集的电感电流的波形和输出波形进行迟滞比较，从而控制占空比，实现平均电流迟滞控制模式，同时反馈信号和输入的正弦波经过乘法器的调制，达到功率因数校正。

如图2所示，为一种具体的电流采样模块的电路结构，功率场效应器件为功率场效应晶体管M1，包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻RS1、电感L和第一运算放大器，所述第一运算放大器的输出端连接第一电阻R1的一端作为电流采样模块的采样输出端、负输入端连接第一电阻R1的另一端和第二电阻R2的一端、正输入端连接第三电阻R3的一端，第二电阻R2的另一端和第五电阻RS1的一端连接功率场效应晶体管M1的漏极，第五电阻RS1的另一端连接电感L和第三电阻R3的另一端和第四电阻R4的一端，电感L的另一端连接输入端，第四电阻R4的另一端接地。

其中，第五电阻RS1为采样电阻，第五电阻RS1的一端连接电感L，另一端连接功率场效应晶体管M1的高位漏极，第一运算放大器、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4构成差动放大器，输出第五电阻RS1两端的电压差并放大。这里设定R₁＝R₂，R₃＝R₄，得到公式：

$V_{\mathrm{sense}1}=\frac{R_1}{R_2}\left(I_L{R}_{s1}\right);$

式中V_sense1为第五电阻RS1做为采样电阻的输出电压，I_L为电感电流。

如图3所示，为一种具体的乘除法调制器的电路结构，包括第一电压输入端Vin1、第二电压输入端Vin2、第一电压转电流模块、第二电压转电流模块、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和乘法器模块，第一电压输入端Vin1与第一电压转电流模块的输入端连接，第一电压转电流模块的输出端与第一晶体管Q1的集电极、第二晶体管Q2的基极和第三晶体管Q3的基极连接，第一晶体管Q1的基极与第二晶体管Q2的发射极和第二电压转电流模块的输出端连接，第二电压输入端Vin2与第二电压转连接模块的输入端连接，第三晶体管Q3的发射极与乘法器模块的一端和第四晶体管Q4的基极连接，第四晶体管Q4的集电极为电流输出端，第二晶体管Q2的集电极、第一电压转电流模块的一端和第三晶体管Q3的集电极接VDD，第四晶体管Q4的发射极、乘法器的另一端、第一晶体管Q1的发射极和第二电压转电流模块的一端均接地。

其中，第一电压转电流模块和第二电压转电路模块分别将第一输入电压Vin1和第二输入电压Vin2转换为电流i1、i2，即：

i1＝k₁Vin1；

i2＝k₂Vin2；

输入电流i1正端连接到第二晶体管Q2、第三晶体管Q3的基极和第一晶体管Q1的集电极，第一晶体管Q1的基极连接到第二晶体管Q2的发射极和输入电流i2的负端，第三晶体管Q3的发射极连接到第四晶体管Q4的基极和乘法器模块产生的偏置输入电流Ibias的负端，第一晶体管Q1和第四晶体管Q4的发射极接地电位，第二晶体管Q2、第三晶体管Q3的集电极接至Vdd，电流io通过第四晶体管Q4的集电极输出。根据三极管电压V_be的计算公式：

$V_{\mathrm{be}}=\frac{\mathrm{KT}}{q}1n\frac{i_c}{I_{s1}};$

可得：

V_be(Q4)＝V_be(Q1)+V_be(Q2)-V_be(Q3)；

可得输出电流： $\mathrm{io}=\frac{i1i2I_{s3}{I}_{s4}}{{\mathrm{IbiasI}}_{s1}{I}_{s2}}=k_3\frac{i1i2}{\mathrm{Ibias}}=k1k2k3\frac{\mathrm{Vin}1\mathrm{Vin}2}{\mathrm{Ibias}}=K\left(\mathrm{Vin}1\mathrm{Vin}2\right),$ （K是静电力常数）。

如图4所示，为一种具体的迟滞比较模块的电路结构，包括第一比较器、第二比较器、第二运算放大器、第六电阻R5、第七电阻R6、第八电阻R7、第九电阻R8，所述第六电阻R5的一端与乘除法调制电路的输出端连接，另一端与第七电阻R6的一端、第二运算放大器的正输入端和第二比较器的正输入端连接，所述第二运算放大器的负输入端与第八电阻R7的一端和第九电阻R8的一端连接，第九电阻R8的另一端与第二运算放大器的输出端和第一比较器的负输入端连接，第一比较器的正输入端和第二比较器的负输入端与电流采样模块的输出端连接，第八电阻R7的另一端和第七电阻R6的另一端均接地。

其中，第六电阻R5、第七电阻R6起限流的作用，通过设定该两个电阻的比可以限制流过功率器件的电流大小，同时电阻分压形成了迟滞比较器模块的下限电压VL1。第二运算放大器、第八电阻R7、第九电阻R8构成同向放大器，产生迟滞比较器模块的上限电压VH1。迟滞比较器模块的负输入端接入的是电感电流采样模块输出的采样波形，当采样电压高于上限电压VH1时，第一比较器输出端R_IN产生高电平，当采样电压低于下限电压VL1时，第二比较器输出端S_IN产生高电平。两个比较器的输出端接入逻辑模块产生进而控制功率器件的栅信号。

根据公式：

$V_{L1}=V_{\mathrm{mu}}\frac{R_6}{R_5+R_6};$

$V_{H1}=V_{L1}\frac{R_7+R_8}{R_7}=V_{\mathrm{mu}}\frac{R_6(R_7+R_8)}{R_7(R_5+R_6)};$

可得到V_mu，为乘除法调制器输出到比较器模块的同向输入电压。

如图5所示，为另一种具体的迟滞比较模块的电路结构，包括第一运算器、第二运算器、第三比较器和第四比较器，所述第一运算器和第二运算器的输入端与乘除法调制电路的输出端连接，第一运算器的另一输入端和第二运算器的另一输入端分别于基准电压连接，第一运算器的输出端与第三比较器的负输入端连接，第二运算器的输出端与第四比较器的正输入端连接，第三比较器的正输入端和第四比较器的负输入端与电流采样模块的输出端连接。

其中，乘除法调制器的输出信号进入第一运算器和第二运算器的同相端，这个信号经过两个运算器模块后得到第三比较器的上限电位VH2和第四比较器的下限电位VL2。两个运算器模块的作用是将输入信号和基准信号进行加减乘除等一系列运算，从而得到所需要的VH2、VL2，VH2输入到第三比较器的反相输入端，VL2输入到第四比较器的同相输入端。迟滞比较器模块的负输入端接入的是电感电流采样模块输出的采样波形，当采样电压高于上限电压VH2时，第三比较器输出端R_IN产生高电平，当采样电压低于下限电压VL2时，第四比较器输出端S_IN产生高电平。比较器的输出端接入逻辑模块产生进而控制功率器件的栅信号。

根据公式：

V_H2＝f₁(V_mu,V_ref1,V_ref2)；

V_L2＝f₂(V_mu,V_ref1,V_ref2)；

可得V_mu，为误差放大器经过补偿网络的比较器同向输入电压，f₁、f₂分别为第一运算器和第二运算器的函数，V_ref1、V_ref2为基准信号。

实施例1：

如图6所示，本例是将有源功率因数校正控制器用于恒压输出。交流输入电压经过由二极管D1、D2、D3和D4组成的整流桥整流后流入电感L0的一端，电感L0的另一端连接电感电流采样模块。电感电流采样模块的另一端接功率管的漏极（集电极）及续流二极管D1的阳极，续流二极管D1的阴极连接到电容C_load、负载电阻R_load及电阻分压器Ra，电阻Rb及分压器的另一端接地。电阻分压器Ra和Rb采样整流后的信号，将其输入到乘除法调制器的一个输入端，从而达到功率因数校正的目的。正常工作时，由于误差放大器两输入端电压近似相等，电阻分压器Ra和Rb确定了输出电压的大小为：

实施例2：

如图7所示，本例是有源功率因数校正控制器的一种离线式应用方案。和实施例1的区别在于，通过采用电压分别采样模块1的采样电压1和采样模块2的采样电压，实现一种分步采样的方法来采样电感电流，从而达到校正输入电压电流和稳定输出电压（电流）的效果。

结果波形如图8所示，电感在输入电压的迟滞区间充放电形成图中的波形，可以看出电感电流的平均值跟随输入电压的变化，达到了功率因数校正的效果。

Claims (3)

1.一种有源功率因数校正控制器，包括电流采样模块、功率器件、逻辑模块和驱动模块，其特征在于，还包括误差放大器、补偿网络、乘除法调制电路和迟滞比较模块，所述功率器件为功率场效应晶体管，所述误差放大器的负极输入端连接反馈电压、正极输入端连接基准电压、输出端与补偿网络的输入端连接，所述补偿网络的输出端与乘除法调制电路的第一输入端连接，所述乘除法调制电路的第二输入端连接交流电压输入端、输出端与迟滞比较模块的正输入端连接，所述迟滞比较模块的负输入端与电流采样模块的输出端连接、输出端与逻辑模块的输入端连接，所述逻辑模块的输出端与驱动模块的输入端连接，所述驱动模块的输出端与功率场效应晶体管的栅极连接，所述功率场效应晶体管的源极接地、漏极与电流采样模块的输入端连接；

所述电流采样模块包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻RS1、电感L和第一运算放大器，所述第一运算放大器的输出端连接第一电阻R1的一端作为电流采样模块的采样输出端、负输入端连接第一电阻R1的另一端和第二电阻R2的一端、正输入端连接第三电阻R3的一端，第二电阻R2的另一端和第五电阻RS1的一端连接功率场效应晶体管的漏极，第五电阻RS1的另一端连接电感L和第三电阻R3的另一端和第四电阻R4的一端，电感L的另一端连接输入端，第四电阻R4的另一端接地；

所述乘除法调制电路包括第一电压输入端Vin1、第二电压输入端Vin2、第一电压转电流模块、第二电压转电流模块、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和乘法器模块，第一电压输入端Vin1与第一电压转电流模块的输入端连接，第一电压转电流模块的输出端与第一晶体管Q1的集电极、第二晶体管Q2的基极和第三晶体管Q3的基极连接，第一晶体管Q1的基极与第二晶体管Q2的发射极和第二电压转电流模块的输出端连接，第二电压输入端Vin2与第二电压转电流模块的输入端连接，第三晶体管Q3的发射极与乘法器模块的一端和第四晶体管Q4的基极连接，第四晶体管Q4的集电极为电流输出端，第二晶体管Q2的集电极、第一电压转电流模块的一端和第三晶体管Q3的集电极接VDD，第四晶体管Q4的发射极、乘法器模块的另一端、第一晶体管Q1的发射极和第二电压转电流模块的一端均接地。

2.根据权利要求1所述的一种有源功率因数校正控制器，其特征在于，所述迟滞比较模块包括第一比较器、第二比较器、第二运算放大器、第六电阻R5、第七电阻R6、第八电阻R7、第九电阻R8，所述第六电阻R5的一端与乘除法调制电路的输出端连接，另一端与第七电阻R6的一端、第二运算放大器的正输入端和第二比较器的正输入端连接，所述第二运算放大器的负输入端与第八电阻R7的一端和第九电阻R8的一端连接，第九电阻R8的另一端与第二运算放大器的输出端和第一比较器的负输入端连接，第一比较器的正输入端和第二比较器的负输入端与电流采样模块的输出端连接，第八电阻R7的另一端和第七电阻R6的另一端均接地。

3.根据权利要求1所述的一种有源功率因数校正控制器，其特征在于，所述迟滞比较模块包括第一运算器、第二运算器、第三比较器和第四比较器，所述第一运算器和第二运算器的输入端与乘除法调制电路的输出端连接，第一运算器的另一输入端和第二运算器的另一输入端分别于基准电压连接，第一运算器的输出端与第三比较器的负输入端连接，第二运算器的输出端与第四比较器的正输入端连接，第三比较器的正输入端和第四比较器的负输入端与电流采样模块的输出端连接。