CN103412761A - 基于fpga的多功能综合设计平台及其控制方法 - Google Patents
基于fpga的多功能综合设计平台及其控制方法 Download PDFInfo
- Publication number
- CN103412761A CN103412761A CN2013103743514A CN201310374351A CN103412761A CN 103412761 A CN103412761 A CN 103412761A CN 2013103743514 A CN2013103743514 A CN 2013103743514A CN 201310374351 A CN201310374351 A CN 201310374351A CN 103412761 A CN103412761 A CN 103412761A
- Authority
- CN
- China
- Prior art keywords
- fpga
- module
- design platform
- multifunctional comprehensive
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明公开了一种基于FPGA的多功能综合设计平台及其控制方法,包括MCU模块和FPGA模块,其中,所述MCU模块和FPGA模块的控制端口通过通用输入输出总线相连,所述MCU模块的数据端口通过内部数据总线和共享双口存储器的一个端口相连,所述FPGA模块的数据端口通过内部数据总线和共享双口存储器的另一个端口相连;所述MCU模块和FPGA模块还通过内部数据总线和高速片外存储模块相连。本发明提供的多功能综合设计平台及其控制方法,采用MCU模块和FPGA模块组合,根据用户配置自动生成FPGA代码,通过网络动态应用FPGA映像到网络设备中,并对整个网络进行统一的管理与控制,从而提供统一的软硬件接口和丰富的模块库,大大提高设计效率。
Description
技术领域
本发明涉及一种多功能综合设计平台及其控制方法,尤其涉及一种其于FPGA的多功能综合设计平台及其控制方法。
背景技术
以Xilinx和Altera为首的四大美国FPGA厂商占据了全球份额的近99%。配套的EDA开发软件也被这些公司或者国外的第三方公司垄断,但这种局面仅仅局限于传统的EDA软件,比如基于底层设计语言Verilog/VHDL的设计、仿真、综合、实现工具;面对于新兴的基于高层开发语言(HLS)的EDA工具,虽然有很多厂商投入这方面的研究,但还没有一家做大、做好。下面对市场主要产品做下分析:
1.Xilinx公司的System Generator for DSP是一个针对Math Works公司Simulink的插件,用来进行基于Xilinx FPGA的数字信号处理(DSP)设计。用户在Simulink里的DSP设计可以在经过仿真之后自动编译成可综合的硬件描述语言(HDL)。生成的HDL可以经过调用Xilinx工具来生成FPGA配置代码。该产品只用来设计模块,且仅仅面向DSP应用。
2.Xilinx公司的AutoESL,是刚被收购的一个高层综合(HLS)工具,可以使用C/C++/SystemC来进行FPGA设计。从被最大的FPGA厂商收购这一事件所折射出的信息来看,HLS确实是EDA行业的趋势所在。与该技术类似的还有Impulse公司的ImpulseC、Mentor Graphics公司的Handcl-C。此类工具仅提供传统的编程方式和单级的开发模式来实现用户功能,并不能为各类有不同专业背景但不具备HLS经验和更不具备底层硬件知识的开发人员提供易用的开发平台。
3.National Instrument(NI)公司开发的LabView是一种基于图形化G语言的开发工具,并能自动生成FPGA配置代码,是最接近该项目的设计平台的一个商业产品。NI LabView的用途是进行虚拟仪器设计,开发和运用FPGA进行高速的数据采集和测量。
由上可见,现有的设计平台受平台本身的限制,不能提供统一的软硬件接口和丰富的模块库,不能面向多领域的开发人员跨专业的开发。
发明内容
本发明所要解决的技术问题是提供一种基于FPGA的多功能综合设计平台及其控制方法,能够提供统一的软硬件接口和丰富的模块库,面向多领域的开发人员跨专业的开发,大大提高开发设计效率。。
本发明为解决上述技术问题而采用的技术方案是提供一种基于FPGA的多功能综合设计平台,包括MCU模块和FPGA模块,其中,所述MCU模块和FPGA模块的控制端口通过通用输入输出总线相连,所述MCU模块的数据端口通过内部数据总线和共享双口存储器的一个端口相连,所述FPGA模块的数据端口通过内部数据总线和共享双口存储器的另一个端口相连;所述MCU模块和FPGA模块还通过内部数据总线和高速片外存储模块相连。
上述的基于FPGA的多功能综合设计平台及其控制方法,其中,所述MCU模块和以太网交换机、3D视频播放器、2D-3D转换器、超高清视频编码解码、加密解密器、车载智能系统相连。
本发明为解决上述技术问题还提供一种上述基于FPGA的多功能综合设计平台的控制方法,其中,包括如下步骤:a)对生成FPGA代码的项目进行管理;b)对生成、倒入的各粒度模块进行管理;c)根据用户配置自动生成FPGA代码;d)通过网络动态应用FPGA映像到网络设备中,并对整个网络进行统一的管理与控制。
上述的基于FPGA的多功能综合设计平台的控制方法,其中,所述步骤a)包括如下过程:新建项目、打开项目、关闭项目、删除项目、保存/另存项目、以及最近打开项目列表。
上述的基于FPGA的多功能综合设计平台的控制方法,其中,所述步骤b)包括如下过程:打开模块库、关闭模块库、保存/另存模块库、倒入倒出模块库、模块参数输入以及选择模块图标。
上述的基于FPGA的多功能综合设计平台的控制方法,其中,所述步骤c)包括如下过程:c1)通过拖拽从不同粒度的模块库中选择已有的模块,并放置在工作空间内;c2)通过双击或右键打开所选单个或多个模块配置窗口,并根据模块类型进行用户配置,并进行保存;c3)对放置在工作空间内的多个模块间进行粘连生成控制逻辑;c4)根据用户配置,转化生成该设备的FPGA代码。
上述的基于FPGA的多功能综合设计平台的控制方法,其中,所述步骤d)包括如下过程:d1)客户端选择FPGA映像,并通过网络从服务端传输并订约到客户端;d2)查看设计平台下的网络设备状况;d3)注册、注销设计平台下的网络设备。
本发明对比现有技术有如下的有益效果:本发明提供的基于FPGA的多功能综合设计平台及其控制方法,采用MCU模块和FPGA模块组合,根据用户配置自动生成FPGA代码,通过网络动态应用FPGA映像到网络设备中,并对整个网络进行统一的管理与控制,从而能够提供统一的软硬件接口和丰富的模块库,面向多领域的开发人员跨专业的开发,大大提高开发设计效率。
附图说明
图1为本发明基于FPGA的多功能综合设计平台架构示意图;
图2为本发明基于FPGA的多功能综合设计平台控制流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的描述。
图1为本发明基于FPGA的多功能综合设计平台架构示意图。
请参见图1,本发明提供的基于FPGA的多功能综合设计平台包括MCU模块和FPGA模块,其中,所述MCU模块和FPGA模块的控制端口通过通用输入输出总路线相连,数据端口通过共享双口存储器相连,即所述MCU模块的数据端口通过内部数据总路线和共享双口存储器的一个端口相连,所述FPGA模块的数据端口通过内部数据总线和共享双口存储器的另一个端口相连;所述MCU模块和FPGA模块还通过内部数据总路线和高速片外存储模块相连。
本发明提供的基于FPGA的多功能综合设计平台及其控制方法,其中,所述MCU模块和以太网交换机、3D视频播放器、2D-3D转换器、超高清视频编码解码、加密解密器、车载智能系统相连。
图2为本发明基于FPGA的多功能综合设计平台控制流程示意图。
请继续参见图2,本发明还提供一种上述基于FPGA的多功能综合设计平台的控制方法,包括如下步骤:
步骤S1:对生成FPGA代码的项目进行管理;如:新建项目、打开项目、关闭项目、删除项目、保存/另存项目、以及最近打开项目列表。
步骤S2:对生成、倒入的各粒度模块进行管理;具体可包括如下过程:打开模块库、关闭模块库、保存/另存模块库、倒入倒出模块库、模块参数输入以及选择模块图标。
步骤S3:根据用户配置自动生成FPGA代码;具体可包括如下过程:c1)通过拖拽从不同粒度的模块库中选择已有的模块,并放置在工作空间内;c2)通过双击或右键打开所选单个或多个模块配置窗口,并根据模块类型进行用户配置,并进行保存;c3)对放置在工作空间内的多个模块间进行粘连生成控制逻辑:c4)根据用户配置,转化生成该设备的FPGA代码。
步骤S4:通过网络动态应用FPGA映像到网络设备中,并对整个网络进行统一的管理与控制:具体可包括如下过程:d1)客户端选择FPGA映像,并通过网络从服务端传输并订约到客户端;d2)查看设计平台下的网络设备情况;d3)注册、注销设计平台下的网络设备。
本发明提供的基于FPGA的多功能综合设计平台及其控制方法,采用软硬件协同定义框架,在软件和硬件层面上分别提供科学易用的通用软硬件接口,打造出一个不限应用领域的快速开发平台和智能高性能终端设备。主要创新点总结如下:
1.多领域软硬件综合设计平台(EDA)
该软件开发平台是本项目的核心内容之一,它面向普通用户和企业级用户,运用软硬件协同设计技术(Software/Hardware Co-Design),在简单易用的软件集成开发环境下,提供大量方便灵活的模块库和高层开发语言,通过统一的软件接口,使普通开发人员和企业级开发人员能根据自身需要开发出专业高性能计算机设备,而不需要具备专业硬件知识。用户还能通过该软件平台进行二次开发,从而扩展模块库。对于企业级用户来说,在大规模应用该平台之后,可使用该平台配套的集中管理软件对其进行基于物联网、互联网的监控与管理操作。并可实现基于需求的动态功能分配,比如说动态的改变3个语音网关的组合,使其根据现在网络数据的情况变成1个语音网关和2个高清视频网关的组合。
2.运用该平台开发出的高性能动态计算设备
该高性能动态硬件计算设备是本项目的另一个核心内容之一,它利用该系统的可重构性(reconfigurable)和高性能,个人用户可以根据自身需求动态的改变现有硬件的功能,这将引领一种全新的类似于智能手机软件市场的硬件消费模式及巨大的产业链。这个独特性可使已购硬件完成更大的功能转变,比如说从一个无线路由器转变成了游戏机,又转变成了3D播放器,这些是仅仅靠运行不同的软件或者升级固件所不能达到的。这种变更可以通过本地实现,也可以通过网络以可控制的方式实现,且不受次数限制。而且设备间使用统一的硬件接口,便于并入物联网中。同时该设备具有自我学习功能,能感知周围环境变化,对自身特点做出动态调整。
3.软硬件协同定义网络(SHINE)构架
作为本项目重要的理论创新,SHINE是一种智能构架,它多粒度地支持组件、子系统、接口、节点、以及完整网络的请求式(on-demand)重构,在统一的硬件基础上提供多种应用与服务。该技术从软、硬件双维空间着手,对终端设备进行动态终的功能性与结构性的改变,从而使那些运用到物联网上的智能设备具有自我感知、自我优化、自我定义的特性成为现实。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (7)
1.一种基于FPGA的多功能综合设计平台,包括MCU模块和FPGA模块,其特征在于,所述MCU模块和FPGA模块的控制端口通过通用输入输出总线相连,所述MCU模块的数据端口通过内部数据总线和共享双口存储器的一个端口相连,所述FPGA模块的数据端口通过内部数据总线和共享双口存储器的另一个端口相连;所述MCU模块和FPGA模块还通过内部数据总线和高速片外存储模块相连。
2.如权利要求1所述的基于FPGA的多功能综合设计平台及其控制方法,其特征在于,所述MCU模块和以太网交换机、3D视频播放器、2D-3D转换器、超高清视频编码解码、加密解密器、车载智能系统相连。
3.一种如权利要求1所述的基于FPGA的多功能综合设计平台的控制方法,其特征在于,包括如下步骤:
a)对生成FPGA代码的项目进行管理;
b)对生成、倒入的各粒度模块进行管理;
c)根据用户配置自动生成FPGA代码;
d)通过网络动态应用FPGA映像到网络设备中,并对整个网络进行统一的管理与控制。
4.如权利要求3所述的基于FPGA的多功能综合设计平台的控制方法,其特征在于,所述步骤a)包括如下过程:新建项目、打开项目、关闭项目、删除项目、保存/另存项目、以及最近打开项目列表。
5.如权利要求3所述的基于FPGA的多功能综合设计平台的控制方法,其特征在于,所述步骤b)包括如下过程:打开模块库、关闭模块库、保存/另存模块库、倒入倒出模块库、模块参数输入以及选择模块图标。
6.如权利要求3所述的基于FPGA的多功能综合设计平台的控制方法,其特征在于,所述步骤c)包括如下过程:
c1)通过拖拽从不同粒度的模块库中选择已有的模块,并放置在工作空间内;
c2)通过双击或右键打开所选单个或多个模块配置窗口,并根据模块类型进行用户配置,并进行保存;
c3)对放置在工作空间内的多个模块间进行粘连生成控制逻辑;
c4)根据用户配置,转化生成该设备的FPGA代码。
7.如权利要求3所述的基于FPGA的多功能综合设计平台的控制方法,其特征在于,所述步骤d)包括如下过程:
d1)客户端选择FPGA映像,并通过网络从服务端传输并订约到客户端;
d2)查看设计平台下的网络设备状况;
d3)注册、注销设计平台下的网络设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103743514A CN103412761A (zh) | 2013-08-26 | 2013-08-26 | 基于fpga的多功能综合设计平台及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103743514A CN103412761A (zh) | 2013-08-26 | 2013-08-26 | 基于fpga的多功能综合设计平台及其控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103412761A true CN103412761A (zh) | 2013-11-27 |
Family
ID=49605774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013103743514A Pending CN103412761A (zh) | 2013-08-26 | 2013-08-26 | 基于fpga的多功能综合设计平台及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103412761A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2849872Y (zh) * | 2005-04-11 | 2006-12-20 | 北京航空航天大学 | 开放式通信原理实验平台 |
CN101551747A (zh) * | 2009-04-09 | 2009-10-07 | 怯肇乾 | Arm系列微处理器的软件体系架构工具 |
US7917876B1 (en) * | 2007-03-27 | 2011-03-29 | Xilinx, Inc. | Method and apparatus for designing an embedded system for a programmable logic device |
-
2013
- 2013-08-26 CN CN2013103743514A patent/CN103412761A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2849872Y (zh) * | 2005-04-11 | 2006-12-20 | 北京航空航天大学 | 开放式通信原理实验平台 |
US7917876B1 (en) * | 2007-03-27 | 2011-03-29 | Xilinx, Inc. | Method and apparatus for designing an embedded system for a programmable logic device |
CN101551747A (zh) * | 2009-04-09 | 2009-10-07 | 怯肇乾 | Arm系列微处理器的软件体系架构工具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110392902A (zh) | 使用稀疏体积数据的操作 | |
CN104820657A (zh) | 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型 | |
TW201239765A (en) | State grouping for element utilization | |
CN102193865B (zh) | 存储系统、存储方法和使用其的终端 | |
CN106537446B (zh) | 具有任意块形状的自适应划分机制以用于基于块的渲染gpu架构 | |
JP6655028B2 (ja) | 高位合成におけるシステムアーキテクチャの抽出 | |
CN103019744A (zh) | 基于计算中间件的雷达信号处理模块库的构建方法及应用 | |
Soni et al. | Open-source bitstream generation | |
CN115880488A (zh) | 用于改进语义图像分割的神经网络加速器系统 | |
CN106844900B (zh) | 电磁暂态仿真系统的搭设方法 | |
CN103455367B (zh) | 用于实现可重构系统中多任务调度的管理单元和方法 | |
CN107944183A (zh) | Fpga顶层网表的创建方法、装置、计算机设备及介质 | |
CN103150952B (zh) | 可重构的eda实验平台 | |
CN105893036A (zh) | 一种嵌入式系统的兼容式加速器扩展方法 | |
Devaux et al. | Flexible interconnection network for dynamically and partially reconfigurable architectures | |
CN103412761A (zh) | 基于fpga的多功能综合设计平台及其控制方法 | |
CN103136162B (zh) | Asic片内云架构及基于该架构的设计方法 | |
CN103023740B (zh) | 一种信息交互总线系统及电力数据传输方法 | |
CN204731785U (zh) | 基于云平台管理的验证码智能采集设备 | |
CN103796336A (zh) | 基于FPGA的ZigBee无线传感网络IP核构建方法 | |
Wirthlin et al. | OpenFPGA CoreLib core library interoperability effort | |
CN107423249A (zh) | 一种基于AHB‑lite总线协议的从端总线控制器设计方法 | |
Sun et al. | High-performance computing architecture for sample value processing in the smart grid | |
US20170212861A1 (en) | Clock tree implementation method, system-on-chip and computer storage medium | |
Latif et al. | Application development flow for on-chip distributed architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131127 |
|
RJ01 | Rejection of invention patent application after publication |