CN103391070A - 用于gps接收机的高精度全差分有源rc低通滤波器 - Google Patents
用于gps接收机的高精度全差分有源rc低通滤波器 Download PDFInfo
- Publication number
- CN103391070A CN103391070A CN2013103196298A CN201310319629A CN103391070A CN 103391070 A CN103391070 A CN 103391070A CN 2013103196298 A CN2013103196298 A CN 2013103196298A CN 201310319629 A CN201310319629 A CN 201310319629A CN 103391070 A CN103391070 A CN 103391070A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- drain electrode
- resistance
- join
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种用于GPS接收机的高精度全差分有源RC低通滤波器,其中滤波器电路包括四个差分运算放大器和若干电阻以及电容阵列;其中自动调谐电路包括一个差分运算放大器,一个运算放大器,三个MOS管组成的电流镜,一个电容阵列,一个基准电阻,一个可控开关,一个比较器,一个数字控制电路。整个系统通过电压反馈回路同时调整滤波器和自动调谐电路中电容阵列的电容值的大小,电阻值保持不变,从而改变滤波器的时间常数,实现滤波器中心频率的自动调谐。整个滤波器系统具有线性度好,调节范围大,控制精度较高,对信号传输通路的影响较小等优点。
Description
技术领域
本发明涉及一种高精度全差分有源RC低通滤波器,尤其是涉及用于GPS接收机的高精度全差分有源RC低通滤波器。
背景技术
随着全球范围内通信、导航、计算机和半导体集成技术的不断发展,越来越多的GPS接收机嵌入到通信、计算机、安全和消费类电子产品中。低功耗、低成本的GPS接收机日益受到人们的青睐,成为射频集成电路研究的热点之一。在GPS接收机射频前端结构中,滤波器是不可或缺的部分,它们在接收机中起着选频的作用。其中,全差分的有源RC-Butterworth低通滤波器电路由于具有较高的线性度、较低的阻带衰减,较小的通带纹波、较好的线性相位和稳定性而成为GPS接收机中频滤波器的主流结构。
发明内容
本发明主要是解决现有技术所存在的技术问题;提供了一种可以自动调谐有源RC滤波器的时间常数的电路,保证有源RC滤波器的时间常数固定在所设计的值,而滤波器的截止频率也就确定了,从而弥补了有源RC滤波器精度较差的缺陷,使其成为一种适用于GPS接收机中的具有较高精度的中频滤波器。
本发明的上述技术问题主要是通过下述技术方案得以解决的:
一种用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,包含依次连接的五个积分单元,即第一积分单元、第二积分单元、第三积分单元、第四积分单元、第五积分单元;以及电阻R1、电阻R2、电阻R3...电阻R22;
其中第一积分单元的第一输入端分别同电阻R1、电阻R3、电阻R5的一端相接;第一积分单元的第二输入端分别同电阻R2、电阻R4、电阻R6的一端相接;第一积分单元的第三输出端分别同电阻R3的另一端以及电阻R8的一端相接;第一积分单元的第四输出端分别同电阻R4的另一端以及电阻R7的一端相接;电阻R1的另一端同滤波器的差分输入端的正极相接,电阻R2的另一端同滤波器的差分输入端的负极相接;
第二积分单元的第一输入端同电阻R7的另一端相接;第二积分单元的第二输入端同电阻R8的另一端相接;第二积分单元的第三输出端同电阻R5的另一端以及电阻R9的一端相接;第二积分单元的第四输出端同电阻R6的另一端以及电阻R10的一端相接;
第三积分单元的第一输入端同电阻R9的另一端以及电阻R11、电阻R13的一端相接;第三积分单元的第二输入端同电阻R10的另一端以及电阻R12、电阻R14的一端相接;第三积分单元的第三输出端同电阻R11的另一端以及电阻R15的一端相接;第三积分单元的第四输出端同电阻R12的另一端以及电阻R16的一端相接;
第四积分单元的第一输入端同电阻R15的另一端以及电阻R17的一端相接;第四积分单元的第二输入端同电阻R16的另一端以及电阻R18的一端相接;第四积分单元的第三输出端同电阻R14的另一端以及电阻R20的一端相接;第四积分单元的第四输出端同电阻R13的另一端以及电阻R19的一端相接;
第五积分单元的第一输入端同电阻R19的另一端以及电阻R21的一端相接;第五积分单元的第二输入端同电阻R20的另一端以及电阻R22的一端相接;第五积分单元的第三输出端同电阻R17、电阻R21的另一端以及滤波器的输出端的正极相接;第五积分单元的第四输出端同电阻R18、电阻R22的另一端以及滤波器的输出端的负极相接。
本发明创造性的发明了一种用于GPS接收机的中频滤波器:全差分有源RC低通滤波器。本电路不仅能较好地满足GPS接收机的性能指标要求,而且相比同类电路在滤波器的截至频率的精确度设计上有较大优势。为了实现滤波器截止频率的高精确度的设计,电路采用了一中自动调谐电路来实现滤波器的频率调节。
在上述的用于GPS接收机的高精度全差分有源RC低通滤波器,所述第一积分单元至第五积分单元结构相同,均包括一个全差分运算放大器和与一个全差分运算放大器级联的两个电容调谐电路;其中,全差分运算放大器的第一差分输入端同第一电容调谐电路的一端相接;全差分运算放大器的第二差分输入端同第二电容调谐电路的一端相接;全差分运算放大器的第三差分输出端同第一电容调谐电路的另一端相接;全差分运算放大器的第四差分输出端与第二电容调谐电路的另一端相接。
在上述的用于GPS接收机的高精度全差分有源RC低通滤波器,两个电容调谐电路结构相同,均包括一个运算放大器,一个电容阵列,一个比较器,一个数字控制电路,一个可控开关,一个电阻Rref,三个MOS晶体管M01,M02,M03,以及电源VDD和VSS;其中运算放大器的第一差分输入端上施加了一个参考电压Vref1,运算放大器的第二差分输入端同电阻Rref的一端以及MOS晶体管M03的漏极相接;运算放大器的输出端同MOS晶体管M03的栅极相接;而电阻Rref的另一端同电源VSS相接,MOS晶体管M03的源极同MOS晶体管M01的漏极相接;MOS晶体管M01的漏极同栅极相接并同时与MOS晶体管M02的栅极相接;MOS晶体管M01的源极同电源VDD相接;MOS晶体管M02的源极同电源VDD相接;MOS晶体管M02的漏极同可控开关的一端相接;可控开关的另一端同比较器的第一差分输入端相接,并为电容阵列提供控制电压VC;比较器的第二差分输入端施加了一个参考电压Vref2,比较器的输出端为数字控制电路提供了一个电压VB,同时数字控制电路提供五位的输出信号用于控制电容阵列的变化。
在上述的用于GPS接收机的高精度全差分有源RC低通滤波器,所述全差分运算放大器包含四十一个MOS晶体管M1~M41,四个电阻R12~R15,以及四个电容C1~C4;
其中MOS晶体管M1的栅极分别同MOS晶体管M2~M7的栅极相接,同时与MOS晶体管M9、M26的漏极相接,MOS晶体管M1的源极同MOS晶体管M2~M7的源极相连,同时与电源VDD相连,MOS晶体管M1的漏极同MOS晶体管M9的源极相连;
MOS晶体管M2的漏极分别与电阻R14的一端、MOS晶体管M27的漏极以及上述全差分运算放大器的第三差分输出端相接;MOS晶体管M3的漏极同MOS晶体管M10的源极相连;MOS晶体管M4的漏极同电容C2的一端、MOS晶体管M30的漏极以及全差分运算放大器的第四输出端相接;
MOS晶体管M5的漏极同MOS晶体管M11的源极相接;MOS晶体管M6的漏极同MOS晶体管M12的源极相连;MOS晶体管M7的漏极同MOS晶体管M13的源极相连;MOS晶体管M8的栅极分别与MOS晶体管M9~M13的栅极、MOS晶体管M8的漏极以及MOS晶体管M25的漏极相连,MOS晶体管M8的源极分别与电源VDD、MOS晶体管M24、MOS晶体管M34~M37的漏极、以及MOS晶体管M34的栅极相连;
MOS晶体管M9的漏极同MOS晶体管M26的漏极相连;MOS晶体管M10的漏极同MOS晶体管M14、M15的源极相连;MOS晶体管M11的漏极与MOS晶体管M16~M19的源极相连;MOS晶体管M12的漏极分别与MOS晶体管M21~M23的源极、以及MOS晶体管M13的漏极相连;MOS晶体管M14的栅极同全差分运算放大器的第二输入端相连,MOS晶体管M14的漏极分别与电容C1的一端、MOS晶体管M27的栅极、MOS晶体管M28的漏极、以及MOS晶体管M19的漏极相连;
MOS晶体管M15的栅极同全差分运算放大器的第一输入端相连,MOS晶体管M15的漏极分别与电阻R15的一端、MOS晶体管M29的漏极、以及MOS晶体管M30的栅极相连;MOS晶体管M16的栅极分别与一个共模电压VCM、以及MOS晶体管M17的栅极相连,MOS晶体管M16的漏极分别与MOS晶体管M17的漏极、MOS晶体管M31的栅极以及MOS晶体管M31的漏极相连;MOS晶体管M18的栅极分别与MOS晶体管M19的栅极、MOS晶体管M20~M23的栅极、以及共模电压VCM相连;
MOS晶体管M19的漏极分别与MOS晶体管M27的栅极、MOS晶体管M28的漏极相连;MOS晶体管M20的漏极分别与MOS晶体管M32的漏极、MOS晶体管M40的栅极相连;MOS晶体管M21的漏极分别与MOS晶体管M32的漏极以及MOS晶体管M38~M39的栅极相连;
MOS晶体管M22的漏极分别与MOS晶体管M33的漏极、MOS晶体管M41的栅极、MOS晶体管M23的漏极相连;MOS晶体管M24的栅极分别与MOS晶体管M25~M26、MOS晶体管M28~M29、MOS晶体管M32~M33的栅极相连,MOS晶体管M24的源极同MOS晶体管M35的漏极相连;
MOS晶体管M25的源极与MOS晶体管M36的漏极相连;MOS晶体管M26的源极同MOS晶体管M37的漏极相连;MOS晶体管M27的源极同电源VSS相连;MOS晶体管M28的源极同MOS晶体管M38的漏极相连;MOS晶体管M29的源极同MOS晶体管M39的漏极相连;MOS晶体管M30的源极同电源VDD相连;MOS晶体管M31的源极同电源VDD相连;
MOS晶体管M32的源极同MOS晶体管M40的漏极相连;MOS晶体管M33的源极同MOS晶体管M41的漏极相连;MOS晶体管M34~M41的源极同时与电源VSS相连;
上述全差分放大器的第三输出端分别与电阻R12、电容C3的一端相接;全差分放大器的第四输出端分别与电阻R13、电容C4的一端相接;共模电压VCM分别与电阻R12、电阻R13,电容C3、电容C4的另一端相接。
5.根据权利要求4所述的用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,所述运算放大器包括五个MOS晶体管M42~M46;其中MOS晶体管M42的源极分别与MOS晶体管M43的源极、电源VDD相连,MOS晶体管M42的栅极分别与MOS晶体管M42漏极、MOS晶体管M43的栅极、以及MOS晶体管M44的漏极相连;MOS晶体管M43的漏极分别与运算放大器的输出端、MOS晶体管M45的漏极相连;MOS晶体管M44的栅极同运算放大器的第二差分输入端相连,MOS晶体管M44的源极分别与MOS晶体管M45的源极、MOS晶体管M46的漏极相连;MOS晶体管M45的栅极同运算放大器的第一差分输入端相连;MOS晶体管M46的栅极施加一个偏置电压Vb0,MOS晶体管M46的源极同电源VSS相连。
在上述的用于GPS接收机的高精度全差分有源RC低通滤波器,所述电容阵列包含六个电容和六个开关;其中开关SW0的一端同电容C5的一端相连,开关SW0的另一端分别与电容C5的另一端、以及电容C6~C9的一端相连;开关SW1的一端同输出信号T0相接,开关SW1的另一端同电容C6相连;开关SW2的一端同输出信号T1相接,开关SW2的另一端同电容C7相连;开关SW3的一端同输出信号T2相接,开关SW3的另一端同电容C8相连;开关SW4的一端同输出信号T3相接,开关SW4的另一端同电容C9相连;开关SW5的一端同输出信号T4相接,开关SW5的另一端同电容C10相连。
在上述的用于GPS接收机的高精度全差分有源RC低通滤波器,所述比较器包括十三个MOS晶体管M46~M58;其中MOS晶体管M46的源极分别与MOS晶体管M47~M49的源极、以及电源VDD相连,MOS晶体管M46的栅极分别与MOS晶体管M46漏极、MOS晶体管M47的栅极、以及MOS晶体管M50的漏极相连;MOS晶体管M47的漏极分别与比较器的输出端、MOS晶体管M53的栅极、MOS晶体管M53的漏极、MOS晶体管M54的漏极、MOS晶体管M55的栅极相连;MOS晶体管M48的栅极分别与MOS晶体管M48的漏极、MOS晶体管M49的、MOS晶体管M51的漏极相连;MOS晶体管M49的漏极分别与MOS晶体管M52的栅极、MOS晶体管M52漏极、MOS晶体管M54的栅极、MOS晶体管M55的漏极相连;MOS晶体管M50的栅极分别与比较器的第二输入端相连,MOS晶体管M50的源极分别与MOS晶体管M51的源极、以及MOS晶体管M56的漏极相连;MOS晶体管M51的栅极同比较器第一输入端相连;MOS晶体管M52的源极分别与MOS晶体管M53的源极、MOS晶体管M57的漏极相连;MOS晶体管M54的源极分别与MOS晶体管M55的源极、以及MOS晶体管M58的漏极相连;MOS晶体管M56的栅极施加一个偏置电压Vb1,MOS晶体管M56的源极同电源VSS相接;MOS晶体管M57的栅极施加一偏置电压Vb2,MOS晶体管M57的源极接电源VSS;MOS晶体管M58的栅极接电源VDD,MOS晶体管M58的源极接电源VSS。
因此,本发明具有如下优点:能提高滤波器截止频率的精确度。具体而言,是设计一个频率调节系统来抵消无源RC元件的容差变化,使得频率精度能够控制在10%以内。
附图说明
图1是本发明的电路拓扑结构图。
图2是本发明的积分单元电路。
图3是本发明的电容调谐电路图。
图4是本发明的全差分放大其电路图。
图5是本发明的电容调谐电路中的运算放大器。
图6是本发明的电容调谐电路中的电容阵列结构图。
图7是本发明的电容调谐电路中的比较器电路。
图8是本发明的电容调谐电路中的数字控制电路。
图9本发明的电容调谐电路中的数字控制电路的仿真视图。
图10发明的电容调谐电路的整体仿真图。
图11发明的全差分五阶低通滤波器调谐前的幅频特性图。
图12本发明的全差分五阶低通滤波器调谐后的幅频特性图。
具体实施方式
下面通过实施例,并结合附图,对本发明的技术方案作进一步具体的说明。
实施例:
为了满足GPS接收机中的中低频滤波器的设计指标:3dB频率为4MHz,频率精度为±10%,在45MHz时的阻带抑制大于70dB,通带纹波小于0.3dB。本发明给出Butterworth五阶滤波器。
图1是本发明的电路拓扑结构图,如图1所示,一种用于GPS接收机的中频滤波器,其包含依次级联的五个积分单元和若干电阻。
如图2所示,其中积分单元包括两个电容调谐电路和一个全差分运算放大器级联而成。
如图3所示,其中电容调谐电路包含:一个运算放大器,三个MOS管(M01,M02,M03),一个电容阵列和一个电阻Rref,一个可控开关,一个比较器,一个数字控制电路。由于放大器两端电压近似相等,那么能保证电阻Rref上面流过恒定的电流。再由三个MOS管(M01,M02,M03)组成的电流镜像电路,将相等的电流复制到电容阵列上,保证有恒定的电流对电容阵列进行充电。比较器是用来比较参考电压和电容阵列上的电压值的,经过比较器输出比较电平VB到数字控制电路。如图3所示,数字控制电路再输出5bit信号来控制电容阵列的开关SW1-SW5。调谐稳定后,放电开关SW0打开,电容上的电流流入地,停止调谐。控制调谐通断的是可控开关,关闭可控开关,停止调谐过程,以防止多余的功耗。
如图4所示,全差分运算放大器包含两级放大电路,在第一级放大电路中,差分信号从共源级的M14~M15栅极输入,漏极输出,分别进入第二级共原级放大电路,即M27和M30;M2是M27的有源负载,M4是M30的有源负载;M1、M8、M9、M24~M26、M34~M37,构成双层偏置,以增大输出电阻,提高电压增益,M16~M19提供差分的电流共模反馈,M20~M23提供电压共模反馈,VCM取差分输出电平的共模;C1、C2、R14和R15是用来补偿电路的相位裕度,使得放大器有更好的稳定性。其中VDD=5V,VSS=0V。
如图5所示,运算放大器包含一对差分输入晶体管M44,M45,输入差分信号由M44,M45的栅极输入;晶体管M46提供底部偏置电流源,晶体管M42,M43提供顶部偏置电流。
如图6所示,电容阵列分为固定电容和可变电容两部分,可变电容为5bit数字控制的电容阵列,可以实现从电容量C0到16C0的变化范围。固定电容为充电初始电容。
如图7所示,比较器包含一对差分输入晶体管M50,M51,输入信号由M50,M51的栅极输入;晶体管M52,M53互耦对同M54,M55互耦对耦合生成正反对完成信号的比对;晶体管M56为差分输入晶体管对提供底部偏置电流;晶体管M57为互耦对M52,M53提供底部偏置电流;晶体管M58为互耦对M54,M55提供底部偏置电流;晶体管M46,M47为比较器提供顶部偏置电流。
如图8所示,数字控制电路所要完成的功能,编写用verilog代码编写数字模块,它有输入端口clk,rst,vb,输出端口5bit输出信号tout,高低五位分别对应一位信号T4-T0端。
数字控制电路仿真结果如图9示,根据上一节中数字控制电路所要完成的功能,编写用verilog代码编写数字模块,它有输入端口clk,rst,vb,输出端口5bit输出信号tout,高低五位分别对应一位信号T4-T0端。当电容阵列上的电压VC和参考电压VREF比较时,如果比VREF小,则Vb输出“1”,反之,比VREF大,则Vb输出“0”。当比较器的输出电压Vb=1时,将5bit输出代码T0-T4加1,进而使得电容阵列Carray值变大,使得电容阵列上电压Vc增大;同理当Vb=0时,将5bit输出代码T0-T5减1,进而使得电容阵列Carray值变小,使得电容阵列上电压Vc减小。从仿真图上可以看出,当Vb=1时,5bit输出值tout不断加1,直至Vb=0。最终得到稳定的调谐状态,由仿真结果得到T4-T0的稳定值为“10100”。
如图10,对整个调谐电路进行完整的仿真。仿真结果如图10所示。可以看出比较器上一端的基准电压设置为Vref=1.8V,当调谐系统开始工作时,在clock信号为正半周期的时间内,电流源对电容阵列进行充电,电容阵列上的电压值Vc逐渐增大,当Vc=1.8V时停止上升,处于稳定状态。最后,当放电信号处以有效状态时,放电支路放电到地,调谐停止。
最后,对滤波器进行自调谐功能的整体仿真,对图1中的全差分五阶低通滤波器的自调谐进行仿真。按上述的调节方法,自调谐滤波器电路的仿真结果如图11,图12示。调谐前由于电阻R有40%的容差使得带通滤波器的中心频率发生了偏移,如图11,从截止频率4MHz,偏移成从2.9588MHz到4.5588MHz,最大的偏移误差达到26%的频率偏移误差,这将对滤波器的精确度发生极大的变化。从图12出,调谐后,低通滤波器的截止频率的变化范围是从3.6018MHz到3.9636MHz,这个频率偏移在可以接受的范围内,频率偏移最大误差为10%,这是可以接受的范围,那么自调谐电路良好的完成了期望的频率自调谐作用。结果表明,本发明设计的滤波器是可行的,并且达到射频滤波器低中频滤波器的设计指标。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
Claims (7)
1.一种用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,包含依次连接的五个积分单元,即第一积分单元、第二积分单元、第三积分单元、第四积分单元、第五积分单元;以及电阻R1、电阻R2、电阻R3...电阻R22;
其中第一积分单元的第一输入端分别同电阻R1、电阻R3、电阻R5的一端相接;第一积分单元的第二输入端分别同电阻R2、电阻R4、电阻R6的一端相接;第一积分单元的第三输出端分别同电阻R3的另一端以及电阻R8的一端相接;第一积分单元的第四输出端分别同电阻R4的另一端以及电阻R7的一端相接;电阻R1的另一端同滤波器的差分输入端的正极相接,电阻R2的另一端同滤波器的差分输入端的负极相接;
第二积分单元的第一输入端同电阻R7的另一端相接;第二积分单元的第二输入端同电阻R8的另一端相接;第二积分单元的第三输出端同电阻R5的另一端以及电阻R9的一端相接;第二积分单元的第四输出端同电阻R6的另一端以及电阻R10的一端相接;
第三积分单元的第一输入端同电阻R9的另一端以及电阻R11、电阻R13的一端相接;第三积分单元的第二输入端同电阻R10的另一端以及电阻R12、电阻R14的一端相接;第三积分单元的第三输出端同电阻R11的另一端以及电阻R15的一端相接;第三积分单元的第四输出端同电阻R12的另一端以及电阻R16的一端相接;
第四积分单元的第一输入端同电阻R15的另一端以及电阻R17的一端相接;第四积分单元的第二输入端同电阻R16的另一端以及电阻R18的一端相接;第四积分单元的第三输出端同电阻R14的另一端以及电阻R20的一端相接;第四积分单元的第四输出端同电阻R13的另一端以及电阻R19的一端相接;
第五积分单元的第一输入端同电阻R19的另一端以及电阻R21的一端相接;第五积分单元的第二输入端同电阻R20的另一端以及电阻R22的一端相接;第五积分单元的第三输出端同电阻R17、电阻R21的另一端以及滤波器的输出端的正极相接;第五积分单元的第四输出端同电阻R18、电阻R22的另一端以及滤波器的输出端的负极相接。
2.根据权利要求1所述的用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,所述第一积分单元至第五积分单元结构相同,均包括一个全差分运算放大器和与一个全差分运算放大器级联的两个电容调谐电路;其中,全差分运算放大器的第一差分输入端同第一电容调谐电路的一端相接;全差分运算放大器的第二差分输入端同第二电容调谐电路的一端相接;全差分运算放大器的第三差分输出端同第一电容调谐电路的另一端相接;全差分运算放大器的第四差分输出端与第二电容调谐电路的另一端相接。
3.根据权利要求2所述的用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,两个电容调谐电路结构相同,均包括一个运算放大器,一个电容阵列,一个比较器,一个数字控制电路,一个可控开关,一个电阻Rref,三个MOS晶体管M01,M02,M03,以及电源VDD和VSS;其中运算放大器的第一差分输入端上施加了一个参考电压Vref1,运算放大器的第二差分输入端同电阻Rref的一端以及MOS晶体管M03的漏极相接;运算放大器的输出端同MOS晶体管M03的栅极相接;而电阻Rref的另一端同电源VSS相接,MOS晶体管M03的源极同MOS晶体管M01的漏极相接;MOS晶体管M01的漏极同栅极相接并同时与MOS晶体管M02的栅极相接;MOS晶体管M01的源极同电源VDD相接;MOS晶体管M02的源极同电源VDD相接;MOS晶体管M02的漏极同可控开关的一端相接;可控开关的另一端同比较器的第一差分输入端相接,并为电容阵列提供控制电压VC;比较器的第二差分输入端施加了一个参考电压Vref2,比较器的输出端为数字控制电路提供了一个电压VB,同时数字控制电路提供五位的输出信号用于控制电容阵列的变化。
4.根据权利要求3所述的用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,所述全差分运算放大器包含四十一个MOS晶体管M1~M41,四个电阻R12~R15,以及四个电容C1~C4;
其中MOS晶体管M1的栅极分别同MOS晶体管M2~M7的栅极相接,同时与MOS晶体管M9、M26的漏极相接,MOS晶体管M1的源极同MOS晶体管M2~M7的源极相连,同时与电源VDD相连,MOS晶体管M1的漏极同MOS晶体管M9的源极相连;
MOS晶体管M2的漏极分别与电阻R14的一端、MOS晶体管M27的漏极以及上述全差分运算放大器的第三差分输出端相接;MOS晶体管M3的漏极同MOS晶体管M10的源极相连;MOS晶体管M4的漏极同电容C2的一端、MOS晶体管M30的漏极以及全差分运算放大器的第四输出端相接;
MOS晶体管M5的漏极同MOS晶体管M11的源极相接;MOS晶体管M6的漏极同MOS晶体管M12的源极相连;MOS晶体管M7的漏极同MOS晶体管M13的源极相连;MOS晶体管M8的栅极分别与MOS晶体管M9~M13的栅极、MOS晶体管M8的漏极以及MOS晶体管M25的漏极相连,MOS晶体管M8的源极分别与电源VDD、MOS晶体管M24、MOS晶体管M34~M37的漏极、以及MOS晶体管M34的栅极相连;
MOS晶体管M9的漏极同MOS晶体管M26的漏极相连;MOS晶体管M10的漏极同MOS晶体管M14、M15的源极相连;MOS晶体管M11的漏极与MOS晶体管M16~M19的源极相连;MOS晶体管M12的漏极分别与MOS晶体管M21~M23的源极、以及MOS晶体管M13的漏极相连;MOS晶体管M14的栅极同全差分运算放大器的第二输入端相连,MOS晶体管M14的漏极分别与电容C1的一端、MOS晶体管M27的栅极、MOS晶体管M28的漏极、以及MOS晶体管M19的漏极相连;
MOS晶体管M15的栅极同全差分运算放大器的第一输入端相连,MOS晶体管M15的漏极分别与电阻R15的一端、MOS晶体管M29的漏极、以及MOS晶体管M30的栅极相连;MOS晶体管M16的栅极分别与一个共模电压VCM、以及MOS晶体管M17的栅极相连,MOS晶体管M16的漏极分别与MOS晶体管M17的漏极、MOS晶体管M31的栅极以及MOS晶体管M31的漏极相连;MOS晶体管M18的栅极分别与MOS晶体管M19的栅极、MOS晶体管M20~M23的栅极、以及共模电压VCM相连;
MOS晶体管M19的漏极分别与MOS晶体管M27的栅极、MOS晶体管M28的漏极相连;MOS晶体管M20的漏极分别与MOS晶体管M32的漏极、MOS晶体管M40的栅极相连;MOS晶体管M21的漏极分别与MOS晶体管M32的漏极以及MOS晶体管M38~M39的栅极相连;
MOS晶体管M22的漏极分别与MOS晶体管M33的漏极、MOS晶体管M41的栅极、MOS晶体管M23的漏极相连;MOS晶体管M24的栅极分别与MOS晶体管M25~M26、MOS晶体管M28~M29、MOS晶体管M32~M33的栅极相连,MOS晶体管M24的源极同MOS晶体管M35的漏极相连;
MOS晶体管M25的源极与MOS晶体管M36的漏极相连;MOS晶体管M26的源极同MOS晶体管M37的漏极相连;MOS晶体管M27的源极同电源VSS相连;MOS晶体管M28的源极同MOS晶体管M38的漏极相连;MOS晶体管M29的源极同MOS晶体管M39的漏极相连;MOS晶体管M30的源极同电源VDD相连;MOS晶体管M31的源极同电源VDD相连;
MOS晶体管M32的源极同MOS晶体管M40的漏极相连;MOS晶体管M33的源极同MOS晶体管M41的漏极相连;MOS晶体管M34~M41的源极同时与电源VSS相连;
上述全差分放大器的第三输出端分别与电阻R12、电容C3的一端相接;全差分放大器的第四输出端分别与电阻R13、电容C4的一端相接;共模电压VCM分别与电阻R12、电阻R13,电容C3、电容C4的另一端相接。
5.根据权利要求4所述的用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,所述运算放大器包括五个MOS晶体管M42~M46;其中MOS晶体管M42的源极分别与MOS晶体管M43的源极、电源VDD相连,MOS晶体管M42的栅极分别与MOS晶体管M42漏极、MOS晶体管M43的栅极、以及MOS晶体管M44的漏极相连;MOS晶体管M43的漏极分别与运算放大器的输出端、MOS晶体管M45的漏极相连;MOS晶体管M44的栅极同运算放大器的第二差分输入端相连,MOS晶体管M44的源极分别与MOS晶体管M45的源极、MOS晶体管M46的漏极相连;MOS晶体管M45的栅极同运算放大器的第一差分输入端相连;MOS晶体管M46的栅极施加一个偏置电压Vb0,MOS晶体管M46的源极同电源VSS相连。
6.根据权利要求5所述的用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,所述电容阵列包含六个电容和六个开关;其中开关SW0的一端同电容C5的一端相连,开关SW0的另一端分别与电容C5的另一端、以及电容C6~C9的一端相连;开关SW1的一端同输出信号T0相接,开关SW1的另一端同电容C6相连;开关SW2的一端同输出信号T1相接,开关SW2的另一端同电容C7相连;开关SW3的一端同输出信号T2相接,开关SW3的另一端同电容C8相连;开关SW4的一端同输出信号T3相接,开关SW4的另一端同电容C9相连;开关SW5的一端同输出信号T4相接,开关SW5的另一端同电容C10相连。
7.根据权利要求6所述的用于GPS接收机的高精度全差分有源RC低通滤波器,其特征在于,所述比较器包括十三个MOS晶体管M46~M58;其中MOS晶体管M46的源极分别与MOS晶体管M47~M49的源极、以及电源VDD相连,MOS晶体管M46的栅极分别与MOS晶体管M46漏极、MOS晶体管M47的栅极、以及MOS晶体管M50的漏极相连;MOS晶体管M47的漏极分别与比较器的输出端、MOS晶体管M53的栅极、MOS晶体管M53的漏极、MOS晶体管M54的漏极、MOS晶体管M55的栅极相连;MOS晶体管M48的栅极分别与MOS晶体管M48的漏极、MOS晶体管M49的、MOS晶体管M51的漏极相连;MOS晶体管M49的漏极分别与MOS晶体管M52的栅极、MOS晶体管M52漏极、MOS晶体管M54的栅极、MOS晶体管M55的漏极相连;MOS晶体管M50的栅极分别与比较器的第二输入端相连,MOS晶体管M50的源极分别与MOS晶体管M51的源极、以及MOS晶体管M56的漏极相连;MOS晶体管M51的栅极同比较器第一输入端相连;MOS晶体管M52的源极分别与MOS晶体管M53的源极、MOS晶体管M57的漏极相连;MOS晶体管M54的源极分别与MOS晶体管M55的源极、以及MOS晶体管M58的漏极相连;MOS晶体管M56的栅极施加一个偏置电压Vb1,MOS晶体管M56的源极同电源VSS相接;MOS晶体管M57的栅极施加一偏置电压Vb2,MOS晶体管M57的源极接电源VSS;MOS晶体管M58的栅极接电源VDD,MOS晶体管M58的源极接电源VSS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103196298A CN103391070A (zh) | 2013-07-26 | 2013-07-26 | 用于gps接收机的高精度全差分有源rc低通滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013103196298A CN103391070A (zh) | 2013-07-26 | 2013-07-26 | 用于gps接收机的高精度全差分有源rc低通滤波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103391070A true CN103391070A (zh) | 2013-11-13 |
Family
ID=49535247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013103196298A Pending CN103391070A (zh) | 2013-07-26 | 2013-07-26 | 用于gps接收机的高精度全差分有源rc低通滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103391070A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108134592A (zh) * | 2016-12-01 | 2018-06-08 | 弥亚微电子(上海)有限公司 | 一种有源滤波器的rc时间常数校准电路及方法 |
CN108169531A (zh) * | 2017-12-28 | 2018-06-15 | 广东机电职业技术学院 | 一种新型衰减网络 |
CN112929017A (zh) * | 2021-02-02 | 2021-06-08 | 同源微(北京)半导体技术有限公司 | 一种提升复位速度的积分器电路 |
CN113644896A (zh) * | 2021-08-11 | 2021-11-12 | 东南大学 | 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101090262A (zh) * | 2006-03-02 | 2007-12-19 | 美国凹凸微系有限公司 | 具有自动调谐功能的复数滤波器 |
US20100110307A1 (en) * | 2008-10-31 | 2010-05-06 | Synopsys, Inc. | Programmable if output receiver, and applications thereof |
CN102307039A (zh) * | 2011-04-21 | 2012-01-04 | 清华大学 | 可配置片上有源rc滤波装置 |
CN203352548U (zh) * | 2013-07-26 | 2013-12-18 | 苏州晶为微电子有限公司 | 用于gps接收机的高精度全差分有源rc低通滤波器 |
-
2013
- 2013-07-26 CN CN2013103196298A patent/CN103391070A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101090262A (zh) * | 2006-03-02 | 2007-12-19 | 美国凹凸微系有限公司 | 具有自动调谐功能的复数滤波器 |
US20100110307A1 (en) * | 2008-10-31 | 2010-05-06 | Synopsys, Inc. | Programmable if output receiver, and applications thereof |
CN102307039A (zh) * | 2011-04-21 | 2012-01-04 | 清华大学 | 可配置片上有源rc滤波装置 |
CN203352548U (zh) * | 2013-07-26 | 2013-12-18 | 苏州晶为微电子有限公司 | 用于gps接收机的高精度全差分有源rc低通滤波器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108134592A (zh) * | 2016-12-01 | 2018-06-08 | 弥亚微电子(上海)有限公司 | 一种有源滤波器的rc时间常数校准电路及方法 |
CN108169531A (zh) * | 2017-12-28 | 2018-06-15 | 广东机电职业技术学院 | 一种新型衰减网络 |
CN108169531B (zh) * | 2017-12-28 | 2023-09-26 | 广东机电职业技术学院 | 一种新型衰减网络电路 |
CN112929017A (zh) * | 2021-02-02 | 2021-06-08 | 同源微(北京)半导体技术有限公司 | 一种提升复位速度的积分器电路 |
CN112929017B (zh) * | 2021-02-02 | 2023-08-18 | 同源微(北京)半导体技术有限公司 | 一种提升复位速度的积分器电路 |
CN113644896A (zh) * | 2021-08-11 | 2021-11-12 | 东南大学 | 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3318725B2 (ja) | アナログフィルタ回路 | |
Mehr et al. | A CMOS continuous-time G/sub m/-C filter for PRML read channel applications at 150 Mb/s and beyond | |
CN101753159B (zh) | 具有多种增益模式、能自动调谐的射频接收前端 | |
CN102790596B (zh) | 一种消除直流失调的自动增益控制放大器 | |
US8179195B1 (en) | Current-feedback instrumentation amplifiers | |
US8536844B1 (en) | Self-calibrating, stable LDO regulator | |
CN102130659B (zh) | 一种减小两级运算放大器输入失调电压的电路结构 | |
CN203352548U (zh) | 用于gps接收机的高精度全差分有源rc低通滤波器 | |
US7999612B2 (en) | Operational amplifier having DC offset cancellation capability | |
CN103391070A (zh) | 用于gps接收机的高精度全差分有源rc低通滤波器 | |
TW393831B (en) | A high speed and high gain operational amplifier | |
CN105958948A (zh) | 一种低功耗宽范围跨导运算放大器 | |
CN106788351B (zh) | 一种带失调电压测试和校正的轨到轨参考电压比较器 | |
AU2021202432A1 (en) | High linearly wigig baseband amplifier with channel select filter | |
CN103107791B (zh) | 带宽恒定的增益线性可变增益放大器 | |
Jin et al. | A 6 th order zero capacitor spread 1MHz–10MHz tunable CMOS active-RC low pass filter with fast tuning scheme | |
CN115079760B (zh) | 一种低压差线性稳压器和芯片 | |
CN104748864A (zh) | 一种逐元暗电流抑制的cmos红外探测器读出电路 | |
CN102522954B (zh) | 一种电流复用高线性度折叠电流镜混频器 | |
CN202221984U (zh) | 一种用于gps射频接收机的滤波器自动调谐装置 | |
CN210351102U (zh) | 一种麦克风可编程增益放大器集成电路 | |
CN110768645B (zh) | 一种反双曲正切预失真电路、跨导器及gm-c低通滤波器 | |
CN104266764A (zh) | 一种用于红外面阵型探测器的读出电路 | |
CN204085704U (zh) | 一种用于红外面阵型探测器的新型读出电路 | |
CN109067371B (zh) | 一种无电阻网络可编程增益放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131113 |
|
RJ01 | Rejection of invention patent application after publication |