CN113644896A - 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器 - Google Patents

一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器 Download PDF

Info

Publication number
CN113644896A
CN113644896A CN202110918656.1A CN202110918656A CN113644896A CN 113644896 A CN113644896 A CN 113644896A CN 202110918656 A CN202110918656 A CN 202110918656A CN 113644896 A CN113644896 A CN 113644896A
Authority
CN
China
Prior art keywords
differential output
tube
terminal
differential
negative terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110918656.1A
Other languages
English (en)
Inventor
李智群
陈伯凡
王晓伟
李振南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202110918656.1A priority Critical patent/CN113644896A/zh
Publication of CN113644896A publication Critical patent/CN113644896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种基于切比雪夫I型的带宽可调谐有源RC低通滤波器电路结构，包括输入端、运算放大器、积分电容、开关电阻和输出端。带宽可调谐性通过开关电阻结构实现，有效避免采用传统开关电容结构时出现的开关导通电阻对滤波器Q值严重恶化的问题。运算放大器采用两级全差分结构，利用前馈补偿技术增大增益带宽积以实现其高频应用，利用共模反馈技术为输入输出端提供稳定共模电位。本发明带宽可调谐有源RC低通滤波器具有稳定的幅频特性、良好的线性度和带宽高精度可调谐性，有良好的应用前景。

Description

一种基于切比雪夫I型的带宽可调谐有源RC低通滤波器
技术领域
本发明属于低通滤波器领域，尤其涉及一种基于切比雪夫I型的带宽可调谐有源RC低通滤波器。
背景技术
信息时代的飞速发展带来各种各样的通信方式，也促生了相应的多种通信协议标准。针对新一代802.11b/g/n/ac、5G Sub-6GHz等对时延、可靠性、带宽、速率要求各不相同的多种通信协议标准，传统的固定架构接收机已无法同时兼顾。为了满足多个应用场景下的需求，传统结构中部分模块的重复使用会大大提高硬件实现成本。而由软件定义的数字可重构接收机可以有效避免模块重复使用，精简接收机架构，高灵活高集成度和可扩展性使其成为未来无线通信接收机架构发展演变的主流趋势。
发明内容
本发明目的在于提供一种基于切比雪夫I型的带宽可调谐有源RC低通滤波器,以解决原有固定带宽架构无法同时兼顾不相同的通信协议标准的问题。
为解决上述技术问题，本发明的具体技术方案如下：
一种基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，包括输入端、运算放大器、积分电容、开关电阻和输出端。
进一步的，所述输入端包括两个差分输入端AVin+、AVin-和两个差分输出端AVout+、AVout-；
所述运算放大器共有5个，分别为OPAMP1、OPAMP2、OPAMP3、OPAMP4、 OPAMP5；
所述积分电容共有10个，分别为C1P、C2P、C3P、C4P、C5P和C1N、C2N、C3N、C4N、C5N；
所述开关电阻共有22个，分别为R1P、R2P、R3P、R4P、R5P、R1N、R2N、R3N、 R4N、R5N、R11P、R12P、R23P、R34P、R45P、R55P、R11N、R12N、R23N、R34N、R45N、R55N；
所述的R1P一端连接差分输入端AVin+，另一端连接OPAMP1的差分输入正端；所述R1N一端连接差分输入端AAVin-，另一端连接OPAMP1的差分输入负端；
所述的R2P一端连接OPAMP1的差分输出正端，另一端连接OPAMP2的差分输入正端；所述R2N一端连接OPAMP1的差分输出负端，另一端连接OPAMP2的差分输入负端；
所述的R3P一端连接OPAMP2的差分输出正端，另一端连接OPAMP3的差分输入正端；所述R3N一端连接OPAMP2的差分输出负端，另一端连接OPAMP3的差分输入负端；
所述的R4P一端连接OPAMP3的差分输出正端，另一端连接OPAMP4的差分输入正端；所述R4N一端连接OPAMP3的差分输出负端，另一端连接OPAMP4的差分输入负端；
所述的R5P一端连接OPAMP4的差分输出正端，另一端连接OPAMP5的差分输入正端；所述R5N一端连接OPAMP4的差分输出负端，另一端连接OPAMP5的差分输入负端；
所述的R11P一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出负端；所述R11N一端连接OPAMP1的差分输入负端，另一端连接OPAMP1 的差分输出正端；
所述的R12P一端连接OPAMP1的差分输入正端，另一端连接OPAMP2的差分输出负端；所述R12N分别一端连接OPAMP1的差分输入负端，另一端连接 OPAMP2的差分输出正端；
所述的R23P一端连接OPAMP2的差分输入正端，另一端连接OPAMP3的差分输出负端；所述R23N分别一端连接OPAMP2的差分输入负端，另一端连接 OPAMP3的差分输出正端；
所述的R34P一端连接OPAMP3的差分输入正端，另一端连接OPAMP4的差分输出负端；所述R34N一端连接OPAMP3的差分输入负端，另一端连接OPAMP4 的差分输出正端；
所述的R45P一端连接OPAMP4的差分输入正端，另一端连接OPAMP5的差分输出负端；所述R45N一端连接OPAMP4的差分输入负端，另一端连接OPAMP5 的差分输出正端；
所述的R55P一端连接OPAMP5的差分输入正端，另一端连接OPAMP5的差分输出负端；所述R55N一端连接OPAMP5的差分输入负端，另一端连接OPAMP5 的差分输出正端；
OPAMP5的差分输出正端与差分输出端AVout+；OPAMP5的差分输出负端与差分输出端AVout-连接；
所述的C1P一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出负端；所述C1N一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出正端；
所述的C2P一端连接OPAMP2的差分输入正端，另一端连接OPAMP2的差分输出负端；所述C2N分别一端连接OPAMP2的差分输入负端，另一端连接OPAMP2 的差分输出正端；
所述的C3P一端连接OPAMP3的差分输入正端，另一端连接OPAMP3的差分输出负端；所述C3N一端连接OPAMP3的差分输入负端，另一端连接OPAMP3的差分输出正端；
所述的C4P一端连接OPAMP4的差分输入正端，另一端连接OPAMP4的差分输出负端；所述C4N一端连接OPAMP4的差分输入负端，另一端连接OPAMP4的差分输出正端；
所述的C5P一端连接OPAMP5的差分输入正端，另一端连接OPAMP5的差分输出负端；所述C5N一端连接OPAMP5的差分输入负端，另一端连接OPAMP5的差分输出正端。
进一步的，所述运算放大器OPAMP1、OPAMP2、OPAMP3、OPAMP4、OPAMP5 相同。
进一步的，所述开关电阻R1P＝R1N，R2P＝R2N，R3P＝R3N，R4P＝R4N，R5P＝R5N，R11P＝R11N，R12P＝R12N，R23P＝R23N，R34P＝R34N，R45P＝R45N，R55P＝R55N。
进一步的，所述积分电容C1P＝C1N，C2P＝C2N，C3P＝C3N，C4P＝C4N，C5P＝C5N。
进一步地，所述的运算放大器设有主放大级、辅助放大级和共模反馈级，所述的运算放大器的差分输入正端为Vin+，运算放大器的差分输入负端为Vin-，运算放大器的差分输出正端为Vout+，运算放大器的差分输出负端为Vout-。所述主放大级包括NMOS放大管M1、NMOS放大管M2，PMOS放大管M3、PMOS放大管 M4，尾电流源管M5。所述辅助放大级包括NMOS放大管M6、NMOS放大管M7，PMOS 负载管M8、PMOS负载管M9，尾电流源管M10。所述共模反馈级包括NMOS放大管M11、NMOS放大管M12，PMOS负载管M13、PMOS负载管M14，尾电流源管M15， Miller补偿电容CS3，零极相消电阻RS3，共模电位获取电阻RS1、共模电位获取电阻RS2，共模电位获取电容CS1、共模电位获取电容CS2。其中，NMOS放大管M1和NMOS放大管M2尺寸相同，PMOS放大管M3和PMOS放大管M4尺寸相同， NMOS放大管M6和NMOS放大管M7尺寸相同，PMOS负载管M8和PMOS负载管M9尺寸相同，NMOS放大管M11和NMOS放大管M12尺寸相同，PMOS负载管M13和PMOS 负载管M14尺寸相同，共模电位获取电容CS1等于共模电位获取电容CS2，共模电位获取电阻RS1等于共模电位获取电阻RS2。其电路连接如下：PMOS放大管M3、PMOS放大管M4、PMOS负载管M8、PMOS负载管M9、PMOS负载管M13、PMOS 负载管M14源极接电源VDD，尾电流源管M5、尾电流源管M10、尾电流源管M15源极接地GND，尾电流源管M5、尾电流源管M10、尾电流源管M15栅极连接偏置电位节点Vb1，PMOS放大管M3栅极连接辅助放大级差分输出正端Vo1+，PMOS放大管M4栅极连接辅助放大级差分输出负端Vo1-，NMOS放大管M1漏极和NMOS 放大管M3漏极连接运算放大器差分输出负端Vout-，NMOS放大管M2漏极和NMOS 放大管M4漏极连接运算放大器差分输出正端Vout+，NMOS放大管M1栅极连接运算放大器差分输入正端Vin+，NMOS放大管M2栅极连接运算放大器差分输入负端Vin-，NMOS放大管M1、NMOS放大管M2源极连接尾电流源管M5漏极，PMOS 负载管M8、PMOS负载管M9栅极连接共模反馈电位节点VCMFB，NMOS放大管M6、 PMOS负载管M8漏极连接辅助放大级差分输出负端Vo1-，NMOS放大管M7、PMOS 负载管M9漏极连接辅助放大级差分输出正端Vo1+，NMOS放大管M6栅极连接运算放大器差分输入正端Vin+，NMOS放大管M7栅极连接运算放大器差分输入负端Vin-，NMOS放大管M6、NMOS放大管M7源极连接尾电流源管M10漏极，PMOS 负载管M14栅极连接PMOS负载管M13栅极，PMOS负载管M14栅极漏极连接NMOS 放大管M12漏极，NMOS放大管M11、PMOS负载管M13漏极连接共模反馈电位节点 VCMFB，NMOS放大管M11、NMOS放大管M12源极连接尾电流源管M15漏极，电阻RS4一端连接NMOS放大管M12栅极，另一端连接偏置电位节点Vb2，电容CS3一端连接电阻RS3，另一端连接共模反馈电位节点VCMFB，电阻RS3的另一端和NMOS放大管M11栅极、电阻RS1和RS2的一端、电容CS1和电容CS2的一端连接，电阻RS1和电容CS1的另一端连接运算放大器差分输出负端Vout-，电阻RS2和电容CS2的另一端连接运算放大器差分输出正端Vout+。
进一步地，所述的开关电阻设有7个并联支路，输入端为IN，输出端为 OUT。所述开关电阻包括19个电阻R、R、R1、R2、R3、R4、R5、R6、R11、R21、 R31、R41、R51、R61、R12、R22、R32、R42、R52、R62，6个PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6。其中，MP1、MP2、MP3、MP4、MP5、MP6尺寸相同，R11、R21、R31、R41、 R51、R61和R12、R22、R32、R42、R52、R62阻值相同，所述电阻R＝R1＝16R0，R2＝12R0， R3＝8R0，R4＝6R0，R5＝4R0，R6＝2R0，R0为标准单位电阻。其电路连接如下：MP1、 MP2、MP3、MP4、MP5、MP6源极和电阻R的一端连接开关电阻的输入端IN，电阻R 的另一端和电阻R1、R2、R3、R4、R5、R6的一端连接开关电阻的输出端OUT，R、 R1、R2、R3、R4、R5、R6的另一端分别连接MP1、MP2、MP3、MP4、MP5、MP6的漏极，电阻R11、R21、R31、R41、R51、R61分别一端连接数字控制位Vctrl1、Vctrl2、Vctrl3、Vctrl4、Vctrl5、Vctrl6，另一端接地GND，电阻R12、R22、R32、R42、R52、R62分别一端连接数字控制位Vctrl1、Vctrl2、Vctrl3、Vctrl4、Vctrl5、Vctrl6，另一端连接MP1、MP2、 MP3、MP4、MP5、MP6的栅极。
本发明的基于切比雪夫I型的带宽可调谐有源RC低通滤波器，具有以下优点：
1、低电压。本发明采用1V的低电源电压，可以适用于低电压通信系统。
2、低功耗。本发明的功耗低，得益于工艺和电路设计，与其它同类型有源RC滤波器相比功耗具有较大的优势，适合用于有低功耗要求的接收机架构。
3、大带宽。运算放大器的非理想特性(增益带宽积有限)限制了有源 RC滤波器的高频应用，本发明中运算放大器采用前馈补偿技术实现了超大的增益带宽积，有效解决了有源RC滤波器在高频应用时面临的问题，最大应用带宽达到了60MHz。
4、带宽可调谐。本发明的可调谐带宽范围是3～60MHz，与传统的采用开关电容结构实现带宽可调不同，开关电阻结构可以有效避免开关电容结构带来的开关导通电阻使得整个滤波器Q值严重恶化的问题，有利于带宽高调谐精度的实现。
附图说明
图1为本发明的5阶切比雪夫I型的带宽可调谐有源RC低通滤波器的架构图；
图2为本发明的运算放大器的电路原理图；
图3是本发明的开关电阻结构的电路原理图；
图4是本发明的一阶低通滤波器单边小信号等效模型示意图；
图5(a)是本发明的运算放大器增益仿真结果示意图；
图5(b)是本发明的运算放大器相位仿真结果示意图；
图6(a)是本发明的运算放大器共模反馈环路的环路增益仿真结果示意图；
图6(b)是本发明的运算放大器共模反馈环路的相位仿真结果示意图；
图7是本发明带宽可调谐低通滤波器在9种不同的数字控制位状态下的幅频特性仿真结果示意图；
图8是本发明低通滤波器的输入三阶交调点的仿真结果示意图。
具体实施方式
为了更好地了解本发明的目的、结构及功能，下面结合附图，对本发明一种基于切比雪夫I型的带宽可调谐有源RC低通滤波器做进一步详细的描述。
如图1所示，因为5阶切比雪夫I型传递函数幅频特性具有良好的带内平坦度和带外抑制度，所以被选为本发明带宽可调谐低通滤波器的原型。所述的滤波器包含输入端、运算放大器、积分电容、开关电阻和输出端。所述低通滤波器的带宽可调谐通过开关电阻结构实现，与传统的采用开关电容结构实现带宽可调谐不同，采用开关电阻结构可以有效避免采用开关电容结构时出现的开关导通电阻对滤波器Q值严重恶化的问题，便于增加开关位数，从而提高带宽调谐的精度。
输入端包括两个差分输入端AVin+、AVin-和两个差分输出端AVout+、AVout-；运算放大器共有5个，分别为OPAMP1、OPAMP2、OPAMP3、OPAMP4、OPAMP5；积分电容共有10个，分别为C1P、C2P、C3P、C4P、C5P和C1N、C2N、C3N、C4N、C5N；开关电阻共有22个，分别为R1P、R2P、R3P、R4P、R5P、R1N、R2N、R3N、R4N、R5N、 R11P、R12P、R23P、R34P、R45P、R55P、R11N、R12N、R23N、R34N、R45N、R55N；R1P一端连接差分输入端AVin+，另一端连接OPAMP1的差分输入正端；R1N一端连接差分输入端AAVin-，另一端连接OPAMP1的差分输入负端；R2P一端连接OPAMP1的差分输出正端，另一端连接OPAMP2的差分输入正端；R2N一端连接OPAMP1的差分输出负端，另一端连接OPAMP2的差分输入负端；R3P一端连接OPAMP2的差分输出正端，另一端连接OPAMP3的差分输入正端；R3N一端连接OPAMP2的差分输出负端，另一端连接OPAMP3的差分输入负端；R4P一端连接OPAMP3的差分输出正端，另一端连接OPAMP4的差分输入正端；R4N一端连接OPAMP3的差分输出负端，另一端连接OPAMP4的差分输入负端；R5P一端连接OPAMP4的差分输出正端，另一端连接OPAMP5的差分输入正端；R5N一端连接OPAMP4的差分输出负端，另一端连接OPAMP5的差分输入负端；R11P一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出负端；R11N一端连接OPAMP1的差分输入负端，另一端连接OPAMP1的差分输出正端；R12P一端连接OPAMP1的差分输入正端，另一端连接OPAMP2的差分输出负端；R12N分别一端连接OPAMP1的差分输入负端，另一端连接OPAMP2的差分输出正端；R23P一端连接OPAMP2的差分输入正端，另一端连接OPAMP3的差分输出负端；R23N分别一端连接OPAMP2 的差分输入负端，另一端连接OPAMP3的差分输出正端；R34P一端连接OPAMP3 的差分输入正端，另一端连接OPAMP4的差分输出负端；R34N一端连接OPAMP3的差分输入负端，另一端连接OPAMP4的差分输出正端；R45P一端连接OPAMP4 的差分输入正端，另一端连接OPAMP5的差分输出负端；R45N一端连接OPAMP4 的差分输入负端，另一端连接OPAMP5的差分输出正端；R55P一端连接OPAMP5 的差分输入正端，另一端连接OPAMP5的差分输出负端；R55N一端连接OPAMP5 的差分输入负端，另一端连接OPAMP5的差分输出正端；OPAMP5的差分输出正端与差分输出端AVout+；OPAMP5的差分输出负端与差分输出端AVout-连接； C1P一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出负端； C1N一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出正端； C2P一端连接OPAMP2的差分输入正端，另一端连接OPAMP2的差分输出负端； C2N分别一端连接OPAMP2的差分输入负端，另一端连接OPAMP2的差分输出正端；C3P一端连接OPAMP3的差分输入正端，另一端连接OPAMP3的差分输出负端；C3N一端连接OPAMP3的差分输入负端，另一端连接OPAMP3的差分输出正端；C4P一端连接OPAMP4的差分输入正端，另一端连接OPAMP4的差分输出负端；C4N一端连接OPAMP4的差分输入负端，另一端连接OPAMP4的差分输出正端；C5P一端连接OPAMP5的差分输入正端，另一端连接OPAMP5的差分输出负端；C5N一端连接OPAMP5的差分输入负端，另一端连接OPAMP5的差分输出正端。其中运算放大器OPAMP1、OPAMP2、OPAMP3、OPAMP4、OPAMP5完全相同，开关电阻R1P＝R1N，R2P＝R2N，R3P＝R3N，R4P＝R4N，R5P＝R5N，R11P＝R11N，R12P＝R12N，R23P＝R23N， R34P＝R34N，R45P＝R45N，R55P＝R55N，积分电容C1P＝C1N，C2P＝C2N，C3P＝C3N，C4P＝C4N，C5P＝C5N。
如图2所示，为本发明采用的两级全差分运算放大器。运算放大器设有主放大级、辅助放大级和共模反馈级；
所述的运算放大器的差分输入正端为Vin+，运算放大器的差分输入负端为 Vin-，运算放大器的差分输出正端为Vout+，运算放大器的差分输出负端为Vout-；
所述主放大级包括NMOS放大管M1、NMOS放大管M2，PMOS放大管M3、PMOS 放大管M4，尾电流源管M5；
所述辅助放大级包括NMOS放大管M6、NMOS放大管M7，PMOS负载管M8、 PMOS负载管M9，尾电流源管M10；
所述共模反馈级包括NMOS放大管M11、NMOS放大管M12，PMOS负载管M13、 PMOS负载管M14，尾电流源管M15，Miller补偿电容CS3，零极相消电阻RS3，共模电位获取电阻RS1、共模电位获取电阻RS2，共模电位获取电容CS1、共模电位获取电容CS2；其中，NMOS放大管M1和NMOS放大管M2尺寸相同，PMOS放大管M3和PMOS放大管M4尺寸相同，NMOS放大管M6和NMOS放大管M7尺寸相同， PMOS负载管M8和PMOS负载管M9尺寸相同，NMOS放大管M11和NMOS放大管M12尺寸相同，PMOS负载管M13和PMOS负载管M14尺寸相同，共模电位获取电容 CS1等于共模电位获取电容CS2，共模电位获取电阻RS1等于共模电位获取电阻 RS2；
所述运算放大器电路连接如下：PMOS放大管M3、PMOS放大管M4、PMOS 负载管M8、PMOS负载管M9、PMOS负载管M13、PMOS负载管M14源极接电源VDD，尾电流源管M5、尾电流源管M10、尾电流源管M15源极接地GND，尾电流源管 M5、尾电流源管M10、尾电流源管M15栅极连接偏置电位节点Vb1，PMOS放大管 M3栅极连接辅助放大级差分输出正端Vo1+，PMOS放大管M4栅极连接辅助放大级差分输出负端Vo1-，NMOS放大管M1漏极和NMOS放大管M3漏极连接运算放大器差分输出负端Vout-，NMOS放大管M2漏极和NMOS放大管M4漏极连接运算放大器差分输出正端Vout+，NMOS放大管M1栅极连接运算放大器差分输入正端Vin+， NMOS放大管M2栅极连接运算放大器差分输入负端Vin-，NMOS放大管M1、NMOS 放大管M2源极连接尾电流源管M5漏极，PMOS负载管M8、PMOS负载管M9栅极连接共模反馈电位节点VCMFB，NMOS放大管M6、PMOS负载管M8漏极连接辅助放大级差分输出负端Vo1-，NMOS放大管M7、PMOS负载管M9漏极连接辅助放大级差分输出正端Vo1+，NMOS放大管M6栅极连接运算放大器差分输入正端Vin+，NMOS 放大管M7栅极连接运算放大器差分输入负端Vin-，NMOS放大管M6、NMOS放大管M7源极连接尾电流源管M10漏极，PMOS负载管M14栅极连接PMOS负载管M13栅极，PMOS负载管M14栅极漏极连接NMOS放大管M12漏极，NMOS放大管M11、PMOS负载管M13漏极连接共模反馈电位节点VCMFB，NMOS放大管M11、NMOS放大管M12源极连接尾电流源管M15漏极，电阻RS4一端连接NMOS放大管M12栅极，另一端连接偏置电位节点Vb2，电容CS3一端连接电阻RS3，另一端连接共模反馈电位节点VCMFB，电阻RS3的另一端和NMOS放大管M11栅极、电阻RS1和RS2的一端、电容CS1和电容CS2的一端连接，电阻RS1和电容CS1的另一端连接运算放大器差分输出负端Vout-，电阻RS2和电容CS2的另一端连接运算放大器差分输出正端Vout+。
由于滤波器架构中的反馈回路采用高增益运算放大器，有源RC滤波器可以在实现高Q值的同时获得优越的线性度。然而，运算放大器的非理想特性 (增益带宽积有限)限制了有源RC滤波器的高频应用，特别是在CMOS工艺中实现时。本发明中运算放大器采用前馈补偿技术实现了超大的增益带宽积，有效解决了有源RC滤波器在高频应用时面临的问题，最大应用带宽达到了 60MHz。同时，共模反馈环路可以为输入输出端提供一个稳定的共模电位，避免了因工艺、温度等外界环境因素导致的共模电位偏差问题。所述的运算放大器的差分输入正负端分别为Vin+、Vin-，差分输出正负端分别为Vout+、Vout--。差分输入信号Vin+、Vin-一路分别由主放大级中NMOS放大管M1、M2的栅极输入，分别经M1、M2放大后分别由M1、M2的漏极输出至Vout-、Vout+节点；另一路分别由辅助放大级中NMOS放大管M6、M7的栅极输入，分别经M6、M7放大后分别由 M6、M7的漏极输出至Vo1-、Vo1+节点，Vo1-、Vo1+再分别由主放大级中PMOS放大管 M4、M3的栅极输入，分别经M4、M3放大后分别由M4、M3的漏极输出至Vout+、Vout-节点。采用两条信号放大通路的前馈补偿技术可以有效地提高运算放大器的直流增益和单位增益带宽。电路中的共模反馈环路路径为：Vout+、Vout-分别通过RS2和CS2的并联结构、RS1和CS1的并联结构连接共模反馈级中NMOS放大管 M11的栅极，再经由M11和RS3、CS3构成零极相消支路的并联结构后由VCMFB节点输出。VCMFB处的信号一路经M8放大输出至Vo1-，再经M4放大输出至Vout+节点；另一路经M9放大输出至Vo1+，再经M3放大输出至Vout-节点。环路中的电容CS3是密勒补偿电容，电阻RS3是零点产生电阻，由CS3和RS3组成的零极相消结构可以有效提高环路的相位裕度，保证环路的稳定性。运算放大器输入输出端的共模电位最终由偏置电位Vb2定义。
开关电阻设有7个并联支路，输入端为IN，输出端为OUT；
所述开关电阻包括19个电阻R、R、R1、R2、R3、R4、R5、R6、R11、R21、R31、 R41、R51、R61、R12、R22、R32、R42、R52、R62，6个PMOS开关管MP1、MP2、MP3、MP4、 MP5、MP6；其中，PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6尺寸相同，电阻R11、 R21、R31、R41、R51、R61和R12、R22、R32、R42、R52、R62阻值相同，所述电阻R＝R1＝16R0， R2＝12R0，R3＝8R0，R4＝6R0，R5＝4R0，R6＝2R0，R0为标准单位电阻；
所述开关电阻电路连接如下：PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6源极和电阻R的一端连接开关电阻的输入端IN，电阻R的另一端和电阻R1、R2、 R3、R4、R5、R6的一端连接开关电阻的输出端OUT，电阻R、R1、R2、R3、R4、R5、 R6的另一端分别连接PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6的漏极，电阻R11、 R21、R31、R41、R51、R61分别一端连接数字控制位Vctrl1、Vctrl2、Vctrl3、Vctrl4、Vctrl5、 Vctrl6，另一端接地GND，电阻R12、R22、R32、R42、R52、R62分别一端连接数字控制位Vctrl1、Vctrl2、Vctrl3、Vctrl4、Vctrl5、Vctrl6，另一端连接PMOS开关管MP1、MP2、 MP3、MP4、MP5、MP6的栅极。
如图3所示，为本发明采用的6位开关电阻。开关采用PMOS型晶体管有两个好处：一是考虑到温度、工艺角偏差对MOS管阈值电压Vth的影响，在栅极电位为0V时可以保证栅源电压差满足|VGS|≥|Vth|，MOS管工作在线性区；二是PMOS管被N井包围，可以有效隔离衬底噪声。6个开关控制位能够有效提高所述低通滤波器带宽调谐的精度，7条并联支路中的电阻R、R1、R2、R3、 R4、R5、R6呈固定比例16:16:12:8:6:4:2。开关电阻中电阻固定比例的电阻值能够实现带宽线性调谐的证明过程如下(以一阶低通滤波器原型为例说明)：
如图4所示，为一阶低通滤波器单边小信号等效模型。在假设运算放大器为理想的条件下，传输函数实部的频域表达式为
Figure BDA0003206621290000131
相应地，低通滤波器的-3dB带宽可以表示为
Figure BDA0003206621290000132
当电路中的所有电阻都变为原来的k倍时，传输函数实部的频域表达式为
Figure BDA0003206621290000133
相应地，此时低通滤波器的-3dB带宽变为
Figure BDA0003206621290000134
综上，开关电阻中固定比例电阻值的电阻能够实现低通滤波器带宽的线性调谐。
如图5(a)和图5(b)所示，为本发明采用的运算放大器的仿真波特图。运算放大器的直流增益为47dB，单位增益带宽fu为29.5GHz，相位裕度PM 为63°。得益于运算放大器的大增益带宽积，低通滤波器的最大带宽能够达到60MHz。
如图6(a)和图6(b)所示，为本发明采用的运算放大器中共模反馈环路的环路增益和相位的仿真结果示意图。共模反馈环路的相位超前(Phase lead)最小为51.4°，相位裕度(PM)为59.3°。仿真结果表明环路稳定，可以为运算放大器的输入输出端提供稳定共模电位。
如图7所示，为发明带宽可调谐低通滤波器在9种不同的数字控制位状态下的幅频特性仿真结果示意图。在9种不同数字控制位状态下，低通滤波器的幅频特性响应性能稳定，带内增益接近稳定于0dB，带宽调谐范围为3 ～60MHz。
如图8所示，为本发明低通滤波器的输入三阶交调点的仿真结果示意图。在输入双音信号频率分别为10MHz和11MHz时，低通滤波器的输入三阶交调点IIP3为13.4dBm，具有良好的线性度。
综上，本发明带宽可调谐有源RC低通滤波器具有稳定的幅频特性、良好的线性度和带宽高精度可调谐性，且具有高灵活高集成度和可扩展性，在未来无线通信接收机架构中有良好的应用前景。
可以理解，本发明是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

Claims (7)

1.一种基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，包括输入端、运算放大器、积分电容、开关电阻和输出端。
2.根据权利要求1所述的基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，所述输入端包括两个差分输入端AVin+、AVin-和两个差分输出端AVout+、AVout-；
所述运算放大器共有5个，分别为OPAMP1、OPAMP2、OPAMP3、OPAMP4、OPAMP5；
所述积分电容共有10个，分别为C1P、C2P、C3P、C4P、C5P和C1N、C2N、C3N、C4N、C5N；
所述开关电阻共有22个，分别为R1P、R2P、R3P、R4P、R5P、R1N、R2N、R3N、R4N、R5N、R11P、R12P、R23P、R34P、R45P、R55P、R11N、R12N、R23N、R34N、R45N、R55N；
所述的R1P一端连接差分输入端AVin+，另一端连接OPAMP1的差分输入正端；所述R1N一端连接差分输入端AAVin-，另一端连接OPAMP1的差分输入负端；
所述的R2P一端连接OPAMP1的差分输出正端，另一端连接OPAMP2的差分输入正端；所述R2N一端连接OPAMP1的差分输出负端，另一端连接OPAMP2的差分输入负端；
所述的R3P一端连接OPAMP2的差分输出正端，另一端连接OPAMP3的差分输入正端；所述R3N一端连接OPAMP2的差分输出负端，另一端连接OPAMP3的差分输入负端；
所述的R4P一端连接OPAMP3的差分输出正端，另一端连接OPAMP4的差分输入正端；所述R4N一端连接OPAMP3的差分输出负端，另一端连接OPAMP4的差分输入负端；
所述的R5P一端连接OPAMP4的差分输出正端，另一端连接OPAMP5的差分输入正端；所述R5N一端连接OPAMP4的差分输出负端，另一端连接OPAMP5的差分输入负端；
所述的R11P一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出负端；所述R11N一端连接OPAMP1的差分输入负端，另一端连接OPAMP1的差分输出正端；
所述的R12P一端连接OPAMP1的差分输入正端，另一端连接OPAMP2的差分输出负端；所述R12N分别一端连接OPAMP1的差分输入负端，另一端连接OPAMP2的差分输出正端；
所述的R23P一端连接OPAMP2的差分输入正端，另一端连接OPAMP3的差分输出负端；所述R23N分别一端连接OPAMP2的差分输入负端，另一端连接OPAMP3的差分输出正端；
所述的R34P一端连接OPAMP3的差分输入正端，另一端连接OPAMP4的差分输出负端；所述R34N一端连接OPAMP3的差分输入负端，另一端连接OPAMP4的差分输出正端；
所述的R45P一端连接OPAMP4的差分输入正端，另一端连接OPAMP5的差分输出负端；所述R45N一端连接OPAMP4的差分输入负端，另一端连接OPAMP5的差分输出正端；
所述的R55P一端连接OPAMP5的差分输入正端，另一端连接OPAMP5的差分输出负端；所述R55N一端连接OPAMP5的差分输入负端，另一端连接OPAMP5的差分输出正端；
OPAMP5的差分输出正端与差分输出端AVout+；OPAMP5的差分输出负端与差分输出端AVout-连接；
所述的C1P一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出负端；所述C1N一端连接OPAMP1的差分输入正端，另一端连接OPAMP1的差分输出正端；
所述的C2P一端连接OPAMP2的差分输入正端，另一端连接OPAMP2的差分输出负端；所述C2N分别一端连接OPAMP2的差分输入负端，另一端连接OPAMP2的差分输出正端；
所述的C3P一端连接OPAMP3的差分输入正端，另一端连接OPAMP3的差分输出负端；所述C3N一端连接OPAMP3的差分输入负端，另一端连接OPAMP3的差分输出正端；
所述的C4P一端连接OPAMP4的差分输入正端，另一端连接OPAMP4的差分输出负端；所述C4N一端连接OPAMP4的差分输入负端，另一端连接OPAMP4的差分输出正端；
所述的C5P一端连接OPAMP5的差分输入正端，另一端连接OPAMP5的差分输出负端；所述C5N一端连接OPAMP5的差分输入负端，另一端连接OPAMP5的差分输出正端。
3.根据权利要求2所述的基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，所述运算放大器OPAMP1、OPAMP2、OPAMP3、OPAMP4、OPAMP5相同。
4.根据权利要求2所述的基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，所述开关电阻R1P＝R1N，R2P＝R2N，R3P＝R3N，R4P＝R4N，R5P＝R5N，R11P＝R11N，R12P＝R12N，R23P＝R23N，R34P＝R34N，R45P＝R45N，R55P＝R55N。
5.根据权利要求2所述的基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，所述积分电容C1P＝C1N，C2P＝C2N，C3P＝C3N，C4P＝C4N，C5P＝C5N。
6.根据权利要求2所述的基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，所述的运算放大器设有主放大级、辅助放大级和共模反馈级；
所述的运算放大器的差分输入正端为Vin+，运算放大器的差分输入负端为Vin-，运算放大器的差分输出正端为Vout+，运算放大器的差分输出负端为Vout-；
所述主放大级包括NMOS放大管M1、NMOS放大管M2，PMOS放大管M3、PMOS放大管M4，尾电流源管M5；
所述辅助放大级包括NMOS放大管M6、NMOS放大管M7，PMOS负载管M8、PMOS负载管M9，尾电流源管M10；
所述共模反馈级包括NMOS放大管M11、NMOS放大管M12，PMOS负载管M13、PMOS负载管M14，尾电流源管M15，Miller补偿电容CS3，零极相消电阻RS3，共模电位获取电阻RS1、共模电位获取电阻RS2，共模电位获取电容CS1、共模电位获取电容CS2；其中，NMOS放大管M1和NMOS放大管M2尺寸相同，PMOS放大管M3和PMOS放大管M4尺寸相同，NMOS放大管M6和NMOS放大管M7尺寸相同，PMOS负载管M8和PMOS负载管M9尺寸相同，NMOS放大管M11和NMOS放大管M12尺寸相同，PMOS负载管M13和PMOS负载管M14尺寸相同，共模电位获取电容CS1等于共模电位获取电容CS2，共模电位获取电阻RS1等于共模电位获取电阻RS2；
所述运算放大器电路连接如下：PMOS放大管M3、PMOS放大管M4、PMOS负载管M8、PMOS负载管M9、PMOS负载管M13、PMOS负载管M14源极接电源VDD，尾电流源管M5、尾电流源管M10、尾电流源管M15源极接地GND，尾电流源管M5、尾电流源管M10、尾电流源管M15栅极连接偏置电位节点Vb1，PMOS放大管M3栅极连接辅助放大级差分输出正端Vo1+，PMOS放大管M4栅极连接辅助放大级差分输出负端Vo1-，NMOS放大管M1漏极和NMOS放大管M3漏极连接运算放大器差分输出负端Vout-，NMOS放大管M2漏极和NMOS放大管M4漏极连接运算放大器差分输出正端Vout+，NMOS放大管M1栅极连接运算放大器差分输入正端Vin+，NMOS放大管M2栅极连接运算放大器差分输入负端Vin-，NMOS放大管M1、NMOS放大管M2源极连接尾电流源管M5漏极，PMOS负载管M8、PMOS负载管M9栅极连接共模反馈电位节点VCMFB，NMOS放大管M6、PMOS负载管M8漏极连接辅助放大级差分输出负端Vo1-，NMOS放大管M7、PMOS负载管M9漏极连接辅助放大级差分输出正端Vo1+，NMOS放大管M6栅极连接运算放大器差分输入正端Vin+，NMOS放大管M7栅极连接运算放大器差分输入负端Vin-，NMOS放大管M6、NMOS放大管M7源极连接尾电流源管M10漏极，PMOS负载管M14栅极连接PMOS负载管M13栅极，PMOS负载管M14栅极漏极连接NMOS放大管M12漏极，NMOS放大管M11、PMOS负载管M13漏极连接共模反馈电位节点VCMFB，NMOS放大管M11、NMOS放大管M12源极连接尾电流源管M15漏极，电阻RS4一端连接NMOS放大管M12栅极，另一端连接偏置电位节点Vb2，电容CS3一端连接电阻RS3，另一端连接共模反馈电位节点VCMFB，电阻RS3的另一端和NMOS放大管M11栅极、电阻RS1和RS2的一端、电容CS1和电容CS2的一端连接，电阻RS1和电容CS1的另一端连接运算放大器差分输出负端Vout-，电阻RS2和电容CS2的另一端连接运算放大器差分输出正端Vout+。
7.根据权利要求2所述的基于切比雪夫I型的带宽可调谐有源RC低通滤波器，其特征在于，所述的开关电阻设有7个并联支路，输入端为IN，输出端为OUT；
所述开关电阻包括19个电阻R、R、R1、R2、R3、R4、R5、R6、R11、R21、R31、R41、R51、R61、R12、R22、R32、R42、R52、R62，6个PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6；其中，PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6尺寸相同，电阻R11、R21、R31、R41、R51、R61和R12、R22、R32、R42、R52、R62阻值相同，所述电阻R＝R1＝16R0，R2＝12R0，R3＝8R0，R4＝6R0，R5＝4R0，R6＝2R0，R0为标准单位电阻；
所述开关电阻电路连接如下：PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6源极和电阻R的一端连接开关电阻的输入端IN，电阻R的另一端和电阻R1、R2、R3、R4、R5、R6的一端连接开关电阻的输出端OUT，电阻R、R1、R2、R3、R4、R5、R6的另一端分别连接PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6的漏极，电阻R11、R21、R31、R41、R51、R61分别一端连接数字控制位Vctrl1、Vctrl2、Vctrl3、Vctrl4、Vctrl5、Vctrl6，另一端接地GND，电阻R12、R22、R32、R42、R52、R62分别一端连接数字控制位Vctrl1、Vctrl2、Vctrl3、Vctrl4、Vctrl5、Vctrl6，另一端连接PMOS开关管MP1、MP2、MP3、MP4、MP5、MP6的栅极。
CN202110918656.1A 2021-08-11 2021-08-11 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器 Pending CN113644896A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110918656.1A CN113644896A (zh) 2021-08-11 2021-08-11 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110918656.1A CN113644896A (zh) 2021-08-11 2021-08-11 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器

Publications (1)

Publication Number Publication Date
CN113644896A true CN113644896A (zh) 2021-11-12

Family

ID=78420789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110918656.1A Pending CN113644896A (zh) 2021-08-11 2021-08-11 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器

Country Status (1)

Country Link
CN (1) CN113644896A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006095A (zh) * 2010-10-21 2011-04-06 华东师范大学 一种多频多模无线收发器的自动频率校准信道选择滤波器
CN102307039A (zh) * 2011-04-21 2012-01-04 清华大学 可配置片上有源rc滤波装置
CN103391070A (zh) * 2013-07-26 2013-11-13 苏州晶为微电子有限公司 用于gps接收机的高精度全差分有源rc低通滤波器
CN107819451A (zh) * 2017-10-26 2018-03-20 山东大学 一种有源rc复数带通滤波器
CN110798162A (zh) * 2019-11-27 2020-02-14 西安博瑞集信电子科技有限公司 射频超宽带驱动放大器芯片
CN111464139A (zh) * 2020-04-24 2020-07-28 电子科技大学 一种适用于宽摆幅全差分运算放大器的共模反馈电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006095A (zh) * 2010-10-21 2011-04-06 华东师范大学 一种多频多模无线收发器的自动频率校准信道选择滤波器
CN102307039A (zh) * 2011-04-21 2012-01-04 清华大学 可配置片上有源rc滤波装置
CN103391070A (zh) * 2013-07-26 2013-11-13 苏州晶为微电子有限公司 用于gps接收机的高精度全差分有源rc低通滤波器
CN107819451A (zh) * 2017-10-26 2018-03-20 山东大学 一种有源rc复数带通滤波器
CN110798162A (zh) * 2019-11-27 2020-02-14 西安博瑞集信电子科技有限公司 射频超宽带驱动放大器芯片
CN111464139A (zh) * 2020-04-24 2020-07-28 电子科技大学 一种适用于宽摆幅全差分运算放大器的共模反馈电路

Similar Documents

Publication Publication Date Title
JP3318725B2 (ja) アナログフィルタ回路
US7999612B2 (en) Operational amplifier having DC offset cancellation capability
CN102307039B (zh) 可配置片上有源rc滤波装置
US20050248396A1 (en) Novel VGA-CTF combination cell for 10 GB/S serial data receivers
US11290075B2 (en) Operational amplifier and chip
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
CN109951161B (zh) 一种互补型数字可变增益放大器
CN102545806B (zh) 差动放大器
CN102130659A (zh) 一种减小两级运算放大器输入失调电压的电路结构
CN105958948A (zh) 一种低功耗宽范围跨导运算放大器
CN104283519A (zh) 电流复用型前馈补偿全差分运算放大器
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
Liao et al. A new low-voltage operational transconductance amplifier with push-pull CMFB scheme for low-pass filter applications
US20120319767A1 (en) Single-Ended-To-Differential Filter Using Common Mode Feedback
CN210609074U (zh) 一种可校正失调电压的轨对轨运算放大器
CN113644896A (zh) 一种基于切比雪夫i型的带宽可调谐有源rc低通滤波器
CN112511110B (zh) 一种高线性度可编程增益放大器
CN111697936B (zh) 一种低功耗互补型数字可变增益放大器
CN113612449A (zh) 一种运算放大器电路
CN110768636A (zh) 一种用于多级运算放大器的稳定性补偿方法及电路结构
Nayak et al. Design of high gain operational transconductance amplifiers in 180 nm CMOS technology
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
CN106712731B (zh) 一种运算放大器
CN113271073B (zh) 一种可重构运算跨导放大器
Vij et al. A highly adaptive operational amplifier with recycling folded cascode topology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination