CN103378264A - 发光二极体封装制程及其封装结构 - Google Patents
发光二极体封装制程及其封装结构 Download PDFInfo
- Publication number
- CN103378264A CN103378264A CN2012101294910A CN201210129491A CN103378264A CN 103378264 A CN103378264 A CN 103378264A CN 2012101294910 A CN2012101294910 A CN 2012101294910A CN 201210129491 A CN201210129491 A CN 201210129491A CN 103378264 A CN103378264 A CN 103378264A
- Authority
- CN
- China
- Prior art keywords
- electrode
- type
- led chip
- crystal grain
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明提供一种发光二极体封装制程及其封装结构，其包括以下的步骤；首先，提供一个LED芯片，在所述LED芯片上以晶粒尺寸蚀刻至N型半导体层，并于所述N型半导体层形成一个粗糙层，接着，设置N、P型电极衬垫，在所述晶粒上形成一个第一绝缘层，并在电极位置蚀刻所述第一绝缘层以成长所述电极衬垫，然后，串联所述晶粒，电性连接至少二个所述晶粒并以一个第二绝缘层覆盖，所述第二绝缘层的表层形成所述N、P型电极衬垫的一个外部电极，紧接着，提供一个电极基板，所述电极基板上具有N、P型电极图案，最后，形成高压LED芯片，以所述电极基板电性连接串联的所述晶粒。本发明并提供所述封装结构。
Description
技术领域
本发明涉及一种发光二极体封装制程及其封装结构，尤其涉及一种以形成高压发光二极体(High Voltage Light-Emitting Diode, HVLED)芯片的发光二极体封装制程及其封装结构。
背景技术
LED产业是近几年最受瞩目的产业之一，发展至今，LED产品已具有节能、省电、高效率、反应时间快、寿命周期时间长、且不含汞、具有环保效益等优点。然而，由于目前LED照明主要使用低电压高电流的电路结构，不但需要维持稳定电流量的特殊开关电源控制器，同时需要交、直流电源转换器以提供较大的压降，此外还有高电流产生的高热量散热问题，造成LED照明灯具仍然有成本高、体积大以及高耗能的使用缺点。有鉴于LED照明灯具使用的缺点，开发出高压发光二极体(HVLED) 光源，所述高压发光二极体是在LED芯片的既有面积上，分割形成许多细小的晶粒，并以制程电性串联复数个所述晶粒，以形成发光二极体模块。所述发光二极体模块可依据串联所述晶粒的数量与大小，设计具有高的正向工作电压以及低的工作电流，相较于一般发光二极管在电压值可以高上几十倍，而电流则可以减少百倍左右。通过高压的设计在照明灯具使用时，可以不需要压降稳定电流量的特殊电源控制器及其转换器，另外低电流可以大大降低其发热量，从而能有效改善散热的设置问题，对于LED照明灯具的成本以及功率消耗均能有效地降低。但是所述高压发光二极体的晶粒串联结构如何能获得较佳的电流分布而提升发光效率，重要在于所述高压发光二极体的制程技术，尤其是在所述细小晶粒的分割技术、晶粒间的绝缘技术以及晶粒间的电性连接技术。所以高压发光二极体的制程中使结构散热更佳，出光的效率更高，需要持续进行研究改善。
发明内容
有鉴于此，有必要提供一种具有电极基板以及表面粗化的发光二极体封装制程及其封装结构。
一种发光二极体封装制程，其包括以下的步骤；
提供一个LED芯片，在所述LED芯片上以晶粒尺寸蚀刻至N型半导体层，并于所述N型半导体层形成一个粗糙层，
设置N、P型电极衬垫，在所述晶粒上形成一个第一绝缘层，并在电极位置蚀刻所述第一绝缘层以成长所述电极衬垫，
串联所述晶粒，电性连接至少二个所述晶粒并以一个第二绝缘层覆盖，所述第二绝缘层的表层形成所述N、P型电极衬垫的一个外部电极，
提供一个电极基板，所述电极基板上具有N、P型电极图案，及
形成高压LED芯片，以所述电极基板电性连接串联的所述晶粒。
一种封装结构，其包括一个高压LED芯片以及一个电极基板，所述高压LED芯片设置于所述电极基板上，所述电极基板具有一个N型电极以及一个P型电极，所述高压LED芯片包括至少二个晶粒，所述晶粒之间电性连接并具有一个N型外部电极以及一个P型外部电极，所述N、P型外部电极与所述N、P型电极电性连接，所述高压LED芯片具有一个粗糙层，所述粗糙层位于所述高压LED芯片的N型半导体上。
上述的发光二极体封装制程中，由于提供所述电极基板以电性连接所述高压LED芯片，所述电极基板有助于所述高压LED芯片热量的分散传导，所述高压LED芯片的所述N型半导体层表面具有所述粗糙层，所述粗糙层可以提高出光效率，使所述高压LED芯片的散热性以及光效能均可达到最佳化。
附图说明
图1是本发明发光二极体封装制程的步骤流程图。
图2是对应图1提供一个LED芯片步骤的剖视图。
图3是对应图1设置N、P型电极衬垫步骤的剖视图。
图4是对应图1串联所述晶粒步骤的剖视图。
图5是对应图1提供一个电极基板步骤的剖视图。
图6是对应图1形成高压LED芯片步骤的剖视图。
图7是本发明封装结构的剖视图。
主要元件符号说明
| 高压LED芯片 | 10 |
| LED晶粒 | 102 |
| 第一绝缘层 | 104 |
| 第二绝缘层 | 106 |
| LED芯片 | 12 |
| 基板 | 120 |
| N型半导体层 | 122 |
| 粗糙层 | 1222 |
| N型电极衬垫 | 1224 |
| N型外部电极 | 1226 |
| 氮化铝层 | 123 |
| 发光层 | 124 |
| P型半导体层 | 126 |
| P型电极衬垫 | 1262 |
| P型外部电极 | 1264 |
| 导电层 | 128 |
| 电极基板 | 14 |
| 电极基板表面 | 140 |
| N、P型电极图案 | 142 |
| N型电极 | 1422 |
| P型电极 | 1424 |
| 封装结构 | 100 |
| 沟槽 | A |
| 电极导线 | B |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图对本发明作一具体介绍。
请参阅图1，所示为本发明发光二极体封装制程的步骤流程图，其包括以下的步骤；
S11提供一个LED芯片，在所述LED芯片上以晶粒尺寸蚀刻至N型半导体层，并于所述N型半导体层形成一个粗糙层，
S12设置N、P型电极衬垫，在所述晶粒上形成一个第一绝缘层，并在电极位置蚀刻所述第一绝缘层以成长所述电极衬垫，
S13串联所述晶粒，电性连接至少二个所述晶粒并以一个第二绝缘层覆盖，所述第二绝缘层的表层形成所述N、P型电极衬垫的一个外部电极，
S14提供一个电极基板，所述电极基板上具有N、P型电极图案，及
S15形成高压LED芯片，以所述电极基板电性连接串联的所述晶粒。
所述步骤S11提供一个LED芯片12，在所述LED芯片12上以晶粒尺寸蚀刻至N型半导体层122，并于所述N型半导体层122形成一个粗糙层1222，所述LED芯片12结构包括一个基板120，所述基板120上方依序为一个N型半导体层122、一个发光层(Multi Quantum Wells, MQWs)124、一个P型半导体层126以及一个导电层128，所述N型半导体层122内设置具有一个氮化铝层(AlN)123。所述基板120材料可以是蓝宝石(Sapphire)材料或是氧化铝(Al2O3) 材料，所述N、P型半导体层122、126材料是N、P型氮化镓(GaN) ，所述导电层128材料是为金属、合金、复合材料或石墨烯(Graphene) 。所述LED芯片12以晶粒尺寸进行蚀刻，是通过湿式蚀刻或是干式蚀刻方式在所述LED芯片12上以沟槽A切割出复数个晶粒102(如图2所示)，所述沟槽A的蚀刻深度为到达所述N型半导体层122超过所述氮化铝层123但是未到达所述基板120。所述粗糙层1222是以酸性或碱性溶液于所述沟槽A内对所述N型半导体层122层进行蚀刻，用以使所述晶粒102的N型半导体层122侧面形成所述粗糙层1222。所述酸性或碱性溶液可以是氢氧化钾KOH、硫酸H2SO4、盐酸HCI或是硝酸HNO3。所述粗糙层1222具有提高所述LED晶粒102发光的出光量。
所述步骤S12设置N、P型电极衬垫1224、1262，在所述晶粒102上形成一个第一绝缘层104，并在电极位置蚀刻所述第一绝缘层104以成长所述电极衬垫1224、1262，所述N型电极衬垫1224的电极位置在所述N型半导体层122上，所述P型电极衬垫1262的电极位置在所述导电层128上。所述第一绝缘层104形成在所述晶粒102上，覆盖所述沟槽A以及所述晶粒102表面。所述第一绝缘层104沿着所述沟槽A蚀刻到达所述N型半导体层122为所述N型电极衬垫1224的电极位置，在蚀刻到达所述导电层128为所述P型电极衬垫1262电极位置。所述N型电极衬垫1224电极位置未到达所述氮化铝层123。所述第一绝缘层104在电极位置被蚀刻后，成长形成所述N、P型电极衬垫1224、1262，使所述N、P型电极衬垫1224、1262之间由所述第一绝缘层104电性阻隔(如图3所示)。所述第一绝缘层104材料为二氧化硅SiO2或氮化硅SiN。
所述步骤S13串联所述晶粒102，电性连接至少二个所述晶粒102并以一个第二绝缘层106覆盖，所述第二绝缘层106的表层形成所述N、P型电极衬垫1224、1262的一个外部电极1226、1264，所述晶粒102通过相邻的所述N、P型电极衬垫1224、1262之间形成的一个电极导线B进行电性连接的串联。所述电极导线B电性连接至少二个所述晶粒102，复数个串联的所述晶粒102以所述第二绝缘层106覆盖，并包括所述电极导线B以及所述第一绝缘层104。串联的所述晶粒102留有单一的所述N、P型电极衬垫1224、1262，在单一的所述N、P型电极衬垫1224、1262位置对所述第二绝缘层106蚀刻，移除覆盖的所述第二绝缘层106后，在单一的所述N、P型电极衬垫1224、1262位置可沉积电极，用以在所述第二绝缘层106的表层形成所述外部电极1226、1264(如图4所示)。所述N型外部电极1226为N型电极衬垫1224的延伸，所述P型外部电极1264为所述P型电极衬垫1262的扩展。扩展的所述P型外部电极1264覆盖所述第二绝缘层106，但不包括所述N型外部电极1226以及非串联的所述晶粒102。所述第二绝缘层106的材料为二氧化硅SiO2或氮化硅SiN。
所述步骤S14提供一个电极基板14，所述电极基板14上具有N、P型电极图案142，所述电极基板14为硅芯片(Si Wafer)或是碳化硅(SiC)板材。所述N、P型电极图案142是设置在所述电极基板14的一个表面140上，所述N、P型电极图案142包括复数个N型电极1422以及复数个P型电极1424，所述N型电极1422与所述P型电极1424是以一对一相互配对设置，请参阅图5所示，一个所述N型电极1422搭配一个所述P型电极1424，形成一个N、P型电极1422、1424单元，所述N、P型电极图案142由复数个所述N、P型电极1422、1424单元组合构成。所述N、P型电极1422、1424的材料为金Au、银Ag、铬Cr、镍Ni、铜Cu、类钻碳Diamond-Like Carbon、石墨烯Graphene或其合金之复合材料。
最后，所述步骤S15形成高压LED芯片10，以所述电极基板14电性连接串联的所述晶粒102，所述电极基板14的所述N、P型电极图案142是配合串联的所述晶粒102，用以使所述N型电极1422与所述P型电极1424分别对着所述N型外部电极1226以及所述P型外部电极1264。也就是说，所述电极基板14电性连接串联的所述晶粒102，是使所述N型电极1422与所述N型外部电极1226以及所述P型电极1424与所述P型外部电极1264分别一对一的电性连接所达成，在达成电性连接后形成所述高压LED芯片10(如图6所示)。所述高压LED芯片10形成后，进一步包括高压LED芯片10表面粗化步骤，所述高压LED芯片10表面粗化步骤，是移除所述LED芯片12的所述基板120，再蚀刻所述N型半导体层122的表面。所述N型半导体层122的表面是以酸性或碱性溶液进行蚀刻，所述酸性或碱性溶液可以是氢氧化钾KOH、硫酸H2SO4、盐酸HCI或是硝酸HNO3。所述N型半导体层122表面的蚀刻同样形成所述粗糙层1222，从而所述N型半导体层122表面以及侧面的所述粗糙层1222可以提高所述高压LED芯片10发光的出光量。
上述发光二极体封装制程制造的封装结构100，其包括一个高压LED芯片10以及一个电极基板14，所述高压LED芯片10设置于所述电极基板14上，所述电极基板14具有一个N型电极1422以及一个P型电极1424，所述高压LED芯片10包括至少二个晶粒102，所述晶粒102之间电性连接并具有一个N型外部电极1226以及一个P型外部电极1264，所述N、P型外部电极1226、1264与所述N、P型电极1422、1424电性连接，所述高压LED芯片10具有一个粗糙层1222，所述粗糙层1222位于所述高压LED芯片10表面具有的一个N型半导体层122上。所述粗糙层1222位于所述N型半导体层122的上表面以及连接所述晶粒102的内侧面上(如图7所示)。所述N型半导体层122下方依序为一个发光层(Multi Quantum Wells, MQWs)124、一个P型半导体层126以及一个导电层128，所述N型半导体层122内设置具有一个氮化铝层(AlN)123。所述晶粒102之间设置一个电极导线B，所述电极导线B连接相邻所述晶粒102之间具有的一个N型电极衬垫1224以及一个P型电极衬垫1262。所述晶粒102之间设置一个第一绝缘层104，所述第一绝缘层104上覆盖一个第二绝缘层106。所述第一绝缘层104覆盖所述晶粒102并电性阻隔所述N、P型电极衬垫1224、1262。所述N、P型外部电极1226、1264位于所述第二绝缘层106上。
综上，本发明发光二极体封装制程，所述LED芯片12以晶粒尺寸蚀刻切割出复数个晶粒102，通过所述N、P型电极衬垫1224、1262以及所述N、P型外部电极1226、1264的设置，可以电性连接串联所述晶粒102形成所述高压LED芯片10。同时所述高压LED芯片10的N型半导体层122上具有所述粗糙层1222，并与所述电极基板14连接，从而所述粗糙层1222可以有效提升所述高压LED芯片10的光取出效率，而所述电极基板14能使所述高压LED芯片10的散热效能更佳，具有制程简单、封装结构稳定的良好实用效能。
另外，本领域技术人员还可在本发明精神内做其它变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。
Claims (19)
1.一种发光二极体封装制程，其包括以下的步骤：
提供一个LED芯片，在所述LED芯片上以晶粒尺寸蚀刻至N型半导体层，并于所述N型半导体层形成一个粗糙层，
设置N、P型电极衬垫，在所述晶粒上形成一个第一绝缘层，并在电极位置蚀刻所述第一绝缘层以成长所述电极衬垫，
串联所述晶粒，电性连接至少二个所述晶粒并以一个第二绝缘层覆盖，所述第二绝缘层的表层形成所述N、P型电极衬垫的一个外部电极，
提供一个电极基板，所述电极基板上具有N、P型电极图案，及
形成高压LED芯片，以所述电极基板电性连接串联的所述晶粒。
2.如权利要求1所述的发光二极体封装制程，其特征在于：所述提供一个LED芯片步骤中，所述N型半导体层设置在一个基板上，所述N型半导体层内具有一个氮化铝层，通过湿式蚀刻或是干式蚀刻方式在所述LED芯片上以沟槽切割出复数个晶粒，所述沟槽的蚀刻深度为到达所述N型半导体层超过所述氮化铝层但是未到达所述基板。
3.如权利要求1所述的发光二极体封装制程，其特征在于：所述提供一个LED芯片步骤中，所述粗糙层是以酸性或碱性溶液于所述沟槽内对所述N型半导体层122层进行蚀刻，使所述晶粒的N型半导体层侧面形成所述粗糙层。
4.如权利要求3所述的发光二极体封装制程，其特征在于：所述酸性或碱性溶液可以是氢氧化钾KOH、硫酸H2SO4、盐酸HCI或是硝酸HNO3。
5.如权利要求1所述的发光二极体封装制程，其特征在于：所述设置N、P型电极衬垫步骤中，所述第一绝缘层覆盖所述沟槽以及所述晶粒表面具有的一个导电层，所述导电层为所述P型电极衬垫的电极位置，所述N型电极衬垫的电极位置在所述N型半导体层上，未到达所述氮化铝层。
6.如权利要求1所述的发光二极体封装制程，其特征在于：所述串联所述晶粒步骤中，所述晶粒通过相邻的所述N、P型电极衬垫之间形成的一个电极导线进行串联，所述第二绝缘层覆盖串联的所述晶粒包括所述电极导线以及所述第一绝缘层。
7.如权利要求6所述的发光二极体封装制程，其特征在于：所述串联的所述晶粒留有单一的所述N、P型电极衬垫，在单一的所述N、P型电极衬垫位置蚀刻移除所述第二绝缘层，以沉积电极方式形成所述外部电极。
8.如权利要求7所述的发光二极体封装制程，其特征在于：所述外部电极的N型外部电极为N型电极衬垫的延伸，所述P型外部电极为所述P型电极衬垫的扩展，扩展的所述P型外部电极覆盖所述第二绝缘层，但不包括所述N型外部电极以及非串联的所述晶粒。
9.如权利要求6所述的发光二极体封装制程，其特征在于：所述第二绝缘层以及所述第一绝缘层的材料为二氧化硅SiO2或氮化硅SiN。
10.如权利要求1所述的发光二极体封装制程，其特征在于：所述提供一个电极基板步骤中，所述N、P型电极图案是设置在所述电极基板的一个表面上，所述N、P型电极图案由复数个所述N、P型电极单元组合构成，所述N、P型电极单元由一个所述N型电极搭配一个所述P型电极。
11.如权利要求10所述的发光二极体封装制程，其特征在于：所述N、P型电极的材料为金Au、银Ag、铬Cr、镍Ni、铜Cu、类钻碳Diamond-Like Carbon、石墨烯Graphene或其合金之复合材料。
12.如权利要求1所述的发光二极体封装制程，其特征在于：所述形成高压LED芯片步骤中，所述电极基板电性连接串联的所述晶粒，是使所述N型电极与所述N型外部电极以及所述P型电极与所述P型外部电极分别一对一的电性连接。
13.如权利要求1所述的发光二极体封装制程，其特征在于：所述形成高压LED芯片步骤中，进一步包括高压LED芯片表面粗化步骤，是移除所述LED芯片的所述基板，再蚀刻所述N型半导体层的表面形成所述粗糙层。
14.一种封装结构，包括一个高压LED芯片以及一个电极基板，所述高压LED芯片设置于所述电极基板上，所述电极基板具有一个N型电极以及一个P型电极，所述高压LED芯片包括至少二个晶粒，所述晶粒之间电性连接并具有一个N型外部电极以及一个P型外部电极，所述N、P型外部电极与所述N、P型电极电性连接，所述高压LED芯片具有一个粗糙层，所述粗糙层位于所述高压LED芯片表面具有的一个N型半导体层上。
15.如权利要求14所述的封装结构，其特征在于：所述所述粗糙层位于所述N型半导体层的上表面以及连接所述晶粒的内侧面上。
16.如权利要求14所述的封装结构，其特征在于：所述N型半导体层下方依序为一个发光层、一个P型半导体层以及一个导电层，所述N型半导体层内设置具有一个氮化铝层。
17.如权利要求14所述的封装结构，其特征在于：所述晶粒之间设置一个电极导线，所述电极导线连接相邻所述晶粒之间具有的一个N型电极衬垫以及一个P型电极衬垫。
18.如权利要求17所述的封装结构，其特征在于：所述晶粒之间设置一个第一绝缘层，所述第一绝缘层上覆盖一个第二绝缘层，所述第一绝缘层覆盖所述晶粒并电性阻隔所述N、P型电极衬垫。
19.如权利要求14所述的封装结构，其特征在于：所述N、P型外部电极位于所述第二绝缘层上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101294910A CN103378264A (zh) | 2012-04-28 | 2012-04-28 | 发光二极体封装制程及其封装结构 |
| TW101117286A TW201345005A (zh) | 2012-04-28 | 2012-05-15 | 發光二極體封裝製造方法及其封裝結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101294910A CN103378264A (zh) | 2012-04-28 | 2012-04-28 | 发光二极体封装制程及其封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103378264A true CN103378264A (zh) | 2013-10-30 |
Family
ID=49463096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101294910A Pending CN103378264A (zh) | 2012-04-28 | 2012-04-28 | 发光二极体封装制程及其封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103378264A (zh) |
| TW (1) | TW201345005A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482096B (zh) * | 2017-08-11 | 2019-04-09 | 厦门市三安光电科技有限公司 | 一种发光装置及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070131958A1 (en) * | 2005-12-14 | 2007-06-14 | Advanced Optoelectronic Technology Inc. | Single chip with multi-LED |
| CN102437254A (zh) * | 2010-09-29 | 2012-05-02 | 展晶科技(深圳)有限公司 | 切割分离发光二极管晶片形成发光二极管芯片的方法 |
| CN102655195A (zh) * | 2011-03-03 | 2012-09-05 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
-
2012
- 2012-04-28 CN CN2012101294910A patent/CN103378264A/zh active Pending
- 2012-05-15 TW TW101117286A patent/TW201345005A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070131958A1 (en) * | 2005-12-14 | 2007-06-14 | Advanced Optoelectronic Technology Inc. | Single chip with multi-LED |
| CN102437254A (zh) * | 2010-09-29 | 2012-05-02 | 展晶科技(深圳)有限公司 | 切割分离发光二极管晶片形成发光二极管芯片的方法 |
| CN102655195A (zh) * | 2011-03-03 | 2012-09-05 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201345005A (zh) | 2013-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730480B (zh) | 一种高压驱动倒装led薄膜芯片的制造方法 | |
| CN101345277B (zh) | 发光二极管装置的制造方法 | |
| CN102881797B (zh) | 具有电流扩展结构的氮化镓基发光二极管 | |
| US9064998B2 (en) | Light emitting diode and method for manufacturing the same | |
| CN102509731A (zh) | 交流式垂直发光元件及其制作方法 | |
| CN102354699A (zh) | 高压氮化物led器件及其制造方法 | |
| CN104064642B (zh) | 垂直型led的制作方法 | |
| TWI397989B (zh) | 發光二極體陣列 | |
| US9203003B2 (en) | Light-emitting diode device | |
| CN102956766A (zh) | 发光二极管装置的制造方法及发光半导体结构 | |
| CN106981550B (zh) | 一种易封装易散热倒装高压led芯片 | |
| TW201407760A (zh) | 發光二極體陣列 | |
| CN103618042B (zh) | 一种半导体发光二极管芯片 | |
| CN102446908A (zh) | 发光二极管及其形成方法 | |
| CN107068831A (zh) | 发光装置 | |
| CN105336829A (zh) | 倒装发光二极管结构及其制作方法 | |
| CN103378264A (zh) | 发光二极体封装制程及其封装结构 | |
| CN104124329B (zh) | 发光二极管装置 | |
| CN111063779A (zh) | 一种发光二极管结构制备方法及其用途 | |
| TWM255514U (en) | Structure improvement of Gallium Indium Nitride light-emitting diode | |
| TW201429009A (zh) | 發光二極體裝置及散熱基板的製造方法 | |
| CN104253186A (zh) | 发光二极管晶粒及其制造方法 | |
| CN203883034U (zh) | 一种免焊线式led芯片 | |
| TW201501357A (zh) | 發光二極體晶粒及其製造方法 | |
| CN102082222A (zh) | 发光二极管芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131030 |