CN103365783A - 存储控制装置、存储装置、信息处理系统和处理方法 - Google Patents
存储控制装置、存储装置、信息处理系统和处理方法 Download PDFInfo
- Publication number
- CN103365783A CN103365783A CN2013101014308A CN201310101430A CN103365783A CN 103365783 A CN103365783 A CN 103365783A CN 2013101014308 A CN2013101014308 A CN 2013101014308A CN 201310101430 A CN201310101430 A CN 201310101430A CN 103365783 A CN103365783 A CN 103365783A
- Authority
- CN
- China
- Prior art keywords
- address
- access
- storehouse
- order
- storehouses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Dram (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
在此公开了一种存储控制装置,包括:命令处理部分,配置为接收通过指定包括多个库的存储器空间中的地址,请求存取多个存取单元的命令;以及地址生成部分,配置为生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
Description
技术领域
一般地,本技术涉及存储控制装置。更具体地,本技术涉及用于非易失性存储器的存储控制装置、采用该存储控制装置的存储装置、采用该存储装置的信息处理系统、为该存储控制装置提供的处理方法、以及由用于实施该方法的计算机执行的程序。
背景技术
在信息处理系统中,典型地,DRAM(动态随机存取存储器)用作工作存储器。这种DRAM通常是易失性存储器。也就是说,当DRAM的电源关断时,DRAM中存储的数据不可避免地丢失。然而,近年来,使用NVM(非易失性存储器)。非易失性存储器分为两大类。第一类是闪速存储器,其在存取存储器中存储的数据时,允许具有大的大小的存储单元用作存取单元。另一方面,第二类是NVRAM(非易失性随机存取存储器),其在作为对于存储器中存储的数据的随机存取以高速进行存取时,允许具有小的大小的存储单元用作存取单元。闪速存储器的代表是NAND型闪速存储器。另一方面,非易失性随机存取存储器的典型示例是ReRAM(电阻式RAM)、PcRAM(相变RAM)和MRAM(磁阻RAM)。
在如上所述作为对于存储器中存储的数据的随机存取以高速进行存取时,允许具有小的大小的存储单元用作存取单元的NVRAM中,跟随对于存储器发出的命令之后的地址输入是不能忽略的开销。特别地,在多库存取的情况下,对于多个库同时提供页面地址,以便将数据从库传送到数据请求者,使得存取速度必定普遍提高。在这样的情况下,例如对于具有32字节大小的页面,通过进行对于16个库的多库存取,可以传送512字节数据。如果为16个库的每个指定的页面地址具有4字节的大小,那么必需传送64字节的地址信息到16个库。因此,地址信息不希望地具有大于传送数据的大小的10%的大小。如果页面具有512字节的大小,并且通过执行数据的普通突发传送来传送数据,那么仅仅需要提供4字节的开始地址信息以便传送整个数据。在此情况下,开始地址信息小于传送数据的大小的1%。
此外,根据DRAM的LPDDR规范,命令和地址信号需要扇出,使得存在许多情况,其中命令和地址信号的时钟速率低于数据信号的时钟速率。在这种情况下,开销进一步不期望地增加。
另一方面,当考虑对于上述NVRAM进行存取的系统时,数据的最佳长度根据在该系统中执行的应用具有多种值,也就是说,最佳长度根据应用变化。例如,用于传送来自HDD(硬盘驱动器)或闪存卡的数据的传送区域的大小是大约512字节。此外,用于存储用于管理传送区域的信息的管理区域的大小是32或64字节。这种32或64字节的大小是诸如FAT的文件系统的条目大小。在对于虚拟存储器系统的交换区域存取的情况下,采用4K字节的大小。4K字节的大小是虚拟页面的大小。为了以高效率度实现这些数据传送,还可以支持多个突发长度。然而,尤其由于变得必需还传送指定突发长度的信息作为额外信息的事实,突发传送的开销不期望地进入增长方向。
为了解决上述问题,例如,已经提出了一种半导体存储装置,其具有多个子仓(sub-capsule)阵列并且允许以高自由度选择页面大小。对于关于该半导体存储装置的更多信息,参照诸如日本专利公开No.2003-331588的文献。
发明内容
然而,根据上述现有技术,必需为每个页面指定地址,使得存取存储器的开销不期望地增加。特别地,对于如具有NVRAM的情况的小页面,命令或地址与页面之间大小的差别减小,使得用于发送命令和/或地址以及页面的开销相对增加。因此,用于执行突发传送的开销不期望地增加。
因此,解决上述问题的本技术的目标是缩短在对于存储器空间中的多个存取单元的存取时地址的规范,该存储器空间包括多个库。
为了解决上述问题,根据本技术的第一模式,提供一种存储控制装置,包括:
命令处理部分,配置为接收通过指定包括多个库的存储器空间中的地址,请求存取多个存取单元的命令;以及
地址生成部分,配置为生成在作为为所述指定地址预先确定的库的从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
此外,根据本技术的第一模式,提供一种用于存储控制装置的存储控制方法。
因此,本技术带来如下效果:使得可能进行对于用作为指定地址预先确定的库的、从存储器空间中的库选择的库的存取。
此外,根据本技术的第一模式的存储控制装置还具有设置信息存储部分,配置为存储设置信息,所述设置信息包括根据所述存储器空间中的地址要同时存取的库的数目,以及所述多个库的每个中的存取单元的数目。在此情况下,所述地址生成部分可以根据所述设置信息,生成用作所述存取的对象的存取单元的地址。
因此,本技术带来如下效果:使得可能基于设置信息进行对于每个库的存取,所述设置信息包括根据所述存储器空间中的地址要同时存取的库的数目,以及所述多个库的每个中的存取单元的数目。
此外,根据本技术的第一模式,所述地址生成部分可以根据用于代表要同时存取的库的数目的所述设置信息中包括的库计数,生成用于每个不同库的地址。
因此,本技术带来如下效果:使得可能同时对于多个库进行存取。
此外,根据本技术的第一模式,所述地址生成部分可以根据用于代表存取单元的数目的所述设置信息中包括的存取单元计数,生成每个库中连续存取单元的相继地址。
因此,本技术带来如下效果:使得可能对于每个库进行独立存取。
此外,根据本技术的第一模式,在所述命令中指定的所述地址是根据所述命令进行的所述存取的开始地址。在此情况下,所述地址生成部分可以通过利用所述开始地址作为原点,生成用作所述存取的对象的存取单元的地址。
因此,通过利用开始地址作为原点,本技术带来如下效果:使得可能对于用作预先确定的库的、从多个库选择的库进行存取。
此外,根据本技术的第二模式,提供了一种存储装置,包括:
包括多个库的存储器阵列;
命令处理部分,配置为接收通过指定所述存储器阵列的存储器空间中的地址,请求存取多个存取单元的命令;以及
地址生成部分,配置为生成在作为为所述指定地址预先确定的库的从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
因此,本技术带来如下效果:使得可能进行对于用作为指定地址预先确定的库的、从包括库的存储器阵列的存储器空间中的库选择的库的存取。
此外,根据本技术的第二模式,所述存储器阵列可以采用每个是可变电阻器件的存储器单元。
此外,根据本技术的第三模式,提供了一种信息处理系统,包括:
包括多个库的存储器阵列;
命令处理部分,配置为接收通过指定所述存储器阵列的存储器空间中的地址,请求存取多个存取单元的命令;
地址生成部分,配置为生成在作为为所述指定地址预先确定的库的从所述多个库选择的库中、用作所述存取的对象的存取单元的地址;以及
发布读取命令或写入命令到所述存储器阵列的主机计算机。
因此,本技术带来如下效果:使得可能进行对于用作为指定地址预先确定的库的、从包括库的存储器阵列的存储器空间中的库选择的库的存取。
此外,根据本技术,在对于包括多个库的存储器空间中的多个存取单元存取时,展示了使得可能缩短地址的规范的极好效果。
附图说明
图1是示出根据本技术的实施例的信息处理系统的典型配置的框图;
图2是示出根据本技术的实施例的存储器系统的典型配置的框图;
图3是示出根据本技术的实施例的库控制部分的典型配置的框图;
图4A到4D是示出运行来通过执行突发传送进行存储器存取的命令的典型发送时序的图;
图5A和5B是示出根据本技术的实施例的用于执行突发传送的命令的典型格式的图;
图6是示出在本技术的第一实施例中对于页面的地址的典型分配的图;
图7是示出在本技术的第一实施例中对于区域的区域号的典型分配的图;
图8是示出在本技术的第一实施例中用于每个区域的典型设置信息的图;
图9A到9D是示出在本技术的第一实施例中用于设置信息的存取地址的图;
图10是代表根据本技术的实施例的用于处理突发传送读取命令的过程的流程图;
图11是代表根据本技术的实施例的用于处理突发传送写入命令的过程的流程图;
图12是示出在本技术的第二实施例中对于页面的地址的典型分配的图;
图13是示出在本技术的第二实施例中用于每个区域的典型设置信息的图;
图14A到14D是示出在本技术的第二实施例中用于设置信息的存取地址的图;以及
图15是示出对于本技术的实施例应用于信息处理系统的情况的区域的典型使用的图。
具体实施方式
下面描述本技术的实施例。描述分为如下安排的主题。
1:第一实施例(连续地址分配到每个库中的页面)
2:第二实施例(连续页面地址遍布各库)
3:典型应用(采取的真实应用)
1:第一实施例
信息处理系统的配置
图1是示出根据本技术的实施例的信息处理系统的典型配置的框图。如该图所示,该信息处理系统包括主机计算机100和存储器系统400,该存储器系统400包括四个库,下文分别称为库301到304。库的数目是象征性的。也就是说,库的数目可以根据信息处理系统的规范设在任何值。此外,存储器系统400还具有存储器控制块200。
主机计算机100是配置来发布用于读取或写入数据的命令到存储器系统400的部分。
库301到304的每个是非易失性存储器。更具体地,库301到304的每个假定为NVRAM(非易失性随机存取存储器),其允许具有小的大小的存储单元用作以高速进行的存取时的存取单元,以高速进行的存取作为对于存储器中存储数据的随机存取。非易失性随机存取存储器的典型示例是可变电阻ReRAM(电阻RAM)、PCRAM(相变RAM)和MRAM(磁阻RAM)。在该实施例中,假定NVRAM是具体利用可变电阻器件的ReRAM。
存储器控制块200配置为根据由主机计算机100作出的请求,控制库301到304。存储器控制块200包括在主机计算机侧的主机接口210和为库301到304的每个提供在库侧的存储器接口220。主机接口210是主机计算机100和存储器控制块200之间的I/F(接口),而存储器接口220是存储器控制块200和库301到304之间的I/F。
图2是示出根据本技术的实施例的存储器系统400的典型配置的框图。如上所述,存储器系统400包括存储器控制块200和库301到304。除了主机接口210和存储器接口220外,存储器控制块200还具有库控制部分230。此外,库301到304的每个包括NVRAM单元阵列310、页面缓冲器320和控制电路330。
主机接口210是用于执行主机计算机100和存储器控制块200之间交互的接口,而每个存储器接口220是用于执行存储器控制块200和库301到304之一之间交互的接口。库控制部分230配置为通过控制库301到304进行多库存取。稍后将描述库控制部分230的详细配置。
NVRAM单元阵列310假定为NVRAM单元的阵列,每个NVRAM单元是如上所述的ReRAM可变电阻器件。NVRAM单元阵列310包括在库301到304的每个中。包括在特定库中的NVRAM单元阵列310与包括在不同于该特定库的任何库中的NVRAM单元阵列310物理上分离。地址可以适当地分配给库301到304。
为每个NVRAM单元阵列310提供页面缓冲器320,并且页面缓冲器320用于存储要写入NVRAM单元阵列310的页面的数据或从NVRAM单元阵列310的页面读出的数据。页面是在页面缓冲器320和NVRAM单元阵列310之间交换的存取单元。
在库301到304的每个中,在NVRAM单元阵列310和页面缓冲器320之间提供控制电路330,以便用作用于控制对于NVRAM单元阵列310的存取的电路。
要注意,NVRAM单元阵列310是在本说明书的权利要求中提到的典型存储器阵列。
图3是示出根据本技术的实施例的库控制部分230的典型配置的框图。如图所示,库控制部分230包括命令处理部分231、设置信息存储部分232、地址生成部分233、地址缓冲器234、地址解码器235和数据输入/输出部分236。
命令处理部分231配置为处理从主机计算机100接收的命令。命令处理部分231解码接收的命令,并且根据解码的结果执行操作。此外,命令处理部分231接收由库301到304生成的状态,并且响应于命令将该状态转发给主机计算机100。
设置信息存储部分232是配置为存储用于存储器空间中的每个区域的设置信息的部分。设置信息假定为典型地包括要同时存取的库的数目和每个库中页面的数目。
地址生成部分233是配置为根据设置信息存储部分232中存储的设置信息,生成库301到304中的地址的部分。如果不执行根据本技术的实施例的突发传送,接收的地址信息提供到地址缓冲器234和地址解码器235,如与现有存取方法一致的。
地址缓冲器234是用于存储由地址生成部分233生成的地址作为库301到304中地址的缓冲器。地址解码器235配置为解码由地址生成部分233生成的地址,并且根据解码的结果激活用于库301到304的特定一个的选择信号。该特定库是用作存取对象的库。
数据输入/输出部分236配置为将从主机计算机100接收的写入数据输出到库301到304,并且将从库301到304读出的读取数据输出到主机计算机100。
依靠由库控制部分230执行的控制,可以同时对库301到304执行操作。
突发传送命令
图4A到4D是示出运行来通过执行突发传送进行存储器存取的命令的典型发送时序的图。更具体地,图4A示出作为对于一个库的存取,利用现有时序进行的连续页面存取,该存取没有加速。在此情况下,对于每个页面传送写入命令和地址。另一方面,图4B示出作为对于多个库的存取,利用现有时序进行的连续多库存取,该存取没有加速。在此情况下,传送用于库的写入命令和用于每个库的页面地址。如上所述,在现有突发传送中,必需指定用于每个页面的地址或用于每个库的页面地址,使得导致开销。
图4C示出作为对于一个库的存取,利用根据本技术的实施例的典型命令发送时序进行的连续页面存取。如图所示,仅仅必需在写入命令之后指定头部页面的地址。因此,仅需要执行一次地址发送。这是因为地址生成部分233生成每个页面的地址。
另一方面,图4D示出作为对于多个库的存取,利用根据本技术的实施例的典型命令发送时序进行的连续多库存取。如图所示,同样在此情况下,仅仅必需在写入命令之后指定头部页面的地址。因此,仅需要执行一次地址发送。这是因为地址生成部分233生成每个库的页面地址。
如上所述,根据本技术的实施例,通过将地址信息减少为在第一突发传送中要求的地址,可以减小开销。在对于一个库的连续页面存取的情况下,库中包括的页面的数目越大,开销的减小越有效。另一方面,在对于多个库的连续多库存取的情况下,存储器系统400中包括的库的数目越大,开销的减小越有效。
图5A和5B是示出根据本技术的实施例的用于执行突发传送的命令的典型格式的图。更具体地,图5A示出用于设置执行突发传送中要求的设置信息的突发传送设置命令。如图所示,突发传送设置命令包括用作其操作代码的短语“SET_BURST_AREA_PARAM”。此外,突发传送设置命令指定区域号、库的数目和页面的数目作为操作数。因此,对于在突发传送设置命令中指定的区域号,要同时存取的库的数目以及包括在每个库中的页面的数目存储在设置信息存储部分232中作为设置信息。
另一方面,图5B示出用于执行突发传送的突发传送执行命令。如图所示,突发传送执行命令包括用作其操作代码的短语“BURST_READ”或“BURST_WRITE”。操作代码“BURST_READ”指示由突发传送执行命令执行的突发传送是读取突发传送,而操作代码“BURST_WRITE”指示由突发传送执行命令执行的突发传送是写入突发传送。也就是说,“BURST_READ”是突发传送执行读取命令的操作代码,而“BURST_WRITE”是突发传送执行写入命令的操作代码。此外,突发传送执行命令指定用作其操作数的区域号和开始地址。因此,对于在突发传送执行命令中指定的区域号,在开始地址取为原点地址的情况下执行突发传送。在该示例中,开始地址的较高有效位是库的地址,而开始地址的较低有效位是库中页面的地址。
根据该突发传送执行命令,执行数据的突发传送。数据的大小等于页面大小、页面计数和库计数的乘积。库计数是用于代表同时存取的库的数目的、在突发传送执行命令中指定的值。同样地,页面计数是用于代表包括在每个库中的页面的数目的、在突发传送执行命令中指定的值。
在突发传送执行命令中指定的开始地址可以是库中的实际地址或者库的地址和库中区域的偏移。如果开始地址是库中的实际地址,那么开始地址不要求稍后通过参照接下来的附图说明的偏移地址,使得开始地址比现有地址信息具有更少的要发送的位。偏移地址是页面中的偏移。
地址分配
图6是示出本技术的第一实施例中对于页面的地址的典型分配的图。在该第一实施例中,库的地址空间具有14位的大小,其开始于LSB(最低有效位)侧的第0位,并且结束于MSB(最高有效位)侧的第13位。假设该存储器系统具有包括两个库的配置,该两个库下文中分别称为第0和第1库。分配用作MSB的第13位用作代表库地址的位。
开始于第5位并且结束于第12位的较高有效8位分配为用作代表页面地址的位。另一方面,开始于第0位并且结束于第4位的较低有效5位,分配为用作代表由较高有效8位代表的页面中的偏移地址的位。也就是说,2库配置中的每个库包括256个页面,每个页面具有32字节的大小。
如果关注上述位分配中第5位到第13位的较高有效9位,那么变得明显的是具有相继地址的每两个连续页面包括在相同库中。也就是说,256个连续页面包括在第0库,而接下来的256个连续页面包括在第1库中。要注意的是,由较高有效9位代表的9位地址之前的符号0b指示该符号之后的9位地址是以二进制格式代表的数字。
图7是示出在本技术的第一实施例中对于区域的区域号的典型分配的图。在该实施例中,库中的地址空间分为四个相邻区域,每个区域具有4K字节的大小。在以下描述中,四个区域分别称为第0到第3区域。对于每个区域,可能预先设置要同时存取的库的数目以及每个库中包括的页面的数目,如图8所示。区域号分配到每个区域,以便用作用于标识该区域的号码。第12和第13位分配来用作代表区域号的2位。要注意的是,图7中4位地址之前的符号0x指示该符号之后的4位地址是以十六进制格式代表的数字。还要注意的是,在第一实施例中,第0和第1区域属于第0库,而第2和第3区域属于第1库。
图8是示出在本技术的第一实施例中用于每个区域的典型设置信息的图。如图所示,在第一实施例中,对于第0和第2区域的每个,要同时存取的库的数目设置在1,而包括在库中的页面的数目设置在1。另一方面,对于第1和第3区域的每个,要同时存取的库的数目设置在2,而包括在每个库中的页面的数目设置在1。
图9A到9D是示出在本技术的第一实施例中用于设置信息的存取地址的图。更具体地,图9A示出对于代表第0区域的0的区域号的存取地址。对于第0区域,要同时存取的库的数目设置在1,而包括在库中的页面的数目也设置在1。因此,通过发布一个命令进行对于一个页面的存取。
图9B示出对于代表第1区域的1的区域号的存取地址。对于第1区域,要同时存取的库的数目设置在2,而包括在每个库中的页面的数目设置在1。因此,通过发布一个命令进行对于每个库中的一个页面的存取。也就是说,进行对于总共两个页面的存取。此时,因为第1区域的地址属于第0库,所以存取第0和第1库中具有相同地址的页面。
图9C示出对于代表第2区域的2的区域号的存取地址。对于第2区域,要同时存取的库的数目设置在1,而包括在库中的页面的数目也以与第0区域相同的方式设置在1。因此,通过发布一个命令进行对于一个页面的存取。
图9D示出对于代表第3区域的3的区域号的存取地址。对于第3区域,要同时存取的库的数目设置在2,而包括在每个库中的页面的数目以与第1区域相同的方式设置在1。因此,通过发布一个命令进行对于每个库中的一个页面的存取。也就是说,进行对于总共两个页面的存取。此时,因为第3区域的地址属于第1库,所以通过加1到第1库中的页面地址以便获得递增的地址并且利用递增的地址作为第0库的页面地址来存取页面。
信息处理系统的操作
图10是代表根据本技术的实施例的用于处理突发传送读取命令的过程的流程图。如图所示,流程图在步骤S911开始,在步骤S911,命令处理部分231接收突发传送读取命令。然后,在接下来的步骤S912,设置信息存储部分232输出用于在突发传送读取命令中指定的区域号的参数。该参数是要同时存取的库的数目以及在每个库中包括的页面的数目。
然后,在接下来的步骤S913,地址生成部分233从突发传送读取命令中指定的开始地址起生成用于库301到304的地址。随后,在接下来的步骤S914,地址缓冲器234将由地址生成部分233生成的地址发送到库301到304。此外,在同一步骤S914,命令处理部分231发送突发传送读取命令到库301到304。
然后,在接下来的步骤S915,从包括在库301到304的每个中的NVRAM单元阵列310读出数据,并且从包括在库301到304的每个中的页面缓冲器320输出该数据到数据输入/输出部分236。
随后,过程的流程进到接下来的步骤S916,以便确定是否已经对于多个页面完成步骤S914和S915的操作,该多个页面与在突发传送读取命令中指定的区域号的设置信息中包括的页面计数一样多。如果还没有对于各页面完成操作,那么过程的流程进到步骤S917,在步骤S917,将每个库的页面地址递增1。然后,过程的流程返回步骤S914以重复操作。事实上,重复地执行步骤S914到S917直到对于各页面完成操作。
图11是代表根据本技术的实施例的用于处理突发传送写入命令的过程的流程图。如图所示,流程图在步骤S921开始,在步骤S921,命令处理部分231接收突发传送写入命令。然后,在接下来的步骤S922,设置信息存储部分232输出用于在突发传送写入命令中指定的区域号的参数。该参数是要同时存取的库的数目以及在每个库中包括的页面的数目。
然后,在接下来的步骤S923,地址生成部分233从突发传送写入命令中指定的开始地址起生成用于库301到304的地址。随后,在接下来的步骤S924,地址缓冲器234将由地址生成部分233生成的地址发送到库301到304。此外,在同一步骤S924,命令处理部分231发送突发传送写入命令到库301到304。随后,在接下来的步骤S925,将写入数据传送到库301到304的页面缓冲器320。
然后,当将写入数据写入库301到304的每个中包括的NVRAM单元阵列310时,写入操作的状态从库301到304的每个中包括的页面缓冲器320输出到命令处理部分231。随后,在接下来的步骤S926,命令处理部分231基于该状态验证写入操作的结果。然后,过程的流程进到接下来的步骤S927,以便确定是否已经在验证中检测到错误。如果已经检测到错误,那么由于检测到的错误结束过程的执行。
另一方面,如果没有检测到错误,那么过程的流程进到接下来的步骤S928,以便确定是否已经对于多个页面完成步骤S924和S927的操作,该多个页面与在突发传送写入命令中指定的区域号的设置信息中包括的页面计数一样多。如果还没有对于各页面完成操作,那么过程的流程进到步骤S929,在步骤S929,将每个库的页面地址递增1。然后,过程的流程返回步骤S924以重复操作。事实上,重复地执行步骤S924到S929直到对于各页面完成操作。
如上所述,根据本技术的第一实施例,根据对于每个区域预先设置的设置信息生成经历突发传送的每个页面的地址。因此,可能缩短在突发传送读取或写入命令中地址的规范。特别地,在第一实施例的情况下,由有效位构成的部分分配来用作用于指定库地址的部分。因此,连续地址可以分配到每个库中的页面,使得对于每个库可以相互独立地执行突发传送。
2:第二实施例
在上述第一实施例的情况下,连续地址分配到每个库中的页面。另一方面,在第二实施例的情况下,连续地址遍布相邻库之间的边界。要注意的是,在第二实施例中,信息处理系统的配置和由系统执行的操作以及采用的命令与第一实施例的那些相同。因此,在以下描述中不再次说明配置、操作和命令。
地址分配
图12是示出在本技术的第二实施例中对于页面的地址的典型分配的图。非常像第一实施例,在该第二实施例中,库的地址空间具有14位的大小,其开始于LSB(最低有效位)侧的第0位,并且结束于MSB(最高有效位)侧的第13位。假设该存储器系统具有包括两个库的配置。
第一和第二实施例相互不同在于:在第二实施例的情况下,开始于第6位并且结束于第13位的较高有效8位分配来用作代表页面地址的位。非常像第一实施例,开始于第0位并且结束于第4位的较低有效5位分配来用作代表由较高有效8位代表的页面中的偏移地址的位。此外,2库配置中的每个库包括每个具有32字节的大小的256个页面。
第一和第二实施例还相互不同在于这些实施例具有用于库地址的不同位位置。具体地,在第二实施例的情况下,第5位分配来用作代表库地址的位。如果关注作为上述位分配中第5到第13位的较高有效9位,那么变得明显的是具有相继地址的相同页面遍布不同库之间的边界。也就是说,具有相继地址的连续页面交替覆盖第0和第1库。
要注意的是,非常像第一实施例,同样在第二实施例的情况下,库的地址空间分为四个相邻区域,每个区域具有4K字节的大小。第12和第13位分配来用作代表区域号的2位。然而,在第二实施例的情况下,每个区域的数据遍布不同库之间的边界。
图13是示出在本技术的第二实施例中用于每个区域的典型设置信息的图。如图所示,在第二实施例的情况下,对于第0和第2区域的每个,要同时存取的库的数目设置在1,而在库中包括的页面的数目设置在1。对于第1区域,要同时存取的库的数目设置在2,而在每个库中包括的页面的数目设置在1。对于第3区域,要同时存取的库的数目设置在1,而在每个库中包括的页面的数目设置在2。
图14A到14D是示出在本技术的第二实施例中用于设置信息的存取地址的图。更具体地,图14A示出对于代表第0区域的0的区域号的存取地址。对于第0区域,要同时存取的库的数目设置在1,而包括在库中的页面的数目也设置在1。因此,通过发布一个命令进行对于一个页面的存取。
图14B示出对于代表第1区域的1的区域号的存取地址。对于第1区域,要同时存取的库的数目设置在2,而包括在每个库中的页面的数目设置在1。因此,通过发布一个命令进行对于每个库中的一个页面的存取。也就是说,进行对于总共两个页面的存取。此时,因为第1区域的地址属于第0库,所以存取第0和第1库中具有相同地址的页面。
图14C示出对于代表第2区域的2的区域号的存取地址。对于第2区域,要同时存取的库的数目设置在1,而包括在库中的页面的数目也以与第0区域相同的方式设置在1。因此,通过发布一个命令进行对于一个页面的存取。
图14D示出对于代表第3区域的3的区域号的存取地址。对于第3区域,要同时存取的库的数目设置在1,而包括在每个库中的页面的数目设置在2。因此,通过发布一个命令进行对于相同库中的两个页面的存取。在此情况下,存取第0库中具有连续页面地址的两个页面。
如上所述,根据本技术的第二实施例,由有效位构成的部分分配来用作用于指定页面地址的部分。因此,可能分配连续地址到不同库,并且使库相互协作以便执行突发传送。
3:典型应用
图15是示出对于本技术的实施例应用于信息处理系统的情况的区域的典型使用的图。如图所示,在该典型应用中,地址空间分为下文中分别称为第0到第7区域的八个区域,并且采用包括两个库的配置。第0到第3区域分配到第0库,而第4到第7区域分配到第1库。
第0区域是用于存储用于激活OS(操作系统)的代码的区域。存取大小典型地是128字节。因为对于该区域的存取主要是读取存取,所以不需要采用多库存取技术。在该示例中,仅仅第0库分配给用于激活OS的代码。
第1和第5区域是诸如HDD(硬盘驱动器)的盘驱动器的高速缓冲区域。存取大小典型地是512字节。因为写入操作需要以高速执行,所以在该示例中,第1和第5区域分别放置在第0和第1库中。
第2和第3区域或第6和第7区域是虚拟存储器系统的交换区域。存取大小典型地是4096字节。因为存取大小大,所以在该示例中,使用第0和第1库以便符合多库存取技术和多页面存取技术。
第4区域是用于存储文件系统的管理信息的区域。存取大小典型地是32字节。因为存取大小小,所以不需要采用多库存取技术。也就是说,在该示例中,仅使用第1库。
如从典型示例的上面描述明显的,可以根据用作存取的目标的数据的特性,对于每个区域预先设置要同时存取的库的数目以及每个库中包括的页面的数目。
要注意的是,上述每个实施例仅仅是本技术的典型实施方式。实施例的每个项目与权利要求中描述的本发明的具体项目相关联。同样地,权利要求中描述的发明的每个具体项目与实施例中包括的项目相关联,并且与本发明的特定项目称为相同的名称。然而,本技术的范围绝不限于实施例。也就是说,为了实施本技术,可以在不背离本技术的实质的范围内以各种方式改变实施例。
此外,在实施例的描述中说明的每个处理过程可以理解为用于顺序执行操作的方法。作为替代,可以由用于执行记录介质中存储的程序的计算机执行操作的序列。记录介质的典型示例是CD(致密盘)、MD(迷你盘)、DVD(数字多功能盘)、存储卡和蓝光盘(注册商标),且举几种。
要注意的是,本技术还可以实现为以下实施方式。
1.一种存储控制装置,包括:
命令处理部分,配置为接收通过指定包括多个库的存储器空间中的地址,请求存取多个存取单元的命令;以及
地址生成部分,配置为生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
2.如实施方式1所述的存储控制装置,还具有设置信息存储部分,配置为存储设置信息,所述设置信息包括根据所述存储器空间中的地址要同时存取的库的数目,以及所述多个库的每个中的存取单元的数目,其中所述地址生成部分根据所述设置信息,生成用作所述存取的对象的存取单元的地址。
3.如实施方式2所述的存储控制装置,其中所述地址生成部分根据用于代表要同时存取的库的数目的所述设置信息中包括的库计数,生成用于每个不同库的地址。
4.如实施方式2所述的存储控制装置,其中所述地址生成部分根据用于代表存取单元的数目的所述设置信息中包括的存取单元计数,生成每个库中连续存取单元的相继地址。
5.如实施方式1到4的任一所述的存储控制装置,其中
在所述命令中指定的所述地址是根据所述命令进行的所述存取的开始地址;并且
所述地址生成部分通过利用所述开始地址作为原点,生成用作所述存取的对象的存取单元的地址。
6.一种存储装置,包括:
包括多个库的存储器阵列;
命令处理部分,配置为接收通过指定所述存储器阵列的存储器空间中的地址,请求存取多个存取单元的命令;以及
地址生成部分,配置为生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
7.如实施方式6所述的存储装置,其中所述存储器阵列采用每个是可变电阻器件的存储器单元。
8.一种信息处理系统,包括:
包括多个库的存储器阵列;
命令处理部分,配置为接收通过指定所述存储器阵列的存储器空间中的地址,请求存取多个存取单元的命令;
地址生成部分,配置为生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所述存取的对象的存取单元的地址;以及
发布读取命令或写入命令到所述存储器阵列的主机计算机。
9.一种存储控制方法,包括:
接收通过指定包括多个库的存储器空间中的地址,请求存取多个存取单元的命令;以及
生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
本公开包含涉及于2012年3月27日向日本专利局提交的日本优先权专利申请JP2012-070830中公开的主题,在此通过引用并入其全部内容。
本领域的技术人员应该理解,取决于设计要求和其他因素,可以出现各种修改、组合、子组合和更替,只要它们在所附权利要求或其等价物的范围内。
Claims (9)
1.一种存储控制装置,包括:
命令处理部分,配置为接收通过指定包括多个库的存储器空间中的地址,请求存取多个存取单元的命令;以及
地址生成部分,配置为生成在作为为所述指定地址预先确定的库的从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
2.如权利要求1所述的存储控制装置,还具有
设置信息存储部分,配置为存储设置信息,所述设置信息包括根据所述存储器空间中的地址要同时存取的库的数目,以及所述多个库的每个中的存取单元的数目,其中
所述地址生成部分根据所述设置信息,生成用作所述存取的对象的存取单元的地址。
3.如权利要求2所述的存储控制装置,其中
所述地址生成部分根据用于代表要同时存取的库的数目的所述设置信息中包括的库计数,生成用于每个不同库的地址。
4.如权利要求2所述的存储控制装置,其中
所述地址生成部分根据用于代表存取单元的数目的所述设置信息中包括的存取单元计数,生成每个库中连续存取单元的相继地址。
5.如权利要求1所述的存储控制装置,其中
在所述命令中指定的所述地址是根据所述命令进行的所述存取的开始地址;以及
所述地址生成部分通过利用所述开始地址作为原点,生成用作所述存取的对象的存取单元的地址。
6.一种存储装置,包括:
包括多个库的存储器阵列;
命令处理部分,配置为接收通过指定所述存储器阵列的存储器空间中的地址,请求存取多个存取单元的命令;以及
地址生成部分,配置为生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所述存取的对象的存取单元的地址。
7.如权利要求6所述的存储装置,其中
所述存储器阵列采用每个是可变电阻器件的存储器单元。
8.一种信息处理系统,包括:
包括多个库的存储器阵列;
命令处理部分,配置为接收通过指定所述存储器阵列的存储器空间中的地址,请求存取多个存取单元的命令;
地址生成部分,配置为生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所述存取的对象的存取单元的地址;以及
发布读取命令或写入命令到所述存储器阵列的主机计算机。
9.一种存储控制方法,包括:
接收通过指定包括多个库的存储器空间中的地址,请求存取多个存取单元的命令;以及
生成在作为为所述指定地址预先确定的库从所述多个库选择的库中、用作所的述存取的对象的存取单元的地址。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012070830A JP2013205872A (ja) | 2012-03-27 | 2012-03-27 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
JP2012-070830 | 2012-03-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103365783A true CN103365783A (zh) | 2013-10-23 |
Family
ID=49236623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101014308A Pending CN103365783A (zh) | 2012-03-27 | 2013-03-27 | 存储控制装置、存储装置、信息处理系统和处理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130262737A1 (zh) |
JP (1) | JP2013205872A (zh) |
CN (1) | CN103365783A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109564544A (zh) * | 2016-07-29 | 2019-04-02 | 美光科技公司 | 可变页面大小架构 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009457A (ja) * | 2014-06-26 | 2016-01-18 | ソニー株式会社 | メモリシステム、メモリ周辺回路およびメモリ制御方法 |
US20170206165A1 (en) * | 2016-01-14 | 2017-07-20 | Samsung Electronics Co., Ltd. | Method for accessing heterogeneous memories and memory module including heterogeneous memories |
US10152262B2 (en) | 2016-05-03 | 2018-12-11 | Micron Technology, Inc. | Memory access techniques in memory devices with multiple partitions |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5400262B2 (ja) * | 2005-12-28 | 2014-01-29 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
US8078791B1 (en) * | 2007-04-16 | 2011-12-13 | Juniper Networks, Inc. | Ordering refresh requests to memory |
-
2012
- 2012-03-27 JP JP2012070830A patent/JP2013205872A/ja active Pending
-
2013
- 2013-02-28 US US13/781,260 patent/US20130262737A1/en not_active Abandoned
- 2013-03-27 CN CN2013101014308A patent/CN103365783A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109564544A (zh) * | 2016-07-29 | 2019-04-02 | 美光科技公司 | 可变页面大小架构 |
CN109564544B (zh) * | 2016-07-29 | 2024-02-23 | 美光科技公司 | 可变页面大小架构 |
US11961588B2 (en) | 2016-07-29 | 2024-04-16 | Micron Technology, Inc. | Variable page size architecture |
Also Published As
Publication number | Publication date |
---|---|
US20130262737A1 (en) | 2013-10-03 |
JP2013205872A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6950149B2 (ja) | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 | |
US8705302B2 (en) | Semiconductor memory devices having self-refresh capability | |
US20160321171A1 (en) | Memory system executing garbage collection | |
US20100161887A1 (en) | Storage device, control method thereof, and electronic device using storage device | |
US20210133096A1 (en) | Memory system and operating method thereof | |
CN101494086B (zh) | 快闪存储器储存装置、快闪存储器控制器及其切换方法 | |
US9671961B2 (en) | Memory controller, storage apparatus, information processing system, and control method for the same | |
CN103197898A (zh) | 存储控制装置、存储装置和控制存储控制装置的控制方法 | |
US10725902B2 (en) | Methods for scheduling read commands and apparatuses using the same | |
US20080235410A1 (en) | Usb-Sd Memory Device Having Dma Channels and Method of Storing Data in Usb-Sd Memory Device | |
CN101615410B (zh) | 盘存储装置和程序 | |
KR20090006920A (ko) | 캐시 메모리 장치 및 캐시 메모리 장치의 데이터 처리 방법 | |
CN111796759B (zh) | 多平面上的片段数据读取的计算机可读取存储介质及方法 | |
CN103077094A (zh) | 存储控制装置、存储装置、信息处理系统和存储控制方法 | |
CN110764691A (zh) | 数据储存装置以及非挥发式存储器控制方法 | |
CN103365783A (zh) | 存储控制装置、存储装置、信息处理系统和处理方法 | |
US9455017B2 (en) | Storage control device, storage device, information processing system, and storage control method | |
CN109213687A (zh) | 数据储存装置、存储器操作方法及操作指令执行方法 | |
US11461238B2 (en) | Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes | |
EP2410434A1 (en) | Ssd controller, and method for operating an ssd controller | |
CN114253462A (zh) | 提供混合通道存储设备的方法 | |
CN114253461A (zh) | 混合通道存储设备 | |
US20130073815A1 (en) | Flexible command packet-header for fragmenting data storage across multiple memory devices and locations | |
CN113867650A (zh) | Io命令处理方法与固态存储设备 | |
US11262936B2 (en) | Memory controller, storage device, information processing system, and memory control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |