CN103310780A - 乐音产生装置及乐音产生方法 - Google Patents

Abstract

按照每个发生信道以时分割来计算用于从由总线连接的波形存储器将应该对用于生成乐音的多个发音信道分别分配的波形数据读出的地址；将该计算出的地址和发音信道建立对应地存储在地址存储器中。然后，在总线处于空闲状态时，读出地址存储器中存储的地址，并且，基于该读出的地址从所述波形存储器读出波形数据；将该读出的波形数据分配给对应的所述发音信道，并且，对被分配了该波形数据的发音信道指示乐音的生成。

Description

乐音产生装置及乐音产生方法

本发明基于申请日为2012年3月9日、申请号为2012-52616号的在先日本特许申请，要求其优先权并引用其全部内容。

技术领域

本发明涉及读出波形的数据并产生乐音的乐音产生装置及乐音产生方法。

背景技术

以往，已知有预先存储有采样到的波形的数据，读出该数据而产生各种频率的乐音的乐音产生装置。

例如，特开2003-157082号公报记载了如下技术：将通过PCM（PulseCoded Modulation：脉冲编码调制）编码后的音源的数据，按照1采样周期中的各信道的每个时隙（Time Slot）以时分割来读出，合成而产生多个信道的乐音。

在特开2003－157082号公报所记载的技术中，在各信道的时隙中，从存储器读出波形的数据，反复进行合成并输出乐音的处理。

然而，包括特开2003－157082号公报所记载的技术在内，在以往的乐音产生装置中，根据减少成本的要求，有时将存储波形的数据的存储器构成为与其他用途共有的共有存储器。

在将存储波形的数据的存储器设为共有存储器的情况下，多个处理向存储器的访问发生冲突的可能性变高，向存储器的访问要进行等待，结果，有时会导致处理的延迟。

特别是，在可能同时产生的乐音的信道数增加的情况下，这样的状况呈现得更显著。

这样，在以往的乐音产生装置中，用于产生乐音的处理效率并不充分高。

发明内容

本发明鉴于该状况而做出，其目的在于在乐音产生装置中提高用于产生乐音的处理效率。

为了实现上述目的，本发明的一方式的乐音产生装置，其特征在于，具备：多个发音信道，用于生成乐音；地址计算单元，按照每个所述发音信道以时分割来计算用于从由总线连接的波形存储器将应该对各所述发音信道分配的波形数据读出的地址；地址存储器，将由所述地址计算单元计算出的地址和所述发音信道建立对应地进行存储；波形数据读出单元，在所述总线处于空闲状态时，读出所述地址存储器中存储的地址，并且，基于该读出的地址从所述波形存储器读出波形数据；以及波形生成指示单元，将由所述波形数据读出单元读出的波形数据分配给对应的所述发音信道，并且，对被分配了该波形数据的发音信道指示乐音的生成。

附图说明

图1是表示具备本发明的一实施方式所涉及的乐音产生装置的电子乐器的硬件的结构的框图。

图2是表示乐音产生装置的结构的框图。

图3是表示波形生成部的具体结构的框图。

图4是表示音源控制参数的格式的示意图。

图5是表示波形存储器接口部的具体结构的框图。

图6是表示总线通信量监视器部的结构例的框图。

图7是表示条目数据的格式的示意图。

图8是表示请求状态信息的格式的示意图。

图9是表示采样数据缓冲器用RAM中的存储区域的格式的示意图。

图10是表示主计数与各信道的时隙的关系的示意图。

图11是表示电子乐器中的乐音的生成步骤的示意图。

图12是表示在RAM中存储有条目数据的状态的示意图。

图13是表示条目数据生成处理的流程图。

图14是表示波形生成处理的流程图。

具体实施方式

以下，使用附图来说明本发明的实施方式。

［第一实施方式］

［整体结构］

图1是表示具备本发明的一实施方式所涉及的乐音产生装置的电子乐器的硬件结构的框图。

乐音产生装置20例如作为电子乐器1的音源来构成。另外，在本实施方式中，以作为电子钢琴等键盘乐器来实现的情况为例来说明电子乐器1，但是也可以构成为其他乐器。

在图1中，电子乐器1具备CPU11、由ROM及RAM等构成的存储器12、存储器控制器13、总线14、输入部15、乐音产生装置20和混合器21。

CPU11根据记录在位于存储器12内的ROM中的程序来执行各种处理。例如，CPU11执行使乐音产生装置20产生与经由由键盘构成的输入部15输入的按键操作对应的声音的处理，或者执行与由用户输入的电子乐器1的设定有关的处理。

此外，存储器12内的RAM中适当地存储有CPU11或乐音产生装置20执行各种处理时需要的数据等。即，该RAM为电子乐器1整体的各功能部所共有的共有存储器。具体地说，RAM中存储有CPU11执行画面显示等各种处理时使用的参数等。

存储器控制器13控制CPU11或乐音产生装置20对存储器的访问。具体地说，存储器控制器13作为总线主控进行动作。相对于CPU11或乐音产生装置20而言，作为总线从控进行动作，根据来自总线主控的请求，从指定的地址读出数据。

CPU11、存储器12经由总线14而相互连接。该总线14还连接有输入部15、乐音产生装置20。

输入部16具备键盘及用于输入各种信息的开关。并且，输入部16在键被按下的情况下，将用于识别该键的键编号、表示键的按下强度的信息（以下称作“速度（velocity）”。）向CPU11输出，或者将由用户输入的各种信息向CPU11输出。

该电子乐器1中，此外可以还具有用于输出图像或声音的显示器、或扬声器及DAC等。此外，还可以追加对电子乐器1的控制用的各种程序或数据进行存储的硬盘或DRAM等。

乐音产生装置20按照CPU11的指示，读出存储器12所存储的波形数据，产生乐音（具体地说表示乐音的数字信号）。在本实施方式中说明了：乐音产生装置20具有能够同时发出128信道的声音的多音功能，按照将1采样周期进行128分割后的每1期间（时隙），进行产生各信道ch0～ch127的声音的处理。另外，关于乐音产生装置20的具体结构，将后述。

混合器21将由乐音产生装置20产生的乐音合成，并输出给未图示的DAC等。该DAC将表示从混合器21输入的乐音的数字信号变换成模拟信号，输出给扬声器等。

［乐音产生装置20的结构］

接下来，说明乐音产生装置20的结构。

图2是表示乐音产生装置20的结构的框图。

图2中，乐音产生装置20具备波形生成部100和波形存储器接口部200。该波形生成部100及波形存储器接口部200都连接于总线14，波形生成部100对波形存储器接口部200供给条目请求（entry request）、条目（entry）数据及地址，相反从波形存储器接口部200接受数据。

［波形生成部100的结构］

图3是表示波形生成部100的具体结构的框图。

波形生成部100根据基于乐音产生装置20的系统时钟生成的主计数mc进行动作。具体地说，通过作为11比特的计数而构成的主计数mc的上位7比特，来规定各信道ch0～ch127的时隙128个。然后，主计数mc的下位4比特将各自的时隙进一步分割成16场。

波形生成部100根据被依次输入的主计数mc，以各信道ch0～ch127的时隙开始为触发，计算与各个信道对应的存储器12的地址，并作为该信道的条目信息输出给波形存储器接口部200。

然后，到下一个采样周期中的该信道的时隙结束的定时为止，使用从波形存储器接口部200输入的波形数据来生成表示乐音的数字信号，并输出给混合器21。

图3中，波形生成部100具备音源控制参数用RAM101、模式寄存器102、地址寄存器103～105、音高（pitch）寄存器106、选择器107～109、减法器110、步进值寄存器111、加法器112、条目数据生成部113、读取地址运算电路114、前次步进值寄存器115、波形运算部116、RAM判优（也称仲裁）部117。另外，选择器107～109中，与波形生成部100中的处理内容相对应地被从CPU（未图示）输入表示选择输入信号中的哪个的选择信号，各处理的阶段中使用的数据被移交给下阶段的处理。

RAM判优部117对CPU11经由总线14对上述的各寄存器的访问和上述的选择器的动作的选择进行控制。

音源控制参数用RAM101中形成有与各信道ch0～ch127对应的存储区域，各个存储区域中存储有控制音源的各种参数（以下称作“音源控制参数”。）。

图4是表示音源控制参数用RAM101所存储的音源控制参数的格式的示意图。

图4中，音源控制参数用RAM101中形成有与信道ch0～信道ch127对应的存储区域，在各信道的存储区域中存储有：波形地址整数部A、波形地址小数部a、地址步进值n、再现模式值m、再现音高数据整数部P、再现音高数据小数部p和波高值W。另外，图4所示的地址示意性地表示了各存储区域。

波形地址整数部A表示存储器12的读出地址中的整数部，波形地址小数部a表示存储器12的读出地址中的小数部。

地址步进值n表示相对于存储器12中的当前的读出地址而言的步进值。

再现模式值m示出了表示是使乐音基于PCM来再现还是基于差分PCM来再现的再现模式。

再现音高数据整数部P表示基于读出波形的采样数据时的音高的音高宽度中的整数部，再现音高数据小数部p表示音高宽度中的整数部。

波高值W表示在前次的采样周期中从存储器12读出的采样数据的波高值。

返回至图3，模式寄存器102暂时存储经由RAM判优部117从音源控制参数用RAM101读出的再现模式值m，将所存储的再现模式值m输出给条目数据生成部113。

地址寄存器103暂时存储由加法器112计算出的地址（存储器12中的下一个读出地址）的波形地址整数部A，并将所存储的波形地址整数部A输出给选择器109、减法器110及条目数据生成部113。

地址寄存器104暂时存储经由RAM判优部117从音源控制参数用RAM101读出的波形地址整数部A，并将所存储的波形地址整数部A输出给选择器108、减法器110、条目数据生成部113及读取地址运算电路114。

地址寄存器105暂时存储从选择器107输入的波形地址小数部a，并将所存储的波形地址小数部a输出给选择器108、109及波形插补处理部116a。

音高寄存器106暂时存储经由RAM判优部117从音源控制参数用RAM101读出的再现音高数据整数部P及再现音高数据小数部p，并将所存储的再现音高数据整数部P及再现音高数据小数部p输出给加法器112。

选择器107选择由加法器112计算出的地址（存储器12中的下一个读出地址）的波形地址小数部a或从音源控制参数用RAM101读出的波形地址小数部a中的某个，并输出给址寄存器105。

选择器108选择从地址寄存器104输入的波形地址整数部A或从地址寄存器105输入的波形地址小数部a中的某个，并输出给加法器112。

选择器109选择从地址寄存器103输入的波形地址整数部A、从步进值寄存器111输入的地址步进值n、从地址寄存器105输入的波形地址小数部a、从波形运算部116输入的波高值W中的某个，并经由RAM判优部117输出给音源控制参数用RAM101。

减法器110从由地址寄存器103输入的下一个读出地址中的波形地址整数部A中，减去由地址寄存器104输入的当前的读出地址中的波形地址整数部A，从而计算地址步进值n。然后，减法器110将计算出的地址步进值n输出给步进值寄存器111。

步进值寄存器111暂时存储从减法器110输入的地址步进值n，并将所存储的地址步进值n输出给条目数据生成部113。

加法器112对从选择器108输入的波形地址整数部A或波形地址小数部a、从音高寄存器106输入的再现音高数据整数部P或再现音高数据小数部p分别进行加法。然后，加法器112将加法结果输出给地址寄存器103或选择器107。另外，加法器112在通过波形地址小数部a与再现音高数据小数部p的加法而产生了向整数的进位的情况下，产生进位脉冲（carry）信号，在波形地址整数部A与再现音高数据整数部P的加法结果中反映进位。

条目数据生成部113以主计数mc的向上计数为动机而进行动作，根据从模式寄存器102输入的再现模式值m，生成用于从存储器12读出接下来产生的乐音的数据的信息（以下，称为“条目数据”）。该条目数据是用于从存储器12读出下一个采样周期中产生的乐音的数据的参数的集合。

具体地说，条目数据生成部113被输入有：主计数mc、来自模式寄存器102的再现模式值m、来自步进值寄存器111的地址步进值n、来自地址寄存器103的波形地址整数部A、来自地址寄存器104的波形地址整数部A。并且，条目数据生成部113在被输入的再现模式值m表示的是基于PCM进行再现的情况下，将从地址寄存器103输入的波形地址整数部A设定给存储器12的读出地址（以下适当地称为“请求地址”。）。另一方面，条目数据生成部113在被输入的再现模式值m表示的是基于差分PCM进行再现的情况下，将从地址寄存器104输入的波形地址整数部A及地址步进值n的加法结果设定给存储器12的读出地址（请求地址）。

然后，条目数据生成部113将所设定的请求地址、表示读出的数据尺寸的字符（word）数（以下适当地称作“请求字符数”。）、信道编号（ch0～ch127中的某个）、表示是否是发音开始的开始标志f、再现模式值m，作为条目数据输出给波形存储器接口部200。此时，条目数据生成部113在将表示对波形存储器接口部200输出条目数据的条目请求信号设为有效状态（例如高电平）的基础上，输出条目数据。

另外，在被输入的再现模式值m表示的是基于PCM进行再现的情况下，以读出地址为基准，指定表示波形的采样数据中的1采样量的请求字符数。另一方面，在被输入的再现模式值m表示的是基于差分PCM进行再现的情况下，以读出地址为基准，指定表示与步进数对应的采样量的请求字符数。即，在差分PCM中，作为波形的采样数据，仅示出了与之前的采样的差分，因此，在步进数为2以上的情况下，为了累积从当前的地址至读出地址之间的采样数据，而指定用于读出这些采样数据的请求字符数。

在此，条目数据生成部113与主计数mc同步地，伴随着各信道的时隙开始，将该信道的条目数据输出给波形存储器接口部200。该条目数据的输出不伴随有对存储器12的访问，因此，与继续到读出波形的采样数据、产生乐音的处理为止的情况相比，能够尽早结束。

并且，各信道的时隙中没有限制，以后，到下一个采样周期中的该信道的时隙结束为止，波形存储器接口部200使用从存储器13读出的波形的采样数据，由波形运算部116产生乐音。

读取地址运算电路114根据被依次输入的主计数mc，计算波形存储器接口部200中的采样数据缓冲器用RAM250的读出地址，并输出给采样数据缓冲器用RAM250。具体地说，读取地址运算电路114被输入有：主计数mc、再现模式值m、地址寄存器103所存储的波形地址整数部A、地址寄存器104所存储的波形地址整数部A。并且，读取地址运算电路114基于地址寄存器103所存储的波形地址整数部A或地址寄存器104所存储的波形地址整数部A，按照信道ch0～ch127的每个，生成与再现模式值m对应的采样数据缓冲器用RAM250的地址。读取地址运算电路114与主计数mc同步地，按照信道ch0～ch127的每个，将所生成的采样数据缓冲器用RAM250的地址输出给采样数据缓冲器用RAM250。

前次步进值寄存器115暂时存储经由RAM判优部117从音源控制参数用RAM101读出的地址步进值n，并将所存储的地址步进值n输出给波形运算部116。前次步进值寄存器115所存储的地址步进值n是在各信道中在前次的采样周期中计算出的地址步进值。

波形运算部116根据从波形存储器接口部200的采样数据缓冲器用RAM250读出的波形的采样数据，生成表示再现的乐音的数字信号，并将生成的数字信号输出给混合器21。具体地说，波形运算部116中被输入有：波形地址小数部a、从采样数据缓冲器用RAM250读出的波形的采样数据。并且，波形运算部116参照从采样数据缓冲器用RAM250读出的波形的采样数据，计算波高值W。

此外，波形运算部116具备使用波形地址小数部a在波形的采样数据间进行插补处理（例如线性插补等）的波形插补处理部116a。并且，波形运算部116在被指定了采样数据间的地址的情况下，通过由波形插补处理部116a进行波形的插补处理，来计算波高值W。即，通过波形运算部116，生成表示乐音的数字信号。然后，波形运算部116将计算出的波高值W输出给选择器109。此外，波形运算部116将所生成的数字信号输出给混合器21。

［波形存储器接口部200的结构］

波形存储器接口部200若被从波形生成部100输入条目数据，则暂时存储所输入的条目数据，在总线14处于空闲的状态的定时，从存储器12读出与所存储的条目数据对应的波形的采样数据。

然后，波形存储器接口部200暂时存储所读出的波形的采样数据，与来自波形生成部100的读出请求（由读取地址运算电路114进行的地址的输入）相对应地，将所存储的波形的采样数据输出给波形生成部100。

图5是表示波形存储器接口部200的具体结构的框图。

图5中，波形存储器接口部200具备条目处理部210、条目用RAM220、请求状态用RAM230、存储器总线接口部240、采样数据缓冲器用RAM250。

条目处理部210若被从波形生成部100输入条目数据，则在条目用RAM220中的按每个发音信道形成的区域中存储条目数据。此外，条目处理部210若根据条目数据从存储器12读出波形的采样数据，则基于读出的结果，生成表示前次的读出请求的内容的请求状态信息（后述）。然后，条目处理部210在请求状态用RAM230中的按每个信道形成的区域中存储请求状态信息。

此外，条目处理部210基于请求状态信息和条目数据，生成用于从存储器12读出波形的采样数据的具体信息（以下，适当地称为“存储器请求信息”。）。条目处理部210根据存储器请求信息，经由总线14从存储器12读出波形的采样数据。

进而，条目处理部210参照来自在作为总线主控发挥功能的各部中配设的总线通信量监视器部（bus traffic monitoring unit）217的监视器信号，决定从存储器12一次读出的数据量。即，条目处理部210在每单位时间的总线的空闲时间更长的情况下，更大地设定从存储器12一次读出的数据量，在每单位时间的总线的空闲时间更短的情况下，更小地设定从存储器12一次读出的数据量。

如图5所示，条目处理部210具备条目数据控制部211、写入指针用寄存器212、递增器212a、读出指针用寄存器213、递增器213a、总线判优部214、条目数据用寄存器215、状态数据用寄存器216、总线通信量监视器部217、存储器请求控制部218。

条目数据控制部211若从波形生成部100接收条目请求信号，则向写入指针用寄存器212输入锁存信号，使写入指针所表示的地址增加1。

此外，条目数据控制部211被输入来自条目数据用寄存器215的条目数据和来自状态数据用寄存器216的请求状态信息。然后，条目数据控制部211基于条目数据和请求状态信息，生成存储器请求信息。例如，条目数据控制部211参照条目数据所示出的地址及字符数、和请求状态信息所示出的地址及已读出的字符数，生成存储器请求信息，以便接着已经读出的数据继续读出数据。然后，条目数据控制部211将所生成的存储器请求信息输出给存储器请求控制部218。

在此，条目数据控制部211参照来自总线通信量监视器部217及在其他总线主控中配设的总线通信量监视器部的通信量信息，动态地决定从存储器12一次读出的数据量，同时将所决定的读出数据量包含在存储器请求信息中。因此，从存储器12向波形存储器接口部200读出波形的采样数据的动作是与总线14的空闲状态相对应地高效进行的。

此外，若结束了从存储器12读出存储器请求信息所示出的波形的采样数据，则从存储器请求控制部218向条目数据控制部211输入表示接收结束的信号。然后，条目数据控制部211在结束了从存储器12的接下来的读出的准备的情况下，将新的存储器请求信息输出给存储器请求控制部218，继续进行数据的读出。

而且，条目数据控制部211若经由存储器请求控制部218进行各信道的波形的采样数据的读出，则与允许写入信号一起，将与该读出结果对应的请求状态用RAM230的地址（确定各信道的存储区域的地址）及写入数据（即请求状态信息）输出给请求状态用RAM230。此外，条目数据控制部211在从条目用RAM220读出条目数据的情况下，将表示同一信道的存储区域的地址输出给请求状态用RAM230，从相应的地址读出请求状态信息并将其存储于状态数据用寄存器216。

写入指针用寄存器212存储表示条目用RAM220中的条目数据的写入地址的写入指针。该写入指针的值与每当输入条目请求信号时从条目数据控制部211输出的锁存信号相对应地，由递增器212a每次增加1，若达到最大值则返回至0。由此，条目用RAM220的各区域被循环地指定。

读出指针用寄存器213存储表示条目用RAM220中的条目数据的读出地址的读出指针。该读出指针的值，每当条目数据控制部211从条目用RAM220读出条目数据时，将该读出请求信号作为锁存信号，由递增器213a每次增加1，若达到最大值则返回至0。由此，条目用RAM220的各区域被循环地指定。

总线判优部214对来自写入指针用寄存器212的写入地址的指定和来自读出指针用寄存器213的读出地址的指定进行判优。在判优的结果为接受了来自写入指针用寄存器212的写入地址的指定的情况下，总线判优部214将表示可写入的允许写入信号与写入指针所表示的地址一起输出给条目用RAM220。另一方面，在判优的结果为接受了来自读出指针用寄存器213的读出地址的指定的情况下，总线判优部214将读出指针所表示的地址输出给条目用RAM220。

条目数据用寄存器215暂时存储从条目用RAM220读出的条目数据，并将所存储的条目数据输出给条目数据控制部211。

状态数据用寄存器216暂时存储从请求状态用RAM230读出的请求状态信息，并将所存储的请求状态信息输出给条目数据控制部211。

总线通信量监视器部217对输出了表示作为总线主控的波形存储器接口部200取得了总线14的访问权的占线信号的次数进行计数，按照每1采样周期将计数值输出给条目数据控制部211。另外，总线通信量监视器部217的计数值在每1采样周期中被复位。

图6是表示总线通信量监视器部217的结构例的框图。

图6中，总线通信量监视器部217具备递增器217a、选择器217b、寄存器217c。

递增器217a被输入来自存储器总线接口部240的占线信号及寄存器217c的输出信号（计数值）。然后，递增器217a与被输入占线信号相对应地，使寄存器217c的输出信号递增1，并输出给选择器217b。

选择器217b被输入了递增器217a的输出信号、零信号、主计数mc。零信号是始终表示零的值的信号。并且，选择器217b在主计数mc的值变为零的情况下，选择零信号，在主计数mc的值为零以外的情况下，选择递增器217a的输出信号。由选择器217b选择的信号被输出给寄存器217c。

寄存器217c中被输入系统时钟，与各时钟的上升同步地，保持选择器217b的输出信号所表示的值。寄存器217c将表示所保持的值的输出信号（通信量信息）输出给递增器217a及条目数据控制部211。

返回至图5，存储器请求控制部218若被从条目数据控制部211输入存储器请求信息，则参照存储器请求信息所示出的存储器12的地址及读出的字符数，从存储器12读出波形的采样数据。此时，存储器请求控制部218在经由存储器总线接口部240取得了总线14的访问权之后，从存储器12读出波形的采样数据。

此外，存储器请求控制部218若被从存储器总线接口部240输入接收结束信号（表示来自存储器12的数据的读出结束了的信号），则向条目数据控制部211通知数据的读出已结束，成为接受进一步的数据的读出的状态。

条目用RAM220作为乐音产生装置20的本地存储器而配设，存储从波形生成部100输入的条目数据。

图7是表示条目用RAM220所存储的条目数据的格式的示意图。

图7中，条目用RAM220中形成有在信道ch0～ch127同时发音时可应对的个数的、即128个存储区域，各存储区域中存储有再现模式值m、表示是否是发音开始的开始标志f、请求字符数RW、信道编号ch、请求地址RA。另外，图7所示的地址示意性地示出了各存储区域。

此外，各存储区域由写入指针及读出指针循环地指定了地址。即，条目用RAM220构成依次存储多个条目数据的环状缓冲器。

返回至图5，请求状态用RAM230作为乐音产生装置20的本地存储器而配设，存储表示从条目数据控制部211输入的前次的读出请求的内容的请求状态信息。

图8是表示请求状态用RAM230所存储的请求状态信息的格式的示意图。

图8中，请求状态用RAM230中形成有与从存储器12已经读出了波形的采样数据的前次的条目数据分别对应的请求状态信息的存储区域。各存储区域中存储有前次的采样周期所处理的请求地址RA、基于该请求地址已经读出的字符数XW、再现模式值m。

此外，各存储区域由写入指针及读出指针循环地指定了地址。即，请求状态用RAM230构成依次存储多个请求状态信息的环状缓冲器。

另外，图8所示的地址示意性地示出了各存储区域。

返回至图5，存储器总线接口部240在被存储器请求控制部218请求了存储器12中的波形的采样数据的读出的情况下，对总线14请求访问权的取得，在取得了访问权之后，从存储器12读出波形的采样数据。此时，存储器总线接口部240将表示具有总线14的访问权的占线信号输出给总线通信量监视器部217。

采样数据缓冲器用RAM250中形成有与各信道ch0～ch127对应的存储区域，各个存储区域中存储有从存储器12读出的波形的采样数据。

图9是表示采样数据缓冲器用RAM250中的存储区域的格式的示意图。

图9中，采样数据缓冲器用RAM250中形成有与信道ch0～ch127对应的128个存储区域。各信道的存储区域中存储有表示波高值W的数据，采样数据缓冲器用RAM250的1个存储区域中存储的采样数据的个数（字符数）根据再现模式值m（是表示PCM或差分PCM中的哪个）而不同。在此，设定为1个存储区域最大存储有与16个地址对应的16个采样数据。另外，图9所示的地址示意性地表示各存储区域。

采样数据缓冲器用RAM250中若由波形生成部100指定了采样数据缓冲器用RAM250的地址，则该地址所存储的波形的采样数据被输出给波形生成部100。

另外，采样数据缓冲器用RAM250由双端口存储器构成，能够同时进行来自波形生成部100的数据的读出和来自存储器总线接口部240的数据的写入。但是，也能够通过进行总线的判优，来用单端口存储器构成采样数据缓冲器用RAM250。

［动作］

接下来，说明电子乐器1的动作。

以下，使用图10～图12来说明电子乐器1的动作，适当地参照图2～图9。

图10是表示主计数mc与各信道的时隙之间的关系的示意图。

如图10所示，电子乐器1中，由主计数mc的上位7比特循环一轮的期间定义了1采样周期。然后，在1采样周期内，形成有与主计数mc的上位7比特中的1计数对应的128个时隙。另外，主计数mc的下位4比特将各自的时隙分割成16场。

然后，在电子乐器1中的乐音的产生步骤中，将与各信道中的发音有关的处理，分割成用于读出波形的采样数据的存储器12的地址（条目数据）的输出、和根据波形的采样数据的表示波形的数字信号的生成。

即，电子乐器1作为与各信道的时隙建立了对应的处理，执行条目数据的输出，波形的采样数据的读出和表示波形的数字信号的生成是与总线14的空闲状态相对应地选择定时而进行的。

图11是表示电子乐器1中的乐音的生成步骤的示意图。

如图11所示，在各采样周期中，若移行至与各信道对应的时隙，则波形生成部100的条目数据生成部113根据从模式寄存器102输入的再现模式值m，生成用于从存储器12读出接下来产生的乐音的数据的条目数据。

例如，在信道ch0以后的时隙，条目数据生成部113生成信道ch0的条目数据。

另外，条目数据仅在进行着该信道的发音的情况下由条目数据生成部113生成。

然后，由条目数据生成部113生成的条目数据与该时隙相对应地，在该时隙内或伴随着在该时隙结束后条目数据生成结束，被存储在波形存储器接口部200的条目用RAM220中。

例如，与信道ch0的时隙相对应地生成的条目数据，在信道ch0的时隙内或伴随着条目数据生成结束，被存储在写入指针所示的条目用RAM220的存储区域中。此时，与条目数据的写入结束相对应地，写入指针所示的地址递增1。此外，读出指针示出了比写入指针小1以上的存储区域的地址。

在各信道的时隙中，这样的条目数据的生成和向条目用RAM220的存储作为必须的处理被建立对应。

然后，在该信道的时隙以后，波形存储器接口部200的条目数据控制部211基于从各总线通信量监视器部输入的总线14的通信量信息来判定总线14的空闲状态。例如，如果从各总线通信量监视器部输入的通信量信息所示出的总线14的占线信号的计数值的合计为所设定的基准值以下，则波形存储器接口部200判定为总线14的占有率低，开始从存储器12读出所设定的数据量的波形的采样数据的处理（猝发传送（burst transmission）处理）。此外，在从该状态起计数值增加了的情况下，波形存储器接口部200从所设定的数据量起减少地进行从存储器12的读出，在计数值减少了的情况下，从所设定的数据量起增加地进行从存储器12的读出。

关于该波形的采样数据的读出处理，能够集中地进行多个信道份的读出，例如，能够根据总线14的空闲状态，与发音中的信道ch0～ch3的条目数据相对应地，从存储器12集中地读出波形的采样数据。

这样读出的波形的采样数据被存储在波形存储器接口部200的采样数据缓冲器用RAM250中，成为被缓存的状态。

另外，波形的采样数据在输出了条目数据的时隙以后被从存储器12读出，成为最晚到下一个采样周期中的该信道的时隙为止被缓存在采样数据缓冲器用RAM250中的状态。

然后，若生成了信道ch0～ch127的条目数据的上述采样周期结束，则在下一个采样周期中，波形生成部100的波形运算部116从采样数据缓冲器用RAM250依次读出信道ch0～ch127的波形的采样数据，并将乐音（即表示乐音的波形的数字信号）输出给混合器21。

通过这样的动作，在生成了条目数据的时隙的大致1采样周期后，产生乐音。另外，采样频率约为44kHz，因此1采样周期约为0.02ms，能够几乎无延迟地再现乐音。

［具体的动作例］

接下来，说明在电子乐器1中实际地生成乐音的具体例。

图12是表示条目用RAM220中存储有条目数据的状态的示意图。

以下，参照图12，说明如下例子：首先信道ch3和信道10发音开始，接着信道3的发音停止并且信道16发音开始。

图12中，在采样周期T1中，条目用RAM220的地址001及地址002中存储有发音开始了的信道3的条目数据E031及信道10的条目数据E101。

根据图12，条目数据E031为在采样周期T1写入的条目数据，示出了再现模式为16bitPCM、开始标志为1（为发音开始）、读出字符数为2、信道为3、读出地址为“00000000h”（h表示16进制数字表示）。此外，条目数据E101为在采样周期T1写入的条目数据，示出了再现模式为16bitPCM、开始标志为1（为发音开始）、读出字符数为2、信道为10、读出地址为“00000100h”。

另外，在采样周期T1结束时，写入指针（图12中的WP）示出了地址003，读出指针（图12中的RP）示出了地址001。

接下来，在采样周期T2中，条目用RAM220的地址003及地址004中存储有处于发音中的信道3的条目数据E032及信道10的条目数据E102。

在条目数据E032中，相对于条目数据E031变化为：开始标志为0（不是发音开始），读出地址为“00000002h”。此外，在条目数据E102中，相对于条目数据E101变化为：开始标志为0（不是发音开始），读出地址为“00000102h”。

另外，在采样周期T2结束时，写入指针示出了地址005，读出指针示出了地址003。

接着，在采样周期T3中，条目用RAM220的地址005及地址006中存储有处于发音中的信道10的条目数据E103及发音开始了的信道16的条目数据E161。

在条目数据E103中，相对于条目数据E102变化为：读出地址为“00000104h”。此外，条目数据E161是在采样周期T3写入的条目数据，示出了再现模式为16bitPCM、开始标志为1（为发音开始）、读出字符数为2、信道为16、读出地址为“00040000h”。

在此，信道3的条目数据不被存储在条目用RAM220中，因此可知，信道3以采样周期T2的条目数据为最后，结束了发音。

另外，在采样周期T3结束时，写入指针示出了地址007，读出指针示出了地址005。

［电子乐器1的处理算法］

接下来，说明实现上述的动作的电子乐器1的处理算法。

电子乐器1的处理算法主要由条目数据生成处理和波形生成处理这2个构成。

［条目数据生成处理］

图13是表示条目数据生成处理的流程图。

条目数据生成处理由乐音产生装置20的波形生成部100来执行，在伴随着电子乐器1的电源接通而开始之后，反复执行，直至电源断开。

在图13中，若条目数据生成处理开始，则波形生成部100在步骤S1中，基于主计数mc来判定当前的时隙。具体地说，波形生成部100判定当前的时隙是对应于哪个信道的时隙。

在步骤S2中，波形生成部100判定是否具有与该时隙对应的信道的发音。即，波形生成部100判定是否进行了与该信道对应的按键操作。

在没有与该时隙对应的信道的发音的情况下，在步骤S2中判定为否，处理进入步骤S5。

与此相对，在有与该时隙对应的信道的发音的情况下，在步骤S2中判定为是，处理进入步骤S3。

在步骤S3中，波形生成部100生成发音的信道的条目数据。

在步骤S4中，波形生成部100在条目用RAM220中存储条目数据。此时，向写入指针所示出的条目用RAM220的地址写入条目数据。

在步骤S5中，波形生成部100判定在1采样周期中最终信道的时隙是否结束了。

在1采样周期中，最终信道的时隙没有结束的情况下，在步骤S5中判定为否，处理移至步骤S1。

与此相对，在1采样周期中最终信道的时隙结束了的情况下，在步骤S5中判定为是，处理移至步骤S6。

在步骤S6中，波形生成部100针对发音中的信道，指示波形运算部116产生1采样周期量的波形。

若这样的步骤S6的处理结束，则条目数据生成处理结束。

在图13中，在全信道份的条目数据生成结束后执行波形生成指示的处理（步骤S6），但是该处理也可以在以前的时隙区间内的规定的确定定时来进行。

［波形生成处理］

图14是表示波形生成处理的流程图。

波形生成处理由乐音产生装置20的波形存储器接口部200来执行，在伴随着电子乐器1的电源接通而开始之后，反复执行，直至电源断开。

在图14中，若波形生成处理开始，则波形存储器接口部200在步骤S11中判定总线14的空闲状态。

在步骤S12中，波形存储器接口部200从条目用RAM220读出与空闲状态对应的信道数的条目数据。此时，从读出指针所示出的条目用RAM220的地址依次读出条目数据。

在步骤S13中，波形存储器接口部200参照所读出的条目数据，从存储器12读出波形的采样数据。

在步骤S14中，波形存储器接口部200将从存储器12读出的波形的采样数据存储在采样数据缓冲器用RAM250中。

在步骤S15中，波形存储器接口部200判定是否从存储器12读出了1采样周期中的全信道份的波形的采样数据。

在没有从存储器12读出1采样周期中的全信道份的波形的采样数据的情况下，在步骤S15中判定为否，处理移至步骤S11。

与此相对，在从存储器12读出了1采样周期的全信道份的波形的采样数据的情况下，在步骤S15中判定为是，处理移至步骤16。

在步骤S16中，波形存储器接口部200根据采样数据缓冲器用RAM250所存储的各信道的波形的采样数据，生成表示乐音的波形的数字信号。在步骤S16中，波形存储器接口部200将表示各信道的乐音的波形的数字信号输出给混合器21。

由此，由混合器21合成各信道的乐音，并经由DAC22，从扬声器等输出乐音。

在图14中，在全信道份的波形采样数据读出结束后执行乐音产生处理（步骤S6），但是该处理也可以在以前的时隙区间内的规定的确定定时来进行。

如以上说明那样，本实施方式所涉及的电子乐器1在作为共有存储器的存储器12中存储波形的采样数据，由乐音产生装置20对与多音数对应的多个信道的发音以时分割进行处理。

然后，电子乐器1针对正在发音的各信道，在该信道的时隙中，生成表示存储器12的读出地址的条目数据并存储在条目用RAM220中。

然后，电子乐器1与总线14的空闲状态相对应地，从存储器12读出规定信道份的波形的采样数据，并存储在作为本地存储器的采样数据缓冲器用RAM250中。

并且，若在1采样周期中，正进行发音的全信道份的波形的采样数据被存储在采样数据缓冲器用RAM250中，则针对各信道，依次生成表示乐音的波形的数字信号并输出给混合器21。

因此，相比于在各信道的时隙中还要进行存储器12的读出地址的运算、从存储器12的波形的采样数据的读出、以及表示乐音的波形的数字信号的生成，能够实现各时隙中的处理量的减少。

即，根据本发明，能够提高用于在乐音产生装置中产生乐音的处理效率。

此外，利用各信道的时隙以外的期间内的时间来从存储器12读出波形的采样数据，因此，能够在适当的定时对存储器12进行访问。

而且，在从存储器12读出波形的采样数据时，参照总线14的通信量信息来决定一次读出的数据量，因此，能够与总线14的空闲状态相对应地在允许范围内更迅速地进行数据的读出。

此外，在本实施方式所涉及的电子乐器1中，由写入指针及读出指针来循环地指定条目用RAM220的存储区域。

因此，在电子乐器1中，在连续地读出多个信道中的波形的采样数据时，能够以适当的顺序写入或读出针对各信道成为读出对象的数据。

［变形例］

在第一实施方式中，说明了在读出条目用RAM220所存储的条目数据的情况下按被写入的顺序来读出、从这些条目数据所表示的存储器12的读出地址读出波形的采样数据的情况。

与此相对，能够参照1采样周期内的多个信道的条目数据，变更条目数据的处理顺序（读出顺序），以便集中地对存储器12的连续的读出地址进行读出。

即，能够参照条目用RAM220所存储的多个信道的条目数据中的读出地址，按照地址的连续性变高的顺序更换了条目数据之后，通过读出指针依次读出这些条目数据。

在进行了这样的处理的情况下，能够增大从存储器12猝发传送的数据量，因此能够提高总线14的使用效率，能够更高效地进行乐音的产生处理。

另外，本发明不限于上述的实施方式，能够实现本发明的目的范围内的变形、改进等都包含在本发明中。

在上述的实施方式中，以本发明所应用的乐音产生装置20为电子乐器的音源的情况为例进行了说明，但是不特别限定于此。

例如，本发明能够应用在具有发音功能的一般电子仪器中。具体地说，例如，本发明能够应用在笔记本型个人计算机、移动终端、便携式游戏机等中。

上述的一系列处理能够由硬件来执行，也能够由软件来执行。

换言之，图2、3、5的结构不过是示例，不特别限于此。即，只要乐音产生装置20具备能够将上述一系列处理作为整体来执行的功能即可，为了实现该功能而使用什么功能模块不特别限定于图2、3、5的例子。

此外，1个功能模块可以是硬件单体，可以由软件单体构成，也可以由它们的组合构成。

在由软件来执行一系列处理的情况下，构成该软件的程序从网络或记录介质安装在计算机等中。

计算机可以是组装在专用的硬件中的计算机。此外，计算机也可以是通过按照各种程序来执行各种功能的计算机，例如通用的个人计算机。

包含这样的程序的记录介质不仅由为了向用户提供程序而与装置主体另外地发行的图1的可移动介质31构成，而且由以预先组装在装置主体中的状态向用户提供的记录介质等构成。可移动介质31例如包括磁盘（包含软盘）、光盘、或者光磁盘等。光盘例如包括CD－ROM、DVD等。光磁盘由MD等构成。此外，以预先组装在装置主体中的状态向用户提供的记录介质例如包括：记录有程序的图1的ROM12、或图1的存储部18中包含的硬盘等。

另外，在本说明书中，对记录在记录介质中的程序进行记述的步骤，当然包括按照其顺序以时间序列来进行的处理，还包含不一定以时间序列来进行、而是并列或单独地执行的处理。

此外，在本说明书中，“系统”这个词表示由多个装置或多个单元等构成的整体的装置。

以上，说明了本发明的几个实施方式，但是这些实施方式只是示例，不限定本发明的技术范围。本发明能够采用其他各种实施方式，而且，能够在不脱离本发明的宗旨的范围内进行省略或置换等各种变更。这些实施方式及其变形包含在本说明书等记载的发明的范围及宗旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (6)

1.一种乐音产生装置，其中，具备：

多个发音信道，用于生成乐音；

地址计算单元，按照每个所述发音信道以时分割来计算用于从由总线连接的波形存储器将应该对各所述发音信道分配的波形数据读出的地址；

地址存储器，将由所述地址计算单元计算出的地址和所述发音信道建立对应地进行存储；

波形数据读出单元，在所述总线处于空闲状态时，读出所述地址存储器中存储的地址，并且，基于该读出的地址从所述波形存储器读出波形数据；以及

波形生成指示单元，将由所述波形数据读出单元读出的波形数据分配给对应的所述发音信道，并且，对被分配了该波形数据的发音信道指示乐音的生成。

2.如权利要求1所述的乐音产生装置，其中，

所述乐音产生装置还具备：

总线通信量检测单元，检测所述总线的空闲状态；以及

读出数据量决定单元，基于所述总线通信量检测单元的检测结果，决定由所述波形数据读出单元从所述波形存储器读出的数据量。

3.如权利要求1或2所述的乐音产生装置，其中，

所述乐音产生装置还具备：

写入区域指示单元，指示用于对由所述地址计算单元计算出的地址进行存储的所述地址存储器的存储区域；以及

读出区域指示单元，指示将所述地址存储器中的地址读出的存储区域；

所述写入区域指示单元及所述读出区域指示单元循环地指定所述地址存储器的存储区域。

4.一种乐音产生方法，其中，

按照每个发音信道以时分割来计算用于从由总线连接的波形存储器将应该对用于生成乐音的多个所述发音信道分别分配的波形数据读出的地址；

将所述计算出的地址和所述发音信道建立对应地存储在地址存储器中；

在所述总线处于空闲状态时，读出所述地址存储器中存储的地址，并且，基于该读出的地址从所述波形存储器读出波形数据；

将所述读出的波形数据分配给对应的所述发音信道，并且，对被分配了该波形数据的发音信道进行指示乐音的生成的波形生成指示。

5.如权利要求4所述的乐音产生方法，其中，

所述乐音产生方法中还检测所述总线的空闲状态，基于所述检测结果，决定读出所述波形数据时从所述波形存储器读出的数据量。

6.如权利要求4或5所述的乐音产生方法，其中，

所述乐音产生方法中还指示用于对所述计算出的地址进行存储的所述地址存储器的存储区域，并且，指示对所述地址存储器中的地址进行读出的存储区域，由此，循环地指定所述地址存储器的存储区域。

Images