CN103281154B - 并行处理数据采集与数据传输的数据采集卡系统 - Google Patents

Abstract

一种并行处理数据采集与数据传输的数据采集卡系统，包括用于接收上位机配置信息的接收单元、连接接收单元的数据采集发送单元，所述数据采集发送单元包括用于接收两路温度数据的累加控制模块、一级缓存、读写控制模块、二级缓存、及发送控制模块，所述累加控制模块将采集的温度数据累加存入一级缓存中，当累加次数达到上位机的配置值时，读写控制模块将一级缓存中的累加数据读出进行出发运算得到平均温度值并存入二级缓存中，然后上位机通过接收单元重新发送配置信息给数据采集发送单元，累加控制模块进行下一次数据采集作业，同时存储于二级缓存中的数据通过发送控制模块发送给上位机；本发明的可有效提高数据采集的准确性与及时性。

Description

并行处理数据采集与数据传输的数据采集卡系统

技术领域

本发明涉及数据采集领域，尤指一种应用于DTS的并行处理数据采集与数据传输的数据采集卡系统。

背景技术

随着微电子技术的提高，目前的FPGA、ADC和运算放大器等应用于DTS（光纤分布式温度监测，英文名：DistributedTemperatureSensing）的数据采集卡的器件的性能不断提高，使设计高性能的DTS数据采集卡更加容易。现有大部分DTS数据采集卡都在追求高精度和高分辨率以使DTS获得更高的测温精度，为了提高DTS的上述两个性能指标，设计人员通常采用高分辨率的ADC芯片，从而提高DTS对温度的识别能力，降低数据采集卡的量化噪声，对测量得到的温度结果更接近实际值。目前，设计人员为了提高DTS的空间分辨率，一般提高数据采集卡的ADC和FPGA的工作频率以提高ADC的采样率，采样率越高，DTS的空间分辨率就越高。但ADC的分辨精度和采样率是两个相互制衡的指标，当ADC采样精度需要提高时，分辨率必然会降低，所以设计人员目前也对这两个方面的性能进行平衡。

所以，业界的设计一般都集中在提高数据采集卡的分辨率和采样率上，而这两个性能也是DTS的主要性能指标，但是都没有去认真的考虑其他的指标，比如减少通道的处理时间、规避数据传输时的错误等。DTS通道处理时间越少，越能迅速的发现温度变化情况，也就能尽快的处理突发灾情。

发明内容

本发明的目的在于提供一种并行处理数据采集与数据传输的数据采集卡系统，包括用于接收上位机配置信息的接收单元、连接接收单元的数据采集发送单元，所述数据采集发送单元包括用于接收两路温度数据的累加控制模块、连接所述累加控制模块的一级缓存、同时连接一级缓存与累加控制模块的读写控制模块、连接所述读写控制模块的二级缓存、连接二级缓存的发送控制模块、及用于产生二级缓存地址的二级缓存地址模块，所述累加控制模块在触发脉冲控制下将采集的温度数据累加存入一级缓存中，当累加次数达到上位机的配置值时，读写控制模块将一级缓存中的累加数据读出进行出发运算得到平均温度值并存入二级缓存中，然后上位机通过接收单元重新发送配置信息给数据采集发送单元，累加控制模块进行下一次数据采集作业，同时存储于二级缓存中的数据通过发送控制模块发送给上位机，实现实时采集数据与准备发送数据的分级存储以实现数据采集与发送的并行处理。

所述数据采集发送单元还包括连接发送控制模块的发送CRC检测和配置命令模块、及连接发送CRC检测和配置命令模块与上位机的串口发送模块。

所述发送控制模块给上位机发送数据的过程是，首先从二级缓存中读出数据进行组帧，组成规定的数据帧进行CRC加码，最后通过串口发送模块发送给上位机，若上位机检测到CRC出错，则返回一个指示出错的数据帧，发送控制模块把出错的数据帧从二级缓存中再次读出组帧并重新发送；若上位机接收到的数据没有出错，则所述上位机返回一个指示正确的数据帧，发送控制模块发送下一帧数据。

所述累加控制模块一次累加的作业流程如下，在触发脉冲的第一次脉冲时，累加控制模块产生一级缓存的写信号，把第一次脉冲时采集到的数据写入一级缓存；当触发脉冲的第二次脉冲到来时，累加控制模块产生一级缓存的读信号，把第一次脉冲时采集到的数据从一级缓存中读出来与第二次脉冲时采集到的数据在累加控制模块中实现累加，并把累加的结果重新写入一级缓存中；依次类推，直到累加的次数达到上位机的配置值时中断。

所述接收单元包括与上位机连接的串口接收模块、连接串口接收模块的接收CRC检测模块、及连接数据采集发送单元与接收CRC检测模块的配置信息解析模块。

所述配置信息是上位机设置后通过接收单元的接收CRC检测模块的CRC检测、及配置信息解析模块的解析而得到配置数据采集发送单元的配置信息。

所述配置信息包括如累加次数、采样点数、采集启动命令、触发方式等。

所述采集卡系统的处理器采用EP3C40Q240C8N型号的FPGA芯片。

所述串口发送模块的波特率为115200bits/s。

相对于现有技术，本发明并行处理数据采集与数据传输的数据采集卡系统将实时采集的数据与经处理后准备传输的数据分别存储于一级缓存与二级缓存中，实现了数据采集与数据传输的并行处理，提高了系统效率，避免了数据传输导致中断数据采集的缺陷。

附图说明

图1为本发明并行处理数据采集与数据传输的数据采集卡系统的系统结构图。

图2为本发明并行处理数据采集与数据传输的数据采集卡系统的读写控制模块的流程图。

图3为本发明并行处理数据采集与数据传输的数据采集卡系统的二级缓存地址模块的流程图。

具体实施方式

请参阅图1所示，本发明并行处理数据采集与数据传输的数据采集卡系统主要通过对数据采集卡进行FPGA编程，实现数据累加和传送的并行处理，减少通道的处理时间；并且在传送数据出错时实现检错和重发功能。所述数据采集卡主要应用于DTS（光纤分布式温度监测，英文名：DistributedTemperatureSensing）。

请参阅图1所示，本发明并行处理数据采集与数据传输的数据采集卡系统包括与上位机15连接的接收单元12、连接接收单元12与上位机15的数据采集发送单元13。

所述接收单元12包括连接上位机15的串口接收模块9、连接串口接收模块9的接收CRC检测模块10、及连接接收CRC检测模块10的配置信息解析模块11。所述数据采集发送单元13包括用于接收两路温度数据的累加控制模块1、连接所述累加控制模块1的一级缓存2、同时连接一级缓存2与累加控制模块1的读写控制模块3、连接所述读写控制模块3的二级缓存5、连接二级缓存5的发送控制模块6、连接二级缓存5的二级缓存地址模块4、连接发送控制模块6的发送CRC检测和配置命令模块7、及连接发送CRC检测和配置命令模块7与上位机15的串口发送模块8。

以下将介绍本发明的并行处理数据采集与数据传输的数据采集卡系统的并行数据处理方法：数据采集卡上电或者复位后，首先通过串口发送模块8送出指令通知上位机15，所述上位机15收到指令后对所述数据采集卡的参数进行配置并形成配置信息（如累加次数、采样点数、采集启动命令、触发方式等）发送至数据采集卡，所述配置信息经过数据采集卡的串口接收模块9、CRC检测模块10、最后经配置信息解析模块11解析出配置信息并对数据采集卡进行相应数据的配置。

请参阅图1至图3所示，数据采集卡被配置完成之后，在触发脉冲的第一次脉冲时，累加控制模块1产生一级缓存2的写信号，把第一次脉冲时采集到的数据写入一级缓存2；当触发脉冲的第二次脉冲到来时，累加控制模块1产生一级缓存2的读信号，把第一次脉冲时采集到的数据从一级缓存2中读出来与第二次脉冲时采集到的数据在累加控制模块1中实现累加，并把累加的结果重新写入一级缓存2中；依次类推，当累加的次数达到上位机设置的累加次数时，累加控制模块1通知读写控制模块3，所述读写控制模块3产生一级缓存2的读信号，把一级缓存2中的数据读出，进行除法运算后得到的16位宽的平均温度数据并写入二级缓存5中，所述二级缓存地址模块4用于产生读写二级缓存5的地址，当采集的数据全部从一级缓存2转存入二级缓存5后，数据采集卡通知上位机15已完成一次累加，所述上位机15收到信息后重新配置数据采集卡的下一次数据采集参数；当数据采集卡的参数配置完成之后，累加控制模块1进行下一次的数据采集，同时发送控制模块6从二级缓存5中读出温度数据进行组帧，组成规定的数据帧进行CRC加码，最后通过串口发送模块8发送给上位机15，若所述上位机15检测到CRC出错，则返回一个指示出错的数据帧，发送控制模块6把出错的数据帧从二级缓存5中再次读出组帧并重新发送；若上位机接收到的数据没有出错，则所述上位机15返回一个指示正确的数据帧，发送控制模块6发送下一帧数据。

本数据采集卡在FPGA内实现了累加滤波，从而缓解了高速的数据传输给通信接口的压力。当数据累加完成之后，经过滤波的温度数据通过除法平均之后，从一级缓存2中读出来存入二级缓存5中，之后一级缓存2就可以再次进行数据的累加滤波，而被保存在二级缓存5中的数据就可以上传给上位机15进行显示。在累加滤波和传输的过程中，实现了一级缓存2和二级缓存5的数据互不影响，使一级缓存2可以一直处于存储累加控制模块1传输过来的温度数据。只要数据采集卡不掉电或复位，存储在二级缓存5中的数据就可以一直进行传输和重发，直到所有的数据无错误的发送到上位机15为止，并等待传输下一次累加的数据。从而实现了累加滤波和数据传输的并行，整个通道的处理时间只等于累加的时间，传输的时间已经和累加的时间重合，减少了通道的处理时间。

由于采用了二级缓存的设计方法，数据可以根据设计的约定格式进行组帧。斯托克斯和反斯托克斯的帧数目相同。通过对每一个帧尾加上CRC检测码，就可以在上位机中进行CRC检测，当CRC机制检测到出错时，FPGA就从二级缓存中读出出错的那一帧数据，再次进行组帧重新发送给上位机，从而实现了数据采集卡和上位机的无错误传输。

本发明并行处理数据采集与数据传输的数据采集卡系统的采集卡的处理器采用Altera公司的FPGA芯片EP3C40Q240C8N，当然所用的处理器不局限于该器件，也可以是其他种类的处理器，比如DSP等，或者其他型号的FPGA。要实现二级缓存，从而借助二级缓存进行累加和传输并行处理，所以FPGA处理器必须内嵌了足够的ram资源，或者外挂片外存储器。FPGA接收ADC送过来的数字信号，用第一级缓存存储数据并累加滤波，再用二级缓存存放实现累加之后数据，把从二级缓存读出来的数据通过串口传输到上位机。FPGA实现了CRC16的加码检错机制，实现了并行处理的同时，也实现了出错重传。

采用本发明并行处理数据采集与数据传输方法的数据采集卡系统实现了数据采集累加和数据传输的并行处理，节省了DTS的通道处理时间。因为是并行传输，所以只要传输的时间小于累加的时间，那么数据就能被正确的传输，比如累加的时间为10秒，那么为了正确的传输数据，避免出现上一组数据还未传输完成，又开始传输下一组温度数据，传输的时间必须小于9秒。本方法波特率为115200bits/s的串口接口进行传输，当然只要满足传输时间小于累加时间，本方法的串口波特率不局限于115200bits/s，可以是其他波特率。而其，只要能现实本方法，传输的接口也不局限于串口，也可以使ISA接口、USB接口、网口等。

本发明并行处理数据采集与数据传输的方法，采用二级缓存，就是在处理器中实现了两级缓存，一级用来存储累加的数据，一级用来存储传输的数据。因此本方法采用了FPGA芯片EP3C40Q240C8N，它的内部ram资源足够存储10公里（10000个点）的温度数据，所以实现两个缓存都是采用了FPGA内部的ram资源。但是，本方法也适用于FPGA外挂片外ram的方式。在外挂片外ram时候，一级缓存采用FPGA内部的ram资源，二级缓存为外挂的ram。采用外挂ram时候，采集卡能够存放更多的温度数据。

Claims (1)

1.一种并行处理数据采集与数据传输的数据采集卡系统，其特征在于：包括用于接收上位机配置信息的接收单元、连接接收单元的数据采集发送单元，所述数据采集发送单元包括用于接收两路温度数据的累加控制模块、连接所述累加控制模块的一级缓存、同时连接一级缓存与累加控制模块的读写控制模块、连接所述读写控制模块的二级缓存、连接二级缓存的发送控制模块、及用于产生二级缓存地址的二级缓存地址模块，所述累加控制模块在触发脉冲控制下将采集的温度数据累加存入一级缓存中，当累加次数达到上位机的配置值时，读写控制模块将一级缓存中的累加数据读出进行运算得到平均温度值并存入二级缓存中，然后上位机通过接收单元重新发送配置信息给数据采集发送单元，累加控制模块进行下一次数据采集作业，同时存储于二级缓存中的数据通过发送控制模块发送给上位机，实现实时采集数据与准备发送数据的分级存储以实现数据采集与发送的并行处理，所述数据采集发送单元还包括连接发送控制模块的发送CRC检测和配置命令模块、及连接发送CRC检测和配置命令模块与上位机的串口发送模块，所述发送控制模块给上位机发送数据的过程是，首先从二级缓存中读出数据进行组帧，组成规定的数据帧进行CRC加码，最后通过串口发送模块发送给上位机，若上位机检测到CRC出错，则返回一个指示出错的数据帧，发送控制模块把出错的数据帧从二级缓存中再次读出组帧并重新发送；若上位机接收到的数据没有出错，则所述上位机返回一个指示正确的数据帧，发送控制模块发送下一帧数据，所述累加控制模块一次累加的作业流程如下，在触发脉冲的第一次脉冲时，累加控制模块产生一级缓存的写信号，把第一次脉冲时采集到的数据写入一级缓存；当触发脉冲的第二次脉冲到来时，累加控制模块产生一级缓存的读信号，把第一次脉冲时采集到的数据从一级缓存中读出来与第二次脉冲时采集到的数据在累加控制模块中实现累加，并把累加的结果重新写入一级缓存中；依次类推，直到累加的次数达到上位机的配置值时中断，所述接收单元包括与上位机连接的串口接收模块、连接串口接收模块的接收CRC检测模块、及连接数据采集发送单元与接收CRC检测模块的配置信息解析模块，所述配置信息是上位机设置后通过接收单元的接收CRC检测模块的CRC检测、及配置信息解析模块的解析而得到配置数据采集发送单元的配置信息，所述配置信息包括如累加次数、采样点数、采集启动命令、触发方式，所述采集卡系统的处理器采用EP3C40Q240C8N型号的FPGA芯片，所述串口发送模块的波特率为115200bits/s。