CN103280442A - 使用同一引线框架的电容和电容耦合隔离电路 - Google Patents

Abstract

一种使用同一引线框架的电容和电容耦合隔离电路，本发明提供一种电容器，电容器由引线框架结构部分形成的第一和第二电极构成，其中引线框架结构用于传统的集成电路封装。电极用介电成型材料封装，介电成型材料在电极之间提供绝缘介质。本发明还提供低功耗电容耦合数字隔离电路，该低功耗电容耦合数字隔离电路采用了一对本发明的引线框架电容器，并且包含差分驱动电路和接收电路。该接收电路还包括一个可选的过滤器，以去除噪音和干扰。

Description

使用同一引线框架的电容和电容耦合隔离电路

技术领域

本发明涉及一个电容和一个电容耦合隔离电路，在集成电路封装上提供接地参考电位隔离。

背景技术

隔离电路用来耦合不同接地参考电位电路间的信号。在某些情况下，各自的接地端有一个高达几千伏的电位差。一般来说，有三种方法来提供不同接地参考电位电路间的隔离，光电耦合隔离，变压器耦合隔离和电容耦合隔离。光电耦合和变压器耦合隔离技术具有耦合装置比较笨重的缺点，并且不适合用于集成电路中。另一方面，电容器可以做的更小并且可以集成在一个半导体芯片上。

然而，由于来自静电放电和过电压击穿，过去试图在半导体芯片上提供一个电容耦合电路已碰到了问题。特别是，电容耦合电路难以提供能够承受高电压差的二氧化硅电容器，高电压差在隔离电路中是常见的。

一种现有技术的解决方法是在放置一个塑料封装集成电路的陶瓷基板上形成隔离电容器，两个半导体芯片间包含隔离电路的输入和输出级(见于美国专利号4780795)。然而，这种混合结构需要隔离电容器被预制在一个分隔的基板上。

鉴于上述情况，最好能提供一种可以承受高电压差的电容器，该电容器可以在没有额外基板的集成电路封装上实现一个隔离电容的作用。

提供一个隔离电路，该隔离电路可以在单一集成电路封装上制造，这也是可取的。

发明内容

本发明的目的是提供一个可以承受高电压差的电容器，该电容器可以在没有额外基板的集成电路封装上实现一个隔离电容的作用。

本发明的另一个目的是提供一个隔离电路，该隔离电路可以在单一集成电路封装上制造。

本发明的技术解决方案：

根据这些发明的目的，提供一种电容器，该电容器的电极由用于传统集成电路的引线框架结构形成，并且该电容器使用传统的集成电路封装作为电容器的绝缘介质。

同时提供一个隔离电路，隔离电路的一对引线框架电容器用于提供各自接地参考电位电路间的隔离。

隔离电路包括一个低功率数字隔离电路，在一个传统的集成电路封装设计上，该低功率数字隔离电路的发射器电容耦合到差动接收器。数字隔离电路包括一个噪音过滤器来防止输出端的故障。此外，一个外部振荡器将数据同步输出到一个外部时钟。

对比文献，发明专利：双引线框架多芯片共同封装体及其制造方法，申请号：201010167961.3

附图说明

附图将对本发明的优点作进一步的描述。部分器件的参考字符已在图中标明。

图1是一个电容器的简化说明示意图，该电容器是根据本发明的原则制造的。

图2A是一个不完整的引线框架透视图，该引线框架用于形成引线框架电容器。

图2B是图2A中引线框架的横截面，取自图2A中的线2B-2B。

图3是图2A和2B中的引线框架在半导体芯片上引线键合后的透视图。

图4A是图3中引线框架在用介电成型材料封装后的透视图。

图4B是图3中用介电成型材料封装后引线框架横截面，取自图3中的线4B-4B。

图5是一个隔离电路的原理图，该隔离电路包括一对引线框架电容器。

图6是一个低功率数字隔离电路的详细框图。

图7说明了图6中低功率数字隔离电路的各种信号波形。

图8是一个为图6中低功率数字隔离电路设计的引线框架图。

具体实施方式

图1是一个电容器10的简化说明示意图，该电容器10是根据本发明的原则制造的。电容器10的电极12和14被绝缘材料16彼此分隔开。电极12和14是由传统集成电路的引导框架形成。绝缘材料16是由传统集成电路塑料封装的介电成型材料形成。在一个典型的隔离电路应用中，电极12和14以不同的接地参考电位，通过传统焊线电气连接到不同的集成电路芯片上。

图2-4说明电容器10的各个方面，图2A是一个不完整的引线框架30透视图，根据本发明，该引线框架30用于形成一个电容器。如图2A所示，引线框架30包括电容器电极12和14与芯片依附垫32和42。电极14包括电极引脚14A和14B，电极引脚14A和14B平行延伸到电极12的两侧。在芯片依附、引线键合和封装下，引线框架30中的部分30A是临时支撑结构，以连接电极12和14与芯片依附垫32和42。引线框架30使用传统的引线框架制造工艺(例如，冲压或蚀刻)提供电极12和14与芯片依附垫32和42。

一旦在塑料封装材料上进行封装，电极12和14将形成一个共面的和交叉的电容器，边缘电场在电极引脚12和电极引脚14A与14B之间提供电容。其中决定电容器10的一个因素是电极之间的距离。这个距离在图2B中，表明图2A的引线框架30的横截面，该横截面取自图2的线2B-2B。如图2B所示，引线框架电极引脚14A和14B从引线框架电极12上分离，电极分离距离为“ES”。当制造引线框架30来实现不同值的电容器和满足传统集成电路封装的特定大小限制时，距离“ES”和与电容器10的大小和形状相关的其他物理参数很容易被控制。

图3是图2A和2B中的引线框架在半导体芯片上引线键合后的透视图。如图3所示，半导体芯片34和44被分别连接到芯片依附垫32和42上。根据传统的集成电路封装技术，一种银色的环氧树脂可用来在芯片和它们各自的依附垫之间提供导电依附。半导体芯片34和44的各自焊盘36和46耦合到芯片上的电路(图中未显示)。焊接引线38、48各自电气连接半导体芯片34、44和引线框架电极12、14。因此，在封装和30A的支撑拆除后，半导体芯片34和44将通过引线框架电极12和14耦合在一起。图3中电极边缘长度“FL”(虚线标示的“FL”)有助于确定引线框架电容的电容值。

图4A是图3的引线框架30用介电成型材料40封装后的透视图(例如，注射成型)。图4B是图3中用介电成型材料封装后引线框架横截面，取自图3中的线4B-4B。根据本发明，如图4A和4B所示，电极12和14完全用介电成型材料40封装，其中介电成型材料40起电介质绝缘的作用。

封装后，引线框架支撑30A沿图4A中的虚线被去除。

因此，图2-4中本发明的引线框架电容器的电极是共面和交叉的。由于边缘电场提供电容，所以电容器电极被普遍称为“边缘电容器”。电容器10的电容值主要由电极分离距离“ES”(图2B)、电极边缘长度“FL”(图3)和介电成型材料40的介电常数决定。(假设介质厚度“DT”(图4B)明显大于电极分离距离“ES”)

当制造引线框架30时，电极边缘长度“FL”与电极分离距离“ES”一样很容易被控制，并且可以实现不同的电容值。众所周知，例如，增加电极边缘长度“FL”或介电成型材料的介电常数可以增加电容值，而随着电极分离距离“ES”的距离增加，一般是降低电容值。

如图2-4所示的电极形状，引线框架电容值的范围是0.1皮法到2皮法之间，这在传统的18针引脚双列直插封装上很容易实现(例如一种大约23毫米长，6毫米宽，3毫米高的封装)。当然，图2-4中的电容电极形状可以根据本发明形成。

本发明的引线框架电容的击穿电压主要由电极分离距离“ES”(图2B)和介电成型材料的介电常数决定。例如，随着电极分离距离的增加，击穿电压一般是增加的(虽然引线框架电容在减小)。此外，随着介电成型材料的击穿强度增加，电容器的击穿电压也普遍增加。

本发明可用传统的材料实现超过一千伏特的电压。例如，一种用于注射成型塑料封装的常用材料是共聚酚醛环氧树脂。共聚酚醛是一种形成醛型的热塑性酚醛树脂。当大约0.5毫米的电极分离距离和击穿电压超过1000伏特时，可以得到这种材料。

引线框架30可以用传统的引线框架材料制造。例如，一种约0.254毫米厚的铁镍合金已经成功地被应用，但许多其他的导电材料和厚度也可以被使用。同样，虽然本发明的封装材料是一种用于集成电路封装的传统成型材料(例如，介电常数约为4的共聚酚醛环氧树脂)，但许多其他介电材料也可以被使用。该介电材料具有高击穿强度，高介电常数和低损耗。

图2-4表明，为了制造本发明的引线框架电容，需进行下面的步骤。首先，电容器电极用单一的引线框架材料制造。然后，在一个或多个集成电路芯片上，通过引线电气连接电容器的电极和电路。最后，电容器电极用介电成型材料封装，并在电极之间提供电介质绝缘。

本发明引线框架电容器的特点是在传统的集成电路制造期间，上述的每一个步骤都被实现了。因此，在集成电路上，本发明以很少或无额外的成本提供引线框架电容器，并且没有增加组装或封装的复杂性。

图5是一个隔离电路50的原理图，该隔离电路50包括一对引线框架电容器。隔离电路50包括电路62(电路62具有端子62A、62B、62C)和电路64(电路64具有端子64A、64B、64C)。隔离电路50还包括用介电成型材料56封装的引线框架电容器52和54。端子62A和64A通过引线框架电容器52耦合在一起，端子62B和64B通过引线框架电容器54耦合在一起。端子62C和64C各自连接到接地参考电位端GND1和GND2。

电路62和64可能是不同的类型。例如，电路62可能是一个驱动电路，用于产生耦合到引线框架电容器52和54的电信号。电路64可能是接收电路，用于接收这些信号。本发明的特征是驱动电路62的GND1和接收电路64的GND2有一个电位差。因此，这种电路可以提供各自电路间的隔离。

又如，电路62和64都可以是一个收发电路，通过引线框架电容器52和54来传输电信号并且接收这些信号。根据这一例子，收发电路62的GND1和收发电路64的GND2有一个电位差。

图5中的电路62和64还包括端子63和65，端子63和65用来各自耦合电路62和64到其他电路(图中未显示)。根据本发明，无论电路62是一个发射电路，收发电路或其他类型的电路，终端63可以接收一个输入信号(例如，通过RS232总线或光控开关)，由电路62编码提供一个串行位流，该串行位流通过电容器42和54耦合到电路64。电路64解码的串行位流耦合到电容器52和54，在端子65处提供一个输出信号。在可选的体现中，可被多个端子替代的端子63用来接收并行的输入信号。一个或多个并行信号端子可以用来为电路62提供工作电源。同样，可被多个端子替代的端子65用来提供并行的输出信号。

图6提供了一个低功耗数字隔离电路100的更详细框图，该低功耗数字隔离电路100利用上述的一对引线框架电容。图7说明了图6中低功率数字隔离电路的各种信号波形。

根据本发明，隔离电路100可以被制造在单一的集成电路上，制造过程与传统的集成电路制造工艺相同。

隔离电路100包括发射电路110，发射电路110可以由一个TTL数字输入供电，而不需要额外的输入电源。发射电路110的参考电位是GND1。隔离电路100还包括接收电路120，接收电路120提供一个相应的TTL数字输出信号，以跟踪数字输入信号，但被引入到参考电位GND2。一对引线框架电容(105和115)提供分离的作用，在单一集成电路封装上，该一对引线框架电容(105和115)与发射电路110和接收电路120具有共同的引线框架结构。超过1000伏特的隔离可以用高比特率和低功耗水平来实现。隔离电路100的工作原理如下。

发射电路110包括门控振荡器112和驱动器114与116。数字输入端118提供门控振荡器112和驱动器114与116的电源电流。当数字输入端(DIN)118超过预定电压时(例如，3伏)，门控振荡器112接通并通过驱动输入端114A和116A各自提供一个固定频率的方波(例如，4兆赫兹)给驱动器114和116，因此它们具有同一门控振荡器112的固定频率相位。

如果需要，门控振荡器112可以包括一个施密特触发器(未显示)来防止驱动电容105和115的振荡，直到数字输入端上升到一个足够的水平来提供一个净输出方波给驱动器114和116。

驱动器114和116通过引线框架电容105和115耦合门控振荡器112的固定频率方波信号，并且在比较器130的输入端131和132处形成差分信号。(见图7的131和132的波形，这说明了在图6的比较器输入端131和132处各自的波形)比较器130是一个迟滞比较器，以防止输出端状态的改变，直到输入端131和132有显著不同的电压。

当数字输入端是高电平时，驱动器114的输出端114B是高电平，比较器的输出端133也是高电平。因此，当数字输入端是高电平时，比较器输出端133跟踪驱动器114的输出端114B(图7中114B的波形与比较器输出端133的波形相比较)。

比较器输出端133用于驱动单触发电路134的输入端134A。在响应比较器输出端133改变的状态时，耦合到TTL缓冲器135的单触发电路输出端134B是高电平(参见图7所示的133和135A波形，这说明了在端子133和135A处各自的波形)。单触发电路134的时间常数被设置为多个预定的振荡周期，该振荡周期由振荡器112产生。因此，只要震荡继续，输出信号135A将保持高电平。当数字输入端是低电平时，发射电路110的门控振荡器112断开，单触发电路的输出信号端135A复位成低电位。

因此，无论GND1与GND2具有相同或不同的电位差，单触发电路的输出信号端135A都跟踪数字输入端。本发明的特征是引线框架电容105和115在隔离电路中提供一个隔离屏障。

为了增加隔离电路的抗噪音和干扰能力，过滤器136最好添加到接收电路120中。过滤器136是一个二进制计数器，通过内部自行运行的振荡器140或通过外部振荡器输入端148耦合到电路100的外部振荡器(未显示)来计时。时钟检测电路145将内部振荡器140从过滤器136上分离，并且在检测后，耦合外部振荡器(通过开关146和147)，例如，在外部振荡器输入端148上的三个连续脉冲(如图7中的波形136A说明了过滤器136的输入端136A的振荡波形)。

在发射电路110中，内部振荡器140的频率匹配门控振荡器112的频率(虽然不同步)。数字输出端138A(通过TTL缓冲器138)是高电平时，过滤器136计数连续预定的时钟周期数目(例如，四)，单触发电路的输出端134B保持高电平。同样，数字输出端138A(通过TTL缓冲器138)是低电平时，过滤器136计数连续预定的时钟周期数目(例如，四)，单触发电路的输出端134B保持低电平。图7中的数字输出138A波形说明了数据输出端138A是高电平，并且在连续的四个时钟周期后，成为低电平(在波形数字波形输出端138A的阴影区域是由于振荡器112与过滤器136的震荡输入端136A不同步造成的)。

如果需要，一个耦合到输入端148的外部振荡器用于同步数字输出端138A的数据到一个外部时钟。

因此，滤波器136增强了隔离电路100的抗噪声和干扰能力。以增强抗噪声和干扰能力为例，假设数字输入端118是低电平，门控制振荡器112断开，并且相对于接收电路120的接地端GND2120A处，在地端GND1110A处和数字输出端118处(即数字输出端和GND1连接在一起)有一个快速增长的共模信号。在引线框架中电容105和115不匹配，在比较器130的输入端131和132处将共模信号转换成差分信号。

比较器130的输出端133切换成单触发电路134的输出端134B，并且输出端134B是高电平。然而，在单触发电路134重置之前，过滤器136只算一个时钟周期(因为在GND1和数字输出端的快速增长的共模信号只产生一个相应的比较器130差分信号)，所以数据输出端138A将保持低电平。只要共模信号周期大于单一周期，过滤器136将正常运行。

图6中数字隔离电路的一个额外功能是它可以采用传统的集成电路封装技术制造。引线框架电容提供电路隔离，可以被纳入集成电路中而没有显著的成本增加。图8是引线框架150的一个计划图，在芯片依附和引线键合后，用于图6和图7的低功耗的数字隔离电路。

引线框架150有一个大小相当于在传统的18针引脚双列直插封装上的引线框架(例如一种大约23毫米长，6毫米宽，3毫米高的封装)。

如图8所示，发射器110制作在半导体芯片151上，该半导体芯片151与引线框架150的芯片垫153相连。同样，接收电路120制作在半导体芯片152上，该半导体芯片152与引线框架150的芯片垫154相连。引线框架150还包括用来形成引线框架电容105的交叉引脚156A、156B、157和用来形成引线框架电容115的交叉引脚166A、166B和167。

引线框架150还包括区域165，在用介电成型材料封装的完全隔离电路后，该区域165被去除来使封装引脚170相互电气隔离开。引线框架150的锁定孔160使介电成型材料牢牢抓住封装引脚170。

最好，引线框架引脚156A、156B、157、166A、166B和167有大约0.5毫米的宽度“EW”。图8中的引线框架电容，电容器105和115有一个约1皮法的电容，该电容器105和115使用介电常数约为4的传统成型材料。

因此，电容耦合数字隔离电路已被描述。该电路最好使用低成本电容器，并且电容器已纳入传统集成电路封装的引线框架。当使用传统的介电成型材料，该电路可提供从TTL数字信号输入端到输出端1000伏特的隔离。60和600微安的输入电流能够各自处理20和200kps的频率。

本发明可根据其描述实行，为了说明起见，本发明的目的不受限制，本发明的权利受权力要求说明书的限制。

Claims (8)

1.一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：引线框架电容器的第一和第二电极被彼此间的区域隔开，其中第一和第二电极包括交叉和共面的引线框架材料部分并且适合于电荷间的耦合，介电成型材料存在于上述区域，上述的介电成型材料大量地用于封装第一和第二电极并且在第一和第二电极之间提供绝缘介质。

2.根据权利要求1所述的一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：引线框架电容器的第一电极包括一对第一和第二引脚，引线框架电容器的第二电极包括一个在第一和第二引脚间三分之一长的引脚。

3.根据权利要求2所述的一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：引线框架电容器的第一和第二电极由单一的引线框架材料形成。

4.根据权利要求3所述的一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：引线框架电容器的介电成型材料形成一个集成电路封装，由单一引线框架材料形成的该集成电路封装具有两个或多个引脚。

5.根据权利要求1所述的一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：制造引线框架电容器的方法步骤包括(a)在单一引线框架材料上形成第一和第二电极，其中第一和第二电极是交叉和共面的并被彼此间的区域分隔开，第一和第二电极适合于电荷间的耦合；(b)提供介电成型材料，大量地在上述区域封装第一和第二电极，以作为第一和第二电极间的绝缘介质。

6.根据权利要求5所述的一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：该方法中的第一电极包括一对第一和第二引脚，该方法中的第二电极包括一个在第一和第二引脚间三分之一长的引脚。

7.根据权利要求6所述的一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：制造引线框架电容器的方法相对于提供介电成型材料的步骤进一步包括对第一和第二电极引线键合。

8.根据权利要求7所述的一种使用同一引线框架的电容和电容耦合隔离电路，其特征是：该方法中提供介电成型材料的步骤包括大量同时地封装半导体芯片和介电成型材料，其中所述的半导体芯片连接到上述单一引线框架材料的区域。

Images