CN103259415A - 恒流开关电源及其恒流控制器 - Google Patents

Abstract

本发明涉及一种恒流开关电源及其恒流控制器。所述恒流控制器包括依次连接的FB波形检测模块、三角波生成模块、波形控制模块和输出模块，其中，波形控制模块用于接收三角波生成模块输出的三角波并根据三角波输出控制信号来控制输出模块的输出电压波形，使得输出模块的输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。所述恒流开关电源包括变压器、分压电路、主开关管、输出电路和所述恒流控制器。实施本发明的恒流开关电源及其恒流控制器，可实现开关频率的抖动，有助于降低电磁干扰的峰值电平，降低系统EMI滤波器的设计成本，同时保持高精度的恒流输出。

Description

恒流开关电源及其恒流控制器

技术领域

本发明涉及开关电源领域，更具体地说，涉及一种恒流开关电源及其恒流控制器。

背景技术

图1是现有技术的PFM模式的恒流控制器的电路原理图。如图1所示，现有的PFM模式的恒流控制器包括依次连接的FB波形检测模块100、三角波生成模块200、比较器250和输出模块400。图2是现有技术的PFM模式的恒流控制器的工作波形图。从图2可以看出，在系统稳定后，对于某一特定输出功率，现有的PFM模式的恒流控制器的Tons和T均不变，故现有的PFM模式的恒流控制器的开关频率（即工作频率）f=1/T是固定不变的，其输出电压V_OUT是周期为T的脉冲序列，即该输出电压V_OUT的相邻两个电压脉冲之间的间隔是不变的，均为T。

然而，电路中的电磁干扰的峰值电平跟恒流控制器的开关频率有关，在恒流控制器的开关频率固定不变时，电磁干扰的峰值电平较大，这样，不利于EMI滤波器的设计，增加了系统EMI滤波器的设计成本。

发明内容

本发明要解决的技术问题在于，针对现有技术的恒流控制器的开关频率固定不变而导致电磁干扰的峰值电平较大的缺陷，提供一种恒流开关电源及其恒流控制器，其能实现开关频率的抖动，有助于降低电磁干扰的峰值电平，降低系统EMI滤波器的设计成本，同时保持高精度的恒流输出。

本发明解决其技术问题所采用的技术方案是：构造一种恒流控制器，包括FB波形检测模块、三角波生成模块和输出模块，所述恒流控制器还包括连接在所述三角波生成模块与所述输出模块之间的波形控制模块，所述波形控制模块用于接收所述三角波生成模块输出的三角波并根据所述三角波输出控制信号来控制所述输出模块的输出电压波形，使得所述输出模块的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

优选地，所述波形控制模块包括第一比较器和延时控制模块；所述第一比较器的正相输入端连接所述三角波生成模块的输出端以接收所述三角波，所述第一比较器的反相输入端接收参考电压；所述延时控制模块的输入端连接所述第一比较器的输出端，所述延时控制模块的输出端连接所述输出模块的输入端；所述延时控制模块用于周期性地对所述第一比较器的输出电压波形进行延时调整，并输出给所述输出模块，以使得所述输出模块的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

优选地，所述波形控制模块包括第二比较器和参考电压控制模块；所述第二比较器的正相输入端连接所述三角波生成模块的输出端以接收所述三角波，所述第二比较器的反相输入端连接所述参考电压控制模块以接收参考电压，所述第二比较器的输出端连接所述输出模块的输入端；所述参考电压控制模块用于周期性地输出变化的参考电压给所述第二比较器来周期性地调整所述第二比较器的输出电压波形以输出给所述输出模块，以使得所述输出模块的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

优选地，所述波形控制模块包括第三比较器和协同控制模块；所述第三比较器的正相输入端连接所述三角波生成模块的输出端以接收所述三角波，所述第三比较器的反相输入端连接所述协同控制模块的第一输出端以接收参考电压，所述第三比较器的输出端连接所述协同控制模块的输入端；所述协同控制模块的第二输出端连接所述输出模块的输入端；所述协同控制模块用于周期性地输出变化的参考电压给所述第三比较器来周期性地调整所述第三比较器的输出电压波形以及周期性地对所述第三比较器的输出电压波形进行延时调整，根据综合调整的结果生成控制信号，并输出控制信号来控制所述输出模块，以使得所述输出模块的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

优选地，所述延时控制模块包括第一逻辑信号发生器、第四比较器、开关电路、电容、多个电流源和与所述多个电流源的输出端一一对应连接的多个开关件；所述多个开关件的输出端并联，所述多个开关件各自的控制端分别与所述第一逻辑信号发生器的多个输出端一一对应连接；所述电容的正极连接所述多个开关件的输出端，所述电容的负极接地；所述开关电路并联在所述电容两端，所述开关电路的输入端连接所述第一比较器的输出端，所述开关电路用于根据所述第一比较器的输出电压来控制所述电容的充放电；所述第四比较器的正相输入端连接所述多个开关件的输出端，所述第四比较器的负相输入端接收参考电压，所述第四比较器的输出端连接所述输出模块的输入端。

优选地，所述开关电路包括反相器和MOS管；所述反相器的输入端连接所述第一比较器的输出端，所述反相器的输出端连接所述MOS管的栅极；所述MOS管的漏极连接所述电容的正极，所述MOS管的源极连接所述电容的负极。

优选地，所述开关电路包括反相器和三极管；所述反相器的输入端连接所述第一比较器的输出端，所述反相器的输出端连接所述三极管的基极；所述三极管的源极连接所述电容的正极，所述三极管的发射极连接所述电容的负极。

优选地，所述参考电压控制模块包括依次连接的第二逻辑信号发生器和第一参考电压输出模块；所述第二逻辑信号发生器用于周期性地输出逻辑控制信号给所述第一参考电压输出模块；所述第一参考电压输出模块用于根据所述逻辑控制信号输出变化的参考电压给所述第二比较器。

优选地，所述协同控制模块包括第三逻辑信号发生器、分别与所述第三逻辑信号发生器连接的第二参考电压输出模块和延时模块；所述第三逻辑信号发生器用于周期性地输出第一逻辑控制信号给所述第二参考电压输出模块，以及用于周期性地输出第二逻辑控制信号给所述延时模块；所述第二参考电压输出模块用于根据所述第一逻辑控制信号输出变化的参考电压给所述第三比较器；所述延时模块用于根据所述第二逻辑控制信号对所述第三比较器的输出电压波形进行延时调整，并输出给所述输出模块。

本发明解决其技术问题采用的另一技术方案是，构造一种恒流开关电源，包括变压器、连接到所述变压器的原边第一输入端和第二输入端之间的分压电路、主开关管和输出电路，所述恒流开关电源还包括如上所述的恒流控制器，所述恒流控制器的电源端VCC连接所述变压器的原边第一输入端，所述恒流控制器的反馈控制端FB连接到所述分压电路的分压点，所述恒流控制器的输出端OUT连接所述主开关管的栅极，所述恒流控制器的控制端CS连接到所述主开关管的源极。

实施本发明的恒流开关电源及其恒流控制器，通过特定的开关延时实现了开关频率的抖动，且保证平均频率的固定，有助于降低电磁干扰的峰值电平，降低系统EMI滤波器的设计成本，同时保持高精度的恒流输出。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是现有技术的PFM模式的恒流控制器的电路原理图；

图2是现有技术的PFM模式的恒流控制器的工作波形图；

图3是本发明的恒流开关电源的电路原理图；

图4是本发明的恒流控制器的电路原理图；

图5是本发明的波形控制模块300第一实施例的电路结构示意图；

图6是本发明的延时控制模块302较佳实施例的电路结构示意；

图7是本发明的波形控制模块300第二实施例的电路结构示意框图；

图8是本发明的参考电压控制模块304较佳实施例的电路结构示意图；

图9是本发明的波形控制模块300第三实施例的电路结构示意图；

图10是本发明的协同控制模块306较佳实施例的电路结构示意图；

图11是本发明的波形控制模块300第一实施例所对应的恒流控制器的工作波形图；

图12是本发明的波形控制模块300第二实施例所对应的恒流控制器的工作波形图；

图13是本发明的恒流控制器的输出电压波形图。

具体实施方式

图3是本发明的恒流开关电源的电路原理图。如图3所示，本发明的恒流开关电源包括变压器10、连接到变压器10的原边第一输入端和第二输入端之间的分压电路、主开关管20、输出电路和恒流控制器70。分压电路包括电阻R0和电阻R1。其中，电阻R0和电阻R1串联在变压器的原边第一输入端和第二输入端之间。恒流控制器70的电源端VCC连接变压器10的原边第一输入端。恒流控制器70的反馈控制端FB连接到分压电路的分压点，即电阻R0和电阻R1的连接点。恒流控制器的输出端OUT连接主开关管20的栅极，恒流控制器的控制端CS连接到主开关管20的源极。

图4是本发明的恒流控制器70的电路原理图。如图4所示，恒流控制器70包括依次连接的FB波形检测模块100、三角波生成模块200、波形控制模块300和输出模块400。本发明的波形控制模块300用于接收三角波生成模块200输出的三角波并根据该三角波输出控制信号来控制输出模块400的输出电压波形，使得输出模块400的输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等（如图13所示）。后面将对输出模块400的输出电压波形进行更为详细的描述。

图5是本发明的波形控制模块300第一实施例的电路结构示意图。如图5所示，在本实施例中，波形控制模块300包括第一比较器301和延时控制模块302。第一比较器301的正相输入端连接三角波生成模块200的输出端V_CV以接收三角波，第一比较器301的反相输入端接收参考电压V_REF2。延时控制模块302的输入端连接第一比较器301的输出端V_PG1，延时控制模块302的输出端V_DL连接输出模块400的输入端。延时控制模块302用于周期性地对第一比较器301的输出电压波形V_PG1进行延时调整，并将延时调整后的电压V_DL输出给输出模块400，以使得输出模块400的输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

较佳地，延时控制模块302的具体电路结构如图6所示，延时控制模块302包括第一逻辑信号发生器3021、第四比较器3022、开关电路3023、电容C1、多个电流源I₁、I₂……I_n（n为自然数），以及与多个电流源I₁、I₂……I_n各自的输出端一一对应连接的多个开关件。本领域技术人员知悉，本领域中已知的模拟开关器件，如开关管，MOS管等等都可以用作本发明的开关件。本发明不受开关件的种类的限制。本领域技术人员根据本发明的教导，可以采用各种开关器件来实现本发明。多个开关件的输出端并联，多个开关件各自的控制端分别与第一逻辑信号发生器3021的多个输出端一一对应连接。电容C1的正极连接多个开关件的输出端，电容C1的负极接地。开关电路3023并联在电容C1两端，开关电路3023的输入端连接第一比较器301的输出端V_PG1。开关电路3023用于根据第一比较器301的输出电压来控制电容C1的充放电。第四比较器3022的正相输入端连接多个开关件的输出端，第四比较器3022的负相输入端接收参考电压V_REF5，第四比较器3022的输出端连接输出模块400的输入端。

较佳地，开关电路3023可包括反相器和MOS管。反相器的输入端连接第一比较器301的输出端V_PG1，反相器的输出端连接MOS管的栅极。MOS管的漏极连接电容C1的正极，MOS管的源极连接电容C1的负极。开关电路3023也可包括反相器和三极管；反相器的输入端连接第一比较器301的输出端V_PG1，反相器的输出端连接三极管的基极；三极管的源极连接电容C1的正极，三极管的发射极连接电容C1的负极。当然，这是本发明的开关电路的较佳实施例而已，本发明并不限于此。本领域技术人员根据本发明的教导，可以采用各种开关电路来实现本发明。

本发明的延时控制模块302的作用是将从第一比较器301中接收的电压波形V_PG1的部分脉冲的上升沿延时上升，以生成延时调整后的电压波形V_DL。参考图6，延时控制模块302的具体工作原理如下：当电压V_PG1从低电平上升到高电平时，开关电路3023从导通状态转成截止状态，V_C1从0V开始上升，上升斜率为I_ch/C1,当V_C1电压到达V_REF5时，第四比较器3022输出由低电平转换成高电平，从电压V_PG1上升沿到电压V_DL上升沿的延时Td=V_REF5*C1/I_ch。本实例是通过第一逻辑信号发生器3021周期性输出控制信号来控制多个电流源的输出电流I_ch的变化以实现延时时间Td的变化。例如n为3时，即延时控制模块302包括三个电流源I₁、I₂和I₃，第一逻辑信号发生器3021包括三个输出端，如可输出数字逻辑控制信号011来关断电流源I₁的输出，打开电流源I₂和I₃的输出，则多个电流源的输出电流I_ch为电流I₂和I₃之和。这样，第一逻辑信号发生器3021可周期性输出数字逻辑控制信号来控制多个电流源的输出电流I_ch的变化以实现延时时间Td的变化。从延时公式中看出，本发明还可以通过改变电容C1、V_REF5的数值实现对Td的控制。当然，这仅是本发明的延时控制模块的一个较佳实施例而已，本发明并不限于此，本领域技术人员知悉，本发明的延时控制模块可以使用数字、模拟或数模结合的方法来实现。

图7是本发明的波形控制模块300第二实施例的电路结构示意图。如图7所示，在本实施例中，波形控制模块300包括第二比较器303和参考电压控制模块304；第二比较器303的正相输入端连接三角波生成模块200的输出端V_CV以接收三角波，第二比较器303的反相输入端连接参考电压控制模块304的输出端以接收参考电压V_REF2，第二比较器303的输出端V_PG2连接输出模块400的输入端。参考电压控制模块304用于周期性地输出变化的参考电压给第二比较器303来周期性地调整第二比较器303的输出电压波形以输出给输出模块400，以使得输出模块400的输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

较佳地，参考电压控制模块304的具体电路结构如图8所示，参考电压控制模块304包括依次连接的第二逻辑信号发生器3041和第一参考电压输出模块3042。第二逻辑信号发生器3041用于周期性地输出逻辑控制信号给第一参考电压输出模块3042。第一参考电压输出模块3042用于接收第二逻辑信号发生器3041输出的逻辑控制信号，并根据该逻辑控制信号输出相应的变化的参考电压给第二比较器303。本实施例中的第二逻辑信号发生器3041类似于前面所述的第一逻辑信号发生器3021，其可包括三个输出端，每个输出端输出一个数字逻辑信号“1”或“0”，例如第一逻辑信号发生器3021可输出数字逻辑信号001、011、111等，每一种数字逻辑信号对应于一个参考电压值，例如，001对应于0.1V，011对应于0.2V，111对应于0.3V等，第一参考电压输出模块3042根据数字逻辑信号输出相应的参考电压值。本发明的第二逻辑信号发生器3041也可以包括其它数量的输出端来输出其他的数据逻辑信号。当然，这仅是本发明的参考电压控制模块的一个较佳实施例而已，本发明并不限于此，本领域技术人员知悉，本发明的参考电压控制模块可以使用数字、模拟或数模结合的方法来实现。

图9是本发明的波形控制模块300第三实施例的电路结构示意图。如图9所示，在本实施例中，波形控制模块300包括第三比较器305和协同控制模块306。第三比较器305的正相输入端连接三角波生成模块200的输出端V_CV以接收三角波，第三比较器305的反相输入端连接协同控制模块306的第一输出端以接收参考电压V_REF2，第三比较器305的输出端V_PG3连接协同控制模块304的输入端。协同控制模块304的第二输出端V₃₀₄连接输出模块（400）的输入端。协同控制模块304用于周期性地输出变化的参考电压给第三比较器305来周期性地调整第三比较器305的输出电压波形，同时周期性地对第三比较器305的输出电压波形进行延时调整，根据综合调整的结果生成控制信号（即输出电压V₃₀₄），并输出控制信号来控制输出模块400，以使得输出模块400的输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

较佳地，协同控制模块306的具体电路结构如图10所示，协同控制模块306包括第三逻辑信号发生器3061、分别与第三逻辑信号发生器3061连接的第二参考电压输出模块3062和延时模块3063。第三逻辑信号发生器3061用于周期性地输出第一逻辑控制信号给第二参考电压输出模块3062，以及用于周期性地输出第二逻辑控制信号给延时模块3063。第二参考电压输出模块3062用于根据第一逻辑控制信号输出变化的参考电压给第三比较器（305）。延时模块3063用于根据第二逻辑控制信号对第三比较器305的输出电压波形进行延时调整，并输出给输出模块400。本发明的第三逻辑信号发生器3061包括两个输出端，一个输出端输出第一逻辑控制信号给第二参考电压输出模块3062，另一个输出端输出第二逻辑控制信号给延时模块3063。本发明的二参考电压输出模块3062类似于前面所述的第一参考电压输出模块3042。本发明的延时模块3063类似于前面所述的延时控制模块302中的第四比较器3022、开关电路3023、电容C1、多个电流源和多个开关件。例如，第三逻辑信号发生器3061输出第一逻辑控制信号如001给第二参考电压输出模块3062，第二参考电压输出模块3062根据该信号001输出相应的参考电压值0.1V；同时，第三逻辑信号发生器3061输出第二逻辑控制信号如011给延时模块3063，延时模块3063根据该信号011来关断电流源I₁的输出和打开电流源I₂和I₃的输出。本发明的第三逻辑信号发生器3061可以协同地输出第一逻辑控制信号和第二逻辑控制信号综合调整输出一较佳的周期性频率抖动的输出电压波形。当然，这仅是本发明的协同控制模块的一个较佳实施例而已，本发明并不限于此，本领域技术人员知悉，本发明的协同控制模块可以使用数字、模拟或数模结合的方法来实现。

本发明是在现有技术中的恒流控制器的基础上进行改进的，为了更好地说明本发明，下面首先结合图1、图2和图3描述现有技术中的恒流控制器的工作原理。然后再结合图3、图4、图5和图11描述本发明的波形控制模块300第一实施例所对应的恒流控制器的工作原理，以及结合图3、图4、图7和图12描述本发明的波形控制模块300第二实施例所对应的恒流控制器的工作原理。

首先，在现有技术中，恒流控制器刚启动时，FB引脚为低电平，FB波形检测模块100的输出电压V_TONS为低电平，开关203导通，开关204截止，电流源202以大小为I的电流给电容206充电，电压V_CV开始以斜率S1=I/C₂₀₆上升，电压V_CV上升到V_REF2时，比较器250翻转，电压V_PG1由低电平变为高电平，同时，电压V_SET由低电平变为高电平，输出电压V_OUT也由低电平变为高电平，从而MOS管20导通，电压V_CS逐渐增大，当电压V_CS上升到V_REF3时，比较器402翻转，使得电压V_OUT由高电平变为低电平，最终关闭MOS管20。由于变压器的特性，在关闭MOS管20的同时，FB引脚的电压上升，FB波形检测模块100输出高电平，关闭开关203，导通开关204，使得电容206的电压V_CV开始以斜率S2=K*I/C₂₀₆下降。同时，在副边产生大小约为Ipks=V_REF3/R_CS*Np/NS的副边峰值电流，其中Np为原边的线圈匝数，Ns为输出线圈匝数，该电流将以斜率S_LS=(Vo+Vf)/Ls开始下降并最终下降到0，其中Vf为续流二极管40的正向导通压降,Ls为输出绕组的电感量。当副边绕组电感上的电流下降到0，FB引脚的电压开始下降，FB波形检测模块100检测到FB下降沿后立即使得输出电压V_TONS变为低电平，使得开关203再次导通，开关204再次断开，电压V_CV再次上升，完成了一个周期的工作，之后每个周期将重复之前的开关动作。在系统稳定后，输出平均电流Io=0.5*Ipks*Tons/T，其中，对于特定应用，Ipks为一常数。从图2可以看出，Tons对应的时间为电压V_CV从VB下降到VA所用的时间；而T对应的时间则为电压V_CV从VB下降到VA再上升到VB所用的时间，亦为电压V_OUT的电压脉冲周期。可以得出以下公式（1）：

$\frac{\mathrm{Tons}}{T}=\frac{(\mathrm{VB}-\mathrm{VA})/S2}{(\mathrm{VB}-\mathrm{VA})/S2+(\mathrm{VB}-\mathrm{VA})/S1}=\frac{S1}{S1+S2}=\frac{I/C106}{I/C106+K*I/C106}---\left(1\right)$

$\frac{1}{1+K}$

因此，在现有技术中，Tons/T也为一常数，输出电流为恒定值Io=0.5*Ipks/(1+K)。对于某一特定输出功率，其Tons=Ipks/S_LS=Ipks*Ls/(Vo+Vf)不变，T=(1+K)*Tons也不变，故开关频率f=1/T恒定不变。如图2所示，电压V_OUT的均匀的脉冲序列，其脉冲间隔是均等的，即任意两个相邻脉冲之间的间隔是均等的，均为T，也就是说，电压V_OUT的脉冲周期为T。

然而，在本发明的波形控制模块300第一实施例所对应的恒流控制器中，在第一比较器301和输出模块400中的窄脉冲产生电路401之间增加一个延时控制模块302，使得电压V_DL相邻两个脉冲各自的上升沿相对电压V_PG1相应的脉冲的上升沿的延时时间不一样。例如，如图11所示，电压V_DL的第一个脉冲的延时时间为Td1=0.1u，第二个脉冲延时时间Td2=0……第n+1个脉冲的延时时间为Td(n+1)=0.1u。在本实施例中，以n（n为大于或等于2的整数）个脉冲为一个波形变化周期，因此，Td(n+1)，Td(n+2)，……，Td(2n)将分别重复Td1，Td2，……，Tdn的延时变化，以此类推。本领域技术人员知悉，可以根据实际需要对延时控制模块302的延时特性进行调整。例如，可使得Td1延时0.1u，Td2延时0u，Td3延时0.2u，Td4延时0u，Td5延时0.3u，Td6延时0u，……Tdn延时0u，Td（n+1）重复Td1的延时0.1u，Td（n+2）重复Td2的延时0u，Td（n+3）重复Td3的延时0.2u等等。在本实施例中，电压V_DL的部分脉冲的上升沿相对电压V_PG1的部分脉冲的上升沿是存在延时的，而电压V_OUT的脉冲上升沿跟电压V_DL的脉冲上升沿是保持同步的。电压V_DL或电压V_OUT中的任意两个相邻的脉冲间隔不相等，电压V_DL和电压V_OUT的波形变化周期均为T1+T2+……+Tn。由于Tons=Ipks/S_LS=Ipks*Ls/(Vo+Vf)，因此，Tons是不变的，即Tons1=Tons2=……=Tonsn。而由于电压V_OUT和电压V_PG1之间的延时关系，导致下一个三角波V_CV的上升时间发生变化，不再是一个固定值，即T1-Tons1，T2-Tons2，……，Tn-Tonsn的值是变化的，则恒流控制器70的输出电压波形V_OUT的多个脉冲间隔T1，T2，……，Tn的值是变化的，它们并不是同一个固定值，从而实现了开关频率的抖动。由于脉冲间隔（即开关周期）T1，T2，……，Tn的变化，输出电流的公式Io=0.5*Ipks*Tons/T已不可用，但是每经n个开关周期（即1个波形变化周期）延时特性重复出现，从图11可以看出，在第一个开关周期T1内，电压V_CV最大值为VA，经n个开关周期后，V_CV的最大值恢复为VA，即经历n个开关周期后电压V_CV的波形再次重复，所以只需要计算在这n个开关周期的平均电流即为平均输出电流Io=0.5*Ipks*（Tons1+Tons2+……+Tonsn）/（T1+T2+……+Tn）。

从图11可以看出，电压V_CV在第一个开关周期从VA开始以斜率S2下降，经n个开关周期后以斜率S1开始上升到VA，完成了一个循环回到原点，所以电压V_CV下降的总幅度与上升的总幅度相等，即

Tons1*S2+Tons2*S2+……+Tonsn*S2=(T1-Tons1)*S1+(T2-Tons2)*S1+……+(Tn-Tonsn)*S1；

整理得：

（Tons1+Tons22+……+Tonsn）*S2=（T1+T2+……+Tn）*S1-（Tons1+Tons2+……+Tonsn）*S1；

整理得：

$\frac{\mathrm{Tons}1+\mathrm{Tons}2+......+\mathrm{TonsN}}{T1+T2+......+\mathrm{TN}}=\frac{S1}{S1+S2}=\frac{1}{1+K}$

因此，平均输出电流Io=0.5*Ipks/（1+K），为一恒定值，这与现有恒流控制技术的输出电流相同，但本实施的开关频率发生了变化。因而在本实施例中，实现开关频率抖动的同时，保持了恒流输出。

在本发明的波形控制模块300第二实施例所对应的恒流控制器中，通过增加一个参考电压控制模块304周期性地输出变化的参考电压V_REF2给第二比较器303来周期性地调整第二比较器303的输出电压V_PG1。，以达到与上述第一实施例所对应的恒流控制器类似的频率抖动效果，V_REF2增大，等效于增大延时，V_REF2减少，等效于减小延时。例如，以某一预设值（如现有技术中比较器250恒定的参考电压值）为基准参考值，V_REF2增大ΔV1，等效于上述第一实施例的Td1=0.1u，V_REF2恢复基准参考值，等效于上述的Td2=0u，V_REF2增大ΔV3，等效于上述的Td3=0.2u，V_REF2恢复基准参考值，等效于上述的Td24=0u，以此类推，V_REF2增大ΔVn+1，等效于上述第一实施例的Td(n+1)=0.1u。在本实施例中，同样以n（n为大于或等于2的整数）个脉冲为一个波形变化周期，Td(n+1)，Td(n+2)，……，Td(2n)将分别重复Td1，Td2，……，Tdn的延时变化，以此类推。本领域技术人员知悉，可以根据实际需要对参考电压控制模块304的输出的参考电压值进行调整。如图12所示，本实施例中的电压V_PG2等效于上述第一实施例中的电压V_DL，本实施例的输出电压V_OUT最终也等效于上述第一实施例中的输出电压V_OUT。因此，电压V_PG2中的任意两个相邻的脉冲间隔不相等，电压V_PG2和电压V_OUT的周期均为T1+T2+……+Tn。同样，由于Tons=Ipks/S_LS=Ipks*Ls/(Vo+Vf)，因此，Tons是不变的，即Tons1=Tons2=……=Tonsn。而由于电压V_PG2的延时变化，导致下一个三角波V_CV的上升时间发生变化，不再是一个固定值，即T1-Tons1，T2-Tons2，……，Tn-Tonsn的值是变化的，则恒流控制器70的输出电压波形V_OUT的多个脉冲间隔T1，T2，……，Tn的值是变化的，它们并不是同一个固定值，从而实现了开关频率的抖动。

根据上述第一实施例的计算，同样可以得出，在本实施例，平均输出电流Io=0.5*Ipks/（1+K），为一恒定值，这与现有恒流控制技术的输出电流相同，但本实施的开关频率发生了变化。因而在本实施例中，实现开关频率抖动的同时，保持了恒流输出。

在本发明的波形控制模块300第三实施例所对应的恒流控制器中，通过增加一个协同控制模块306来调整第三比较器305的参考电压值以及对第三比较器305的输出电压进行延时调整。实际上是结合上述第一实施例和第二实施的原理来进行的，因此，本领域技术人员可根据上述工作原理来推出本实施例的工作原理，在此不再赘述。

图13是本发明各个实施例的恒流控制器的输出电压波形图。如图13所示，本发明的恒流控制器的输出电压V_OUT出现了周期性的变化，输出电压V_OUT的波形变化周期为t。例如，每个波形变化周期均包括四个脉冲，则每个波形变化周期内有四个开关周期T1、T2、T3和T4。当然，本发明的每个波形变化周期并不限于包括四个脉冲，本发明的每个波形变化周期可以包括其他数量的脉冲。从图13可以看出，在每个波形变化周期内，任意两个相邻的脉冲间隔不相等。如在第一个波形变化周期中，第一脉冲与第二脉冲之间的时间间隔长度为T1，第二脉冲与第三脉冲之间的时间间隔长度为T2，第三脉冲与第四脉冲之间的时间间隔长度为T3，第四脉冲与下一个波形变化周期的第一个脉冲之间的时间间隔长度为T4，T1不等于T2，T2不等于T3，T3不等于T4，T4又不等于T1。也就是说，相邻两个开关周期是不相等的，这样便实现了开关频率的抖动。每个波形变化周期输出的平均电流是恒定的，因此，同时保持了高精度的恒流输出。

虽然本发明是通过具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换及等同替代。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。

Claims (10)

1.一种恒流控制器，包括FB波形检测模块（100）、三角波生成模块（200）和输出模块（400），其特征在于，所述恒流控制器还包括连接在所述三角波生成模块（200）与所述输出模块（400）之间的波形控制模块（300），所述波形控制模块（300）用于接收所述三角波生成模块（200）输出的三角波并根据所述三角波输出控制信号来控制所述输出模块（400）的输出电压波形，使得所述输出模块（400）的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

2.根据权利要求1所述的恒流控制器，其特征在于，所述波形控制模块（300）包括第一比较器（301）和延时控制模块（302）；所述第一比较器（301）的正相输入端连接所述三角波生成模块（200）的输出端（V_CV）以接收所述三角波，所述第一比较器（301）的反相输入端接收参考电压（V_REF2）；所述延时控制模块（302）的输入端连接所述第一比较器（301）的输出端（V_PG1），所述延时控制模块（302）的输出端（V_DL）连接所述输出模块（400）的输入端；所述延时控制模块（302）用于周期性地对所述第一比较器（301）的输出电压波形进行延时调整，并输出给所述输出模块（400），以使得所述输出模块（400）的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

3.根据权利要求1所述的恒流控制器，其特征在于，所述波形控制模块（300）包括第二比较器（303）和参考电压控制模块（304）；所述第二比较器（303）的正相输入端连接所述三角波生成模块（200）的输出端（V_CV）以接收所述三角波，所述第二比较器（303）的反相输入端连接所述参考电压控制模块（304）以接收参考电压（V_REF2），所述第二比较器（303）的输出端（V_PG2）连接所述输出模块（400）的输入端；所述参考电压控制模块（304）用于周期性地输出变化的参考电压给所述第二比较器（303）来周期性地调整所述第二比较器（303）的输出电压波形以输出给所述输出模块（400），以使得所述输出模块（400）的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

4.根据权利要求1所述的恒流控制器，其特征在于，所述波形控制模块（300）包括第三比较器（305）和协同控制模块（306）；所述第三比较器（305）的正相输入端连接所述三角波生成模块（200）的输出端（V_CV）以接收所述三角波，所述第三比较器（305）的反相输入端连接所述协同控制模块（306）的第一输出端以接收参考电压（V_REF2），所述第三比较器（305）的输出端（V_PG3）连接所述协同控制模块（304）的输入端；所述协同控制模块（304）的第二输出端（V₃₀₄）连接所述输出模块（400）的输入端；所述协同控制模块（304）用于周期性地输出变化的参考电压给所述第三比较器（305）来周期性地调整所述第三比较器（305）的输出电压波形以及周期性地对所述第三比较器（305）的输出电压波形进行延时调整，根据综合调整的结果生成控制信号，并输出控制信号来控制所述输出模块（400），以使得所述输出模块（400）的所述输出电压波形出现周期性的变化，且每个周期包含多个脉冲，每个周期内任意两个相邻的脉冲间隔不相等。

5.根据权利要求2所述的恒流控制器，其特征在于，所述延时控制模块（302）包括第一逻辑信号发生器（3021）、第四比较器（3022）、开关电路（3023）、电容（C1）、多个电流源和与所述多个电流源的输出端一一对应连接的多个开关件；所述多个开关件的输出端并联，所述多个开关件各自的控制端分别与所述第一逻辑信号发生器（3021）的多个输出端一一对应连接；所述电容（C1）的正极连接所述多个开关件的输出端，所述电容（C1）的负极接地；所述开关电路（3023）并联在所述电容（C1）两端，所述开关电路（3023）的输入端连接所述第一比较器（301）的输出端（V_PG1），所述开关电路（3023）用于根据所述第一比较器（301）的输出电压来控制所述电容（C1）的充放电；所述第四比较器（3022）的正相输入端连接所述多个开关件的输出端，所述第四比较器（3022）的负相输入端接收参考电压（V_REF5），所述第四比较器（3022）的输出端连接所述输出模块（400）的输入端。

6.根据权利要求5所述的恒流控制器，其特征在于，所述开关电路（3023）包括反相器和MOS管；所述反相器的输入端连接所述第一比较器（301）的输出端（V_PG1），所述反相器的输出端连接所述MOS管的栅极；所述MOS管的漏极连接所述电容（C1）的正极，所述MOS管的源极连接所述电容（C1）的负极。

7.根据权利要求5所述的恒流控制器，其特征在于，所述开关电路（3023）包括反相器和三极管；所述反相器的输入端连接所述第一比较器（301）的输出端（V_PG1），所述反相器的输出端连接所述三极管的基极；所述三极管的源极连接所述电容（C1）的正极，所述三极管的发射极连接所述电容（C1）的负极。

8.根据权利要求3所述的恒流控制器，其特征在于，所述参考电压控制模块（304）包括依次连接的第二逻辑信号发生器（3041）和第一参考电压输出模块（3042）；所述第二逻辑信号发生器（3041）用于周期性地输出逻辑控制信号给所述第一参考电压输出模块（3042）；所述第一参考电压输出模块（3042）用于根据所述逻辑控制信号输出变化的参考电压给所述第二比较器（303）。

9.根据权利要求4所述的恒流控制器，其特征在于，所述协同控制模块（306）包括第三逻辑信号发生器（3061）、分别与所述第三逻辑信号发生器（3061）连接的第二参考电压输出模块（3062）和延时模块（3063）；所述第三逻辑信号发生器（3061）用于周期性地输出第一逻辑控制信号给所述第二参考电压输出模块（3062），以及用于周期性地输出第二逻辑控制信号给所述延时模块（3063）；所述第二参考电压输出模块（3062）用于根据所述第一逻辑控制信号输出变化的参考电压给所述第三比较器（305）；所述延时模块（3063）用于根据所述第二逻辑控制信号对所述第三比较器（305）的输出电压波形进行延时调整，并输出给所述输出模块（400）。

10.一种恒流开关电源，其特征在于，包括变压器、连接到所述变压器的原边第一输入端和第二输入端之间的分压电路、主开关管和输出电路，其特征在于，所述恒流开关电源还包括如权利要求1-9中任一权利要求所述的恒流控制器，所述恒流控制器的电源端(VCC)连接所述变压器的原边第一输入端，所述恒流控制器的反馈控制端（FB）连接到所述分压电路的分压点，所述恒流控制器的输出端（OUT）连接所述主开关管的栅极，所述恒流控制器的控制端（CS）连接到所述主开关管的源极。

Images