CN103259395B - 一种同步开关的高压器件 - Google Patents

Abstract

本发明提供了一种同步开关的高压器件，至少包括：晶体管Q0和N级子电路；第一级至第N级的各级子电路至少包括晶体管Qi、耦合电路Zi、充电回路Chi和放电回路Fi；各级充电回路还包括开关Csi和充电电源Cdi，各级放电电路还包括开关Fsi；当晶体管Q0接收一驱动信号时，通过各级子电路的耦合电路将驱动关断信号与驱动开通信号之间的驱动信号分别耦合至各级中的充电回路和放电回路，从而控制充电回路和放电回路的闭合和断开，进而控制各级晶体管的开通和关断；其中，N为大于等于1的整数，i为大于等于1且小于等于N的整数。采用此发明方法可以实现高压开关电路中串联的各晶体管的同步开通、关断。

Description

一种同步开关的高压器件

技术领域

本发明涉及开关电路，尤其涉及一种开关同步导通的高压器件，以实现高压开关电路中串联的各晶体管的同步开通、关断。

背景技术

开关电源是利用现代电力技术，控制开关晶体管开通和关断的时间比率，为电子设备提供直流电的供电装置，常用开关电源的输入为220V或110V的交流市电，而在一些特殊的应用场合，某些设备的开关电源的输入电压可能为交流480V或者更大，因此，开关电源中需要用到高耐压的开关器件，而目前市场上适合于这种高压场合的晶体管非常少，且价格较高。

如图1所示，现有技术中公开了一种耐压开关器件的电路示意图，该耐压开关器件中主要由二个MOS管Q1、Q2再配合其他电子元件连接组成。该耐压开关器件在供电的工作下，通过一脉冲宽度调制(PWM)信号来直接驱动Q1开通和关断，当Q1的门极(栅极-源极，g-s)接收到PWM的驱动开通信号时，Q1开始导通，Q1的漏极-源极电压(V_DS)开始下降，下降到一定程度后，输入电压(Vin)通过电阻R1为Q2的栅极与源极之间的寄生电容充电，提供驱动电流，使Q2也导通。当Q1的门极(栅极-源极)接收到PWM的驱动关断信号时，Q1开始关断，Q1的V_DS上升，从而使稳压管ZD1两端的反向电压增大，该反向电压增大到能击穿ZD1时，Q2的门极与源极之间的寄生电容ZD1放电，使Q2也关断。但是这个电路中R1受自身功耗的限制，不能在Q2导通时提供较大的驱动电流，使Q2的导通速度慢，且只有晶体管Q1开始导通或关断后，Q2才能导通，即串联的Q1和Q2在开关电路中不能完全的同步开通和关断，因此，串联的二个MOS管所需要的总的导通或关断时间较长，限制了晶体管串联电路在高频场合的应用，也增加了晶体管串联电路的开关损耗。

发明内容

本发明所要解决的技术问题是提供一种同步开关的高压器件，以实现高压开关电路中串联的各晶体管的同步开通、关断。

为解决上述问题，本发明提出的一种同步开关的高压器件，其构成是基于多级晶体管，至少包括：

晶体管Q0和N级子电路；

第一级至第N级的各级子电路至少包括晶体管Qi、耦合电路Zi、充电回路Chi和放电回路Fi；

当Q0接收到的驱动信号Vd由驱动关断信号变为驱动开通信号时，通过各级子电路的耦合电路Zi将所述驱动信号变量耦合至各级中的充电回路Chi和放电回路Fi，来控制各级充电回路Chi的闭合和各级放电回路Fi的断开，从而控制晶体管Q0及Qi的同步开通；

当Q0接收到的驱动信号由驱动开通信号变为驱动关断信号时，通过各级子电路的耦合电路Zi将所述驱动信号变量耦合至各级中的充电回路Chi和放电回路Fi，来控制各级充电回路Chi的断开和各级放电回路Fi的闭合，从而控制晶体管Q0及Qi的同步关断；

其中，N为大于等于1的整数，i为大于等于1且小于等于N的整数。

进一步地，所述晶体管Q0和各级子电路的晶体管Qi包括第一端子、第二端子和第三端子；所述晶体管Qi的第一端子和第三端子之间设置有充电回路Chi，所述充电回路Chi包括开关Csi、充电电源Cdi，所述开关Csi包括第一端子、第二端子和第三端子，所述充电电源Cdi包括正端和负端；所述各级子电路的晶体管Qi的第一端子和第三端子之间设置有放电回路Fi，所述放电放电回路Fi包括开关Fsi，所述开关Fsi包括第一端子、第二端子和第三端子；所述各级子电路的耦合电路Zi包括第一端子、第二端子；

其连接关系如下：各级子电路的晶体管Qi通过第二端子和第三端子依次串联，且所述晶体管Q0的第三端子为公共端子，并将晶体管Q0的第二端子连接晶体管Q1的第三端子，使所述晶体管Q0和各级子电路的晶体管Qi依次串联；所述充电回路Chi中的开关Csi的第一端子连接晶体管Qi的第一端子，所述开关Csi的第三端子连接充电电源Cdi正端，所述充电电源Cdi负端连接晶体管Qi的第三端子；所述放电回路Fi中的开关Fsi的第一端子和第三端子分别连接晶体管Qi的第一端子和第三端子；所述各级子电路的耦合电路Zi的第二端子分别连接开关Csi、开关Fsi的第二端子，所述各级子电路的耦合电路Zi的第一端子连接晶体管Q0的第一端子；所述驱动信号Vd的正端和负端分别连接晶体管Q0的第一端子和第三端子。

优选地，所述各级子电路中的所述耦合电路Zi为电容Coni。

优选地，所述各级子电路中的充电电源为电容Ci。

优选地，在所述各级子电路中的充电回路Chi、放电回路Fi设置限流电阻。

优选地，所述各级子电路中的晶体管Qi的第一端子与第二端子之间至少设置开关速度均衡辅助电路SJi。

进一步地，所述各级子电路中的开关速度均衡辅助电路SJi至少包括电容CJi。

进一步地，由各级耦合电路Zi的电容Coni与本级中的开关速度均衡辅助电路SJi中设置的电容CJi构成各级开关速度均衡电路。

优选地，所述各级子电路中的开关Csi的第一端与第二端子之间和开关Fsi的第一端与第二端子之间至少设置钳位保护电路QPi，且所述钳位保护电路QPi至少包括两个反向串联的稳压管。

优选地，所述的晶体管Q0和各级子电路中的晶体管Qi的第一端子与第二端子之间至少设置瞬时高压保护电路SPi，且所述瞬时高压保护电路SPi至少包括串联的稳压管TDi和二极管SDi，所述各级中的稳压管TDi的阴极和二极管SDi的阴极连接，所述稳压管TDi的阳极连接至本级的晶体管的第一端子，所述二极管SDi的阳极接至本级的晶体管的第二端子。

优选地，若所述晶体管Q0、各级子电路中的晶体管Qi为集成门极换流晶闸管时，所述晶体管Q0和各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于阴极、门极、阳极；若所述晶体管Q0、各级子电路中的晶体管Qi为NMOS管时，所述晶体管Q0、各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于源极、栅极、漏极；若所述晶体管Q0、各级子电路中的晶体管Qi为绝缘栅双极型晶体管时，所述晶体管Q0和各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于集电极、门极、发射极；若所述晶体管Q0、各级子电路中的晶体管Qi为大功率三极管时，所述晶体管Q0和各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于集电极、基极、发射极。

优选地，若各级子电路中的开关Csi、开关Fsi为MOS晶体管时，所述各级子电路中的开关Csi、开关Fsi的第一端子、第二端子和第三端子分别对应于源极、栅极、漏极；若各级子电路中的开关Csi、开关Fsi为晶体三极管时，所述各级子电路中的开关Csi、开关Fsi的第一端子、第二端子和第三端子分别对应于集电极、基极、发射极。

本发明通过晶体管Q0以及设置在各级子电路中的晶体管Qi的第一端子和第三端子之间的放电回路Fi和充电回路Chi，其中，各级放电回路Fi至少包括开关Fsi，各级充电回路Chi至少包括开关Csi和充电电源Cdi。当所述驱动信号由驱动关断信号变为驱动开通信号时，晶体管Q0受驱动开通信号的直接驱动，晶体管Q0的第一端子和第三端子之间的寄生电容开始充电、通过各级子电路中的耦合电路Zi将由驱动关断信号变为驱动开通信号时的驱动信号变量，耦合至各级中相应的放电回路Fi和充电回路Chi中，或放电回路中的开关Fsi及充电回路Chi中的开关Csi上，此时，所述驱动信号变量使各级充电回路Chi闭合、放电回路Csi断开，或是各级充电回路Chi中的开关Csi开通、放电回路Csi中的开关Fsi关断，于是第一级至第N级中的充电回路Chi闭合、相应的各级放电回路Fi断开，进而各级子电路中相应的充电回路Chi中的充电电源Cdi为各级中相应的晶体管Qi的第一端子和第三端子之间的寄生电容充电；当驱动信号由驱动导通信号变为驱动关断信号时，晶体管Q0受驱动关断信号的直接驱动，晶体管Q0的第一端子和第三端子之间的寄生电容开始放电，通过各级子电路中的的耦合电路Zi将由驱动开通信号变为驱动关断信号时的驱动信号变量，耦合至各级中相应的放电回路Fi和充电回路Chi中，或放电回路Fi的开关Fsi及充电回路Chi中的开关Csi上，此时，所述驱动信号变量使各级中的充电回路Chi断开、放电回路Fi闭合，或使充电回路Chi中的开关Csi关断、放电回路Fi中的开关Fsi开通，于是各级子电路中的充电回路Chi断开、相应的各级放电回路Fi闭合，进而各级子电路中的晶体管Qi的第一端子和第三端子之间的寄生电容分别通过相应的放电回路Fi放电。

由此可见，当驱动信号由驱动关断信号变为驱动开通信号时，晶体管Q0和各级中设置的晶体管Qi的第一端子和第三端子之间的寄生电容几乎是同时开始充电的，因此，本发明提出的高压器件能实现高压开关电路中串联的各级晶体管同步开通；当驱动信号由驱动开通信号变为驱动关断信号时，晶体管Q0和各级中设置的晶体管的第一端子和第三端子之间的寄生电容几乎是同时开始放电的，因此，本发明提出的高压器件能实现高压开关电路中串联的各级晶体管同步关断。

附图说明

图1为现有技术中一种供电开关电路的示意图；

图2为本发明一种同步开关的高压器件的方框原理图；

图3为图2之另一实施例的电路图；

图4为图3之又一实施例的电路图；

图5为图4之再又一实施例的电路图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

【实施例一】

先请参见图2，图2为本发明一种同步开关的高压器件的方框原理图，由图2可见，本发明提出的一种同步开关的高压器件由晶体管Q0及N级子电路组成，第一级至第N级的各级子电路包括了晶体管Qi、耦合电路Zi、充电回路Chi和放电回路Fi；各级充电回路Chi还包括开关Csi和充电电源Cdi，各级放电电路Fi还包括开关Fsi；当Q0接收到的驱动信号Vd由驱动关断信号变为驱动开通信号时，通过各级子电路的耦合电路Zi将所述驱动信号Vd的信号变量耦合至各级中相应的的充电回路Chi和放电回路Fi中，来控制各级充电回路Chi的闭合和各级放电回路Fi的断开，从而控制各级晶体管Q0及Qi的同步开通；当Q0接收到的驱动信号Vd由驱动开通信号变为驱动关断信号时，通过各级子电路的耦合电路Zi将所述驱动信号Vd变量耦合至各级中相应的放电回路Fi和充电回路Chi中，来控制各级充电回路Chi的断开和各级放电回路Fi的闭合，从而控制各级晶体管Q0及Qi的同步关断；其中，N为大于等于1的整数，i为大于等于1且小于等于N的整数。

【实施例二】

图3为图2的方框原理图进一步扩展电路图，结合图3对本发明的工作原理进行详细分析。首先，本发明提出的一种同步开关的高压器件各级元件的具体连接关系如下：

参见图3，所述晶体管Q0、各级子电路中的晶体管Qi至少包括第一端子1、第二端子2和第三端子3。所述晶体管Qi的第一端子和第三端子之间设置有充电回路Chi，所述充电回路Chi包括开关Csi、充电电源Cdi，所述开关Csi至少包括第一端子1、第二端子2和第三端子3，所述充电电源Cdi包括正端和负端。所述各级子电路的晶体管Qi的第一端子和第三端子之间设置有放电回路Fi，所述放电回路Fi包括开关Fsi，所述开关Fsi至少包括第一端子1、第二端子2和第三端子3。所述各级子电路的耦合电路Zi至少包括第一端子1、第二端子2。

其中，所述晶体管Q0的第三端子3为公共端子，并将晶体管Q0的第二端子连接晶体管Q1的第三端子，然后，将晶体管Q1的第二端子连接晶体管Q2的第三端子，将晶体管Q2的第二端子连接晶体管Q3的第三端子，依次类推，使所述晶体管Q0和各级子电路的晶体管Qi依次串联(所述各级中晶体管Qi通过其第二端子2和第三端子3彼此依次串联)。

同时，所述各级充电回路Chi中的开关Csi的第一端子1连接本级中的晶体管Qi的第一端子、其第三端子3连接本级中的充电电源Cdi正端，所述充电电源Cdi负端连接至本级中晶体管Qi的第三端子3；所述各级放电回路Fi中的开关Fsi的第一端子1、第三端子3分别连接至本级中晶体管Qi的第一端子1、第三端子3；所述各级子电路的耦合电路Zi的第二端子2分别连接开关Csi、开关Fsi的第二端子2，其第一端子连接晶体管的第一端子1。由此可见，第一级到第N级的结构相同。

当晶体管Q0的输入端接收到驱动信号Vd时，即晶体管Q0的第三端子3(公共端子)与驱动信号Vd的负极相连、晶体管Q0的第一端子1与驱动信号Vd的正极相连时的同时，各级子电路中的耦合电路Zi的第一端子1将接收到的驱动信号Vd，通过各级耦合电路Zi的第二端子2将驱动关断信号与驱动开通信号之间的驱动信号变量分别耦合至各级子电路中的充电回路Chi和放电回路Fi，从而控制充电回路Chi和放电回路Fi的闭合和断开，进而可以同步地控制各级晶体管的闭合和关断，N为大于等于1的整数，i为大于等于1且小于等于N的整数。

也就是说，当所述各级子电路中的耦合电路Zi将由驱动关断信号变为驱动开通信号时的驱动信号变量或将由驱动开通信号变为驱动关断信号时的驱动信号变量分别耦合到相应的各级子电路中的放电回路Fi和充电回路Chi中，由此会使各级子电路中的充电回路Chi中的开关Csi的第一端子1与第二端子2之间的电压及相应的放电回路Fi中的开关Fsi的第一端子1与第二端子2之间的电压均随驱动信号的变化而变化。

因此，当所述各级子电路中的充电电路Chi中的开关Csi的第一端子1与第二端子2之间的电压，为驱动信号Vd由驱动关断信号变为驱动开通信号时的信号变量时，各级子电路中的充电回路Chi闭合，此时，相应的各级充电电路Chi为本级中的晶体管Qi的第一端子1与第三端子3之间的寄生电容(图中未示)充电，直到各级充电回路Chi上的电流为零时，此时，各级充电回路Chi断开。

或者，当所述各级子电路中的放电电路Fi中的开关Fsi的第一端子1和第二端子2两端电压，为驱动信号Vd由驱动开通信号变为驱动关断信号时的信号变量时，各放电回路Fi闭合，此时，相应的各级中的放电电路Fi为本级中的晶体管Qi的第一端子1和第三端子3之间的寄生电容放电，直到各级放电回路Fi上的电流为零时，各级放电回路Fi断开。

因此，当驱动信号Vd由驱动关断信号变为驱动开通信号时，晶体管Q0受驱动开通信号的直接驱动，晶体管Q0的第一端子1和第三端子3之间的寄生电容开始充电；同时，各级子电路中的耦合电路Zi将驱动信号Vd由驱动关断信号变为驱动开通信号时的驱动信号变量，耦合至各级子电路中相应的充电回路Chi和放电回路Fi中，或者相应的充电回路Chi中的开关Csi和放电回路中的Fi中的开关Fsi上，此时，所述驱动信号变量使各级子电路中的各充电回路Fi闭合、放电回路Chi断开，或者使所述各级的充电回路Chi中的开关Csi开通、放电回路Fi中的开关Fsi关断，于是相应的充电回路Chi闭合、各放电回路Fi断开，进而各级子电路中相应的充电回路通过充电电源Cdi为本级中晶体管Qi的第一端子1和第三端子3之间的寄生电容充电。

当驱动信号Vd由驱动导通信号变为驱动关断信号时，晶体管Q0受驱动关断信号的直接驱动，晶体管Q0的第一端子1和第三端子3之间的寄生电容开始放电；同时，各级子电路中的耦合电路Zi将驱动信号Vd由驱动开通信号变为驱动关断信号时的驱动信号变量，耦合至各级子电路中相应的充电电回路Chi和放电回路Fi中，或者相应的充电回路Chi中的开关Csi和放电回路中的Fi中的开关Fsi上，此时，所述驱动信号变量使各级中的充电回路Chi断开、放电回路Fi闭合，或者使所述各级的充电回路Chi中的开关Csi关断、放电回路中的开关Fsi开通，于是相应的各级充电回路Chi断开、各放电回路Fi闭合，进而各级子电路中各晶体管Qi的第一端子和第三端子之间的寄生电容分别通过相应的放电回路放电。

优选地，在所述各级子电路中的晶体管Qi的充电回路Chi、放电回路Fi中可以设置限流电阻(图中未示)。

由以上分析可以看出，当驱动信号Vd由驱动关断信号变为驱动开通信号时，晶体管Q0和各级子电路中设置的晶体管Qi的第一端子和第三端子之间的寄生电容几乎是同时开始充电的，因此，高压开关电路中的各级晶体管几乎同时导通，从而实现高压开关电路的同步开通；当驱动信号Vd由驱动开通信号变为驱动关断信号时，晶体管Q0和各级子电路中设置的晶体管Qi的第一端子和第三端子之间的寄生电容几乎是同时开始放电的，因此，高压开关电路中的各级晶体管几乎同时关断，从而实现高压开关电路的同步关断。

【实施例三】

图4是一个表示对应于图3的同步开关的高压器件的方框原理图的进一步扩展电路图，结合图4对本发明进行详细分析。

参见图4，可以通过各电容Coni作为各级子电路中的各耦合电路Zi，由于电容Coni上的电压不能突变，电容Coni将驱动关断信号变为驱动开通信号时或将驱动开通信号变为驱动关断信号时的驱动信号变量，耦合至开关Csi和开关Fsi上，控制各充电回路Chi和放电回路Fi的闭合和断开，使各晶体管第一端子和第三端子之间的寄生电容几乎是同时开始放电或充电的，从而实现高压开关电路的同步开关，其中，i为大于等于1且小于等于N的整数。

其中，可以通过MOS晶体管或晶体三极管作为各级子电路中的放电回路Fi的开关Fsi，如采用MOS晶体管，则源极为开关Fsi的第一端子1，栅极为开关Fsi的第二端子2，漏极为开关Fsi的第三端子3；如采用晶体三极管，则发射极为开关Fsi的第一端子1，基极为开关Fsi的第二端子2，集电极为开关Fsi的第三端子3。

所述各级子电路中的充电回路Chi所包括的开关Csi也可以通过MOS晶体管或晶体三极管实现开关Csi的功能，具体内容参见开关Fsi的内容，在此不再一一赘述。

还可以通过电容Ci作为各级子电路中的充电回路Chi的充电电源Cdi。当所述各级子电路的充电回路Chi中的开关Csi开通时，电容Ci为晶体管Qi的第一端子和第三端子之间的寄生电容充电，其中，i为大于等于1且小于等于N的整数。

【实施例四】

图5是一个表示对应于图4的同步开关的高压器件进一步扩展电路图，结合图5对本发明进行更详细地分析。。

参见图5，各级子电路中的晶体管Qi的第二端子2与第一端子1之间均设置开关速度均衡辅助电路SJi，所述各开关速度均衡辅助电路SJi还包括电容CJi；所述各电容CJi与本级中的耦合电路Zi中的电容Coni构成开关速度均衡电路，其中，i为大于等于1且小于等于N的整数。

其中，所述电容CJi和电容Coni的取值与晶体管Q0和各个晶体管Qi的第二端子2与第三端子3之间承受的电压有关。当同步开关的高压器件正常工作时，若晶体管Qi的第二端子2与第三端子3之间承受的电压，是其所有前级中的各个晶体管Q(i-1)第二端子2与第三端子3之间承受的电压总和的M倍(M为大于零的正数)，即若晶体管Qi的第二端子2与晶体管Q0的第三端子3之间承受的电压，是晶体管Q(i-1)的第二端子2与晶体管Q0的第三端子3(公共端子)之间承受的电压的M倍(M为大于零的正数)，则电容CJi的取值为电容Coni的1/M。

以电容CJ1、C1为例说明开关速度均衡电路的工作原理：在同步开关的高压器件的关断过程中，若晶体管Q1的第二端子2与第三端子3之间的电压上升速度，大于晶体管Q0的第二端子2与第三端子3之间的电压上升速度，即晶体管Q1的关断速度大于晶体管Q0的关断速度，则电容CJ1上流过的充电电流大于电容C1上流过的充电电流，于是CJ1上的部分电流将对晶体管Q1的第一端子1与第三端子3间的寄生电容充电，使晶体管Q1的关断速度变缓；反之，晶体管Q1的关断速度小于晶体管Q0的关断速度，则电容CJ1上流过的充电电流小于电容C1上流过的充电电流，于是迫使晶体管Q1的第一端子1与第三端子3间的寄生电容放电，使晶体管Q1的关断速度变快。于是，晶体管Q1、晶体管Q0的关断过程中的关断速度一致。

在同步开关的高压器件的开通过程中，若晶体管Q1的第二端子2与第三端子3之间的电压下降速度，大于晶体管Q0的第二端子2与第三端子3之间的电压下降速度，即晶体管Q1的开通速度大于晶体管Q0的开通速度，则电容CJ1上流过的放电电流大于电容C1上流过的放电电流，于是迫使晶体管Q1的第一端子1与第三端子3间的寄生电容放电，使晶体管Q1的开通速度变缓；反之，晶体管Q1的开通速度小于晶体管Q0的开通速度，则电容CJ1上流过的放电电流小于电容C1上流过的放电电流，于是流过电容C1上的部分放电电流对与第三端子间的寄生电容充电，使晶体管Q1的开通速度变快。于是，晶体管Q1、晶体管Q0的开通过程中的开通速度一致。

以此类推，其他各级子电路中的电容CJi和耦合电路Zi中的电容Coni构成的开关速度均衡电路的工作原理同理，且开关速度均衡电路使本级中的晶体管Qi的开通、关断速度一致，从而使得各晶体管Qi的第二端子2与第三端子3之间承受的电压在额定耐压值范围。

参见图5，在所述晶体管Q0的第一端子1与第二端子2之间还可以设置瞬时高压保护电路SP0，所述瞬时高压保护电路SP0包括串联的稳压管TD0和二极管SD0，即所述稳压管TD0的阴极和二极管SD0的阴极连接，所述稳压管TD0的阳极连接至晶体管Q0的第一端子1，所述二极管SD0的阳极接至晶体管Q0的第二端子2；以及各级子电路中的晶体管Qi的第一端子1与第二端子2之间也均设置瞬时高压保护电路SPi，所述各瞬时高压保护电路SPi包括了串联的稳压管TDi和二极管SDi，即所述稳压管TDi的阴极和二极管SDi的阴极连接，所述稳压管TDi的阳极连接至本级的晶体管Qi的第一端子1，所述二极管SDi的阳极接至本级的晶体管Qi的第二端子2。当晶体管Q0的第二端子2与公共端子(晶体管Q0的第三端子)的电压大于TD0的稳定值时，以及各级子电路中的晶体管Qi的第二端子2与公共端子之间的电压大于相应的稳压管TDi的稳压值时，各稳压管TDi(包括稳压管TD0)反向击穿，将各晶体管Qi(包括晶体管Q0)的第二端子与公共端子之间的电压，钳位在相应的稳压管的稳压值，确保各晶体管在安全电压范围内工作。同时，各稳压管反向击穿后，流过相应的瞬时高压保护电路的部分电流，将流向各晶体管的第一端子与第三端子之间的寄生电容，起到反馈作用，使各晶体管的第二端子与第三端子之间的电压在安全范围内，其中，i为大于等于1且小于等于N的整数。

优选地，在所述各级子电路中的瞬时高压保护电路SPi中还可以设置限流电阻。

而且，各级子电路中还可以通过在本级中的晶体管Qi的第一端子1和本级中的耦合电路Zi的第二端子2之间设置钳位保护电路QPi，或各级子电路中的充电回路的开关Csi的第一端子1与第二端子2之间和放电回路的开关Fsi的第一端子1与第二端子2之间设置钳位保护电路QPi，所述钳位保护电路QPi还包括两个反向串联的稳压管，将连接在各级子电路中的晶体管Qi的第一端子1和本级中的耦合电路Zi的第二端子2之间的充电回路Chi以及放电回路Fi，或者所述各级开关Csi的第一端子1与第二端子2以及所述各级开关Fsi的第一端子1与第二端子2之间的电压钳位在安全范围，确保各级充电回路Chi和放电回路Fi，或者各级开关Csi和开关Fsi正常工作，其中，i为大于等于1且小于等于N的整数。

优选地，在所述各级子电路中的晶体管Qi的第一端子1与第三端子3之间还可以设置稳压管，其中所述各稳压管的阴极、阳极分别连接本级中相应的晶体管Qi的第一端子1、第三端子3，所述各稳压管将本级中的晶体管Qi的第一端子1和第三端子3之间的电压钳位在安全范围，确保本级中的晶体管Qi正常工作。

优选地，所述的晶体管Q0和各级子电路中的晶体管Qi是集成门极换流晶闸管(Integrated Gate Commutated Thyristor，IGCT)、NMOS管、绝缘栅双极型晶体管(Insulated gate bipolar transistor，IGBT)或大功率三极管，若晶体管Q0和各级子电路中的晶体管Qi为IGCT时，所述的晶体管Q0和各级子电路中的晶体管Qi的第一端子、第二端子、第三端子分别对应IGCT的阴极、门极、阳极；若晶体管Q0和各级子电路中的晶体管Qi为NMOS管时，所述的晶体管Q0和各级子电路中的各晶体管Qi的第一端子、第二端子、第三端子分别对应NMOS管的源极、栅极、漏极；若晶体管Q0和各级子电路中的各晶体管Qi为IGBT时，所述的晶体管Q0和各级子电路中的各晶体管Qi的的第一端子、第二端子、第三端子分别对应IGBT的集电极、门极、发射极；若晶体管Q0和各级子电路中的各晶体管Qi为大功率三极管时，所述的晶体管Q0和各级子电路中的各晶体管Qi的的的第一端子、第二端子、第三端子分别对应大功率三极管的集电极、基极、发射极。

优选地，所述的一种同步开关的高压器件，可以封装成一个独立半导体器件。

本发明通过晶体管Q0以及设置在各级子电路中的晶体管Qi的第一端子和第三端子之间的放电回路Fi和充电回路Chi，其中，各级放电回路Fi至少包括开关Fsi，各级充电回路Chi至少包括开关Csi和充电电源Cdi。当所述驱动信号由驱动关断信号变为驱动开通信号时，晶体管Q0受驱动开通信号的直接驱动，晶体管Q0的第一端子和第三端子之间的寄生电容开始充电、通过各级子电路中的耦合电路Zi将由驱动关断信号变为驱动开通信号时的驱动信号变量，耦合至各级中相应的放电回路Fi和充电回路Chi中，或放电回路中的开关Fsi及充电回路Chi中的开关Csi上，此时，所述驱动信号变量使各级充电回路Chi闭合、放电回路Csi断开，或是各级充电回路Chi中的开关Csi开通、放电回路Csi中的开关Fsi关断，于是第一级至第N级中的充电回路Chi闭合、相应的各级放电回路Fi断开，进而各级子电路中相应的充电回路Chi中的充电电源Cdi为各级中相应的晶体管Qi的第一端子和第三端子之间的寄生电容充电；当驱动信号由驱动导通信号变为驱动关断信号时，晶体管Q0受驱动关断信号的直接驱动，晶体管Q0的第一端子和第三端子之间的寄生电容开始放电、通过各级子电路中的的耦合电路Zi将由驱动开通信号变为驱动关断信号时的驱动信号变量，耦合至各级中相应的放电回路Fi和充电回路Chi中，或放电回路Fi的开关Fsi及充电回路Chi中的开关Csi上，此时，所述驱动信号变量使各级中的充电回路Chi断开、放电回路Fi闭合，或使充电回路Chi中的开关Csi关断、放电回路Fi中的开关Fsi开通，于是各级子电路中的充电回路Chi断开、相应的各级放电回路Fi闭合，进而各级子电路中的晶体管Qi的第一端子和第三端子之间的寄生电容分别通过相应的放电回路Fi放电。由此可见，当驱动信号由驱动关断信号变为驱动开通信号时，晶体管Q0和各级中设置的晶体管的第一端子和第三端子之间的寄生电容几乎是同时开始充电的，因此，本发明提出的高压器件能实现高压开关电路中串联的各级晶体管同步开通；当驱动信号由驱动开通信号变为驱动关断信号时，晶体管Q0和各级中设置的晶体管的第一端子和第三端子之间的寄生电容几乎是同时开始放电的，因此，本发明提出的高压器件能实现高压开关电路中串联的各级晶体管同步关断。

本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种同步开关的高压器件，至少包括：

晶体管Q0和N级子电路；

第一级至第N级的各级子电路至少包括晶体管Qi、耦合电路Zi、充电回路Chi和放电回路Fi；

所述晶体管Q0和各级子电路的晶体管Qi包括第一端子、第二端子和第三端子；所述晶体管Qi的第一端子和第三端子之间设置有充电回路Chi；所述各级子电路的晶体管Qi的第一端子和第三端子之间设置有放电回路Fi；其连接关系如下：各级子电路的晶体管Qi通过第二端子和第三端子依次串联，且所述晶体管Q0的第三端子为公共端子，并将晶体管Q0的第二端子连接晶体管Q1的第三端子，使所述晶体管Q0和各级子电路的晶体管Qi依次串联；

当Q0接收到的驱动信号Vd由驱动关断信号变为驱动开通信号时，通过各级子电路的耦合电路Zi将所述驱动信号变量耦合至各级中的充电回路Chi和放电回路Fi，来控制各级充电回路Chi的闭合和各级放电回路Fi的断开，从而控制晶体管Q0及Qi的同步开通；

当Q0接收到的驱动信号由驱动开通信号变为驱动关断信号时，通过各级子电路的耦合电路Zi将所述驱动信号变量耦合至各级中的充电回路Chi和放电回路Fi，来控制各级充电回路Chi的断开和各级放电回路Fi的闭合，从而控制晶体管Q0及Qi的同步关断；

其中，N为大于等于1的整数，i为大于等于1且小于等于N的整数。

2.根据权利要求1所述的同步开关的高压器件，其特征在于：所述充电回路Chi包括开关Csi、充电电源Cdi，所述开关Csi包括第一端子、第二端子和第三端子，所述充电电源Cdi包括正端和负端；所述放电回路Fi包括开关Fsi，所述开关Fsi包括第一端子、第二端子和第三端子；所述各级子电路的耦合电路Zi包括第一端子、第二端子；其连接关系如下：所述充电回路Chi中的开关Csi的第一端子连接晶体管Qi的第一端子，所述开关Csi的第三端子连接充电电源Cdi正端，所述充电电源Cdi负端连接晶体管Qi的第三端子；所述放电回路Fi中的开关Fsi的第一端子和第三端子分别连接晶体管Qi的第一端子和第三端子；所述各级子电路的耦合电路Zi的第二端子分别连接开关Csi、开关Fsi的第二端子，所述各级子电路的耦合电路Zi的第一端子连接晶体管Q0的第一端子；所述驱动信号Vd的正端和负端分别连接晶体管Q0的第一端子和第三端子。

3.根据权利要求1或2所述的同步开关的高压器件，其特征在于：各级子电路中的所述耦合电路Zi为电容Coni。

4.根据权利要求1或2所述的同步开关的高压器件，其特征在于：所述各级子电路中的充电电源为电容Ci。

5.根据权利要求1或2所述的同步开关的高压器件，其特征在于：在所述各级子电路中的充电回路Chi、放电回路Fi设置限流电阻。

6.根据权利要求1所述的同步开关的高压器件，其特征在于：所述各级子电路中的晶体管Qi的第一端子与第二端子之间至少设置开关速度均衡辅助电路SJi。

7.根据权利要求6所述的同步开关的高压器件，其特征在于：所述各级子电路中的开关速度均衡辅助电路SJi至少包括电容CJi。

8.根据权利要求7所述的同步开关的高压器件，其特征在于：由各级耦合电路Zi的电容Coni与本级中的开关速度均衡辅助电路SJi中设置的电容CJi构成各级开关速度均衡电路。

9.根据权利要求2所述的同步开关的高压器件，其特征在于：所述各级子电路中的开关Csi的第一端与第二端子之间和开关Fsi的第一端与第二端子之间至少设置钳位保护电路QPi，且所述钳位保护电路QPi至少包括两个反向串联的稳压管。

10.根据权利要求1所述的同步开关的高压器件，其特征在于：所述的晶体管Q0和各级子电路中的晶体管Qi的第一端子与第二端子之间至少设置瞬时高压保护电路SPi，且所述瞬时高压保护电路SPi至少包括串联的稳压管TDi和二极管SDi，所述各级中的稳压管TDi的阴极和二极管SDi的阴极连接，所述稳压管TDi的阳极连接至本级的晶体管的第一端子，所述二极管SDi的阳极接至本级的晶体管的第二端子。

11.根据权利要求1所述的同步开关的高压器件，其特征在于：若所述晶体管Q0、各级子电路中的晶体管Qi为集成门极换流晶闸管时，所述晶体管Q0和各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于阴极、门极、阳极；若所述晶体管Q0、各级子电路中的晶体管Qi为NMOS管时，所述晶体管Q0、各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于源极、栅极、漏极；若所述晶体管Q0、各级子电路中的晶体管Qi为绝缘栅双极型晶体管时，所述晶体管Q0和各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于集电极、门极、发射极；若所述晶体管Q0、各级子电路中的晶体管Qi为大功率三极管时，所述晶体管Q0和各级子电路中的晶体管Qi的第一端子、第二端子和第三端子分别对应于集电极、基极、发射极。

12.根据权利要求2所述的同步开关的高压器件，其特征在于：若各级子电路中的开关Csi、开关Fsi为MOS晶体管时，所述各级子电路中的开关Csi、开关Fsi的第一端子、第二端子和第三端子分别对应于源极、栅极、漏极；若各级子电路中的开关Csi、开关Fsi为三极管时，所述各级子电路中的开关Csi、开关Fsi的第一端子、第二端子和第三端子分别对应于集电极、基极、发射极。