CN103248336A - 滤波器 - Google Patents
滤波器 Download PDFInfo
- Publication number
- CN103248336A CN103248336A CN2013100490646A CN201310049064A CN103248336A CN 103248336 A CN103248336 A CN 103248336A CN 2013100490646 A CN2013100490646 A CN 2013100490646A CN 201310049064 A CN201310049064 A CN 201310049064A CN 103248336 A CN103248336 A CN 103248336A
- Authority
- CN
- China
- Prior art keywords
- input
- resistor
- operational amplifier
- circuit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供一种滤波器,用以接收一输入信号且根据所述输入信号来产生一输出信号,包括:一第一输入电路,提供一第一常规路径给所述输入信号,以产生一第一常规信号;一第一高通电路,提供一第一高通路径给所述输入信号,以产生一第一高通信号;以及一运算电路,具有一第一输入端以及一第二输入端,其中,所述第二输入端的极性相反于所述第一输入端的极性。其中,所述运算电路通过所述第一输入端接收所述第一常规信号且通过所述第二输入端接收所述第一高通信号,从而对所述第一常规信号以及所述第一高通信号执行一减法操作以完成一低通滤波操作,藉此产生所述输出信号。
Description
技术领域
本发明有关于一种滤波器,特别是有关于一种阶数可通过对输入信号实施高通电路而增加的滤波器。
背景技术
一般而言,可通过增加滤波器的阶数而增强滤波器的衰减。目前已知,滤波器的阶数数值等于滤波器内的运算放大器的数量。此外,滤波器内的反馈电容器的数量也随着滤波器的阶数增加而增加。因此,当一滤波器要求具有高阶数时,此滤波器内的运算放大器的数量以及反馈电容器的数量变为更多,这导致在滤波器内占用了较大面积。
发明内容
因此,期望提供一种滤波器,其通过对输入信号实施高通电路而具有较高的阶数,而不需增加运算放大器的数量。
本发明提供一种滤波器,用以接收一输入信号且根据所述输入信号来产生一输出信号,包括:一第一输入电路,提供一第一常规路径给所述输入信号,以产生一第一常规信号;一第一高通电路,提供一第一高通路径给所述输入信号,以产生一第一高通信号;以及一运算电路,具有一第一输入端以及一第二输入端,其中,所述第二输入端的极性相反于所述第一输入端的极性。其中,所述运算电路通过所述第一输入端接收所述第一常规信号且通过所述第二输入端接收所述第一高通信号,从而对所述第一常规信号以及所述第一高通信号执行一减法操作以完成一低通滤波操作,藉此产生所述输出信号。
本发明另提供一种滤波器,用以在一第一差分节点以及一第二差分节点上接收一输入信号,且根据所述输入信号产生一输出信号。所述滤波器包括:一运算放大器,具有正输入端、负输入端、正输出端、以及负输出端;一第一输入电路,耦接于所述滤波器的所述第一差分节点与所述运算放大器的正输入端之间,提供一第一常规路径给所述输入信号以产生一第一常规信号;一第一高通电路,耦接于所述滤波器的所述第一差分节点与所述运算放大器的负输入端之间,提供一第一高通路径给所述输入信号以产生一第一高通信号;一第二输入电路,耦接于所述滤波器的所述第二差分节点与所述运算放大器的负输入端之间,提供一第二常规路径给所述输入信号以产生一第二常规信号;一第二高通电路,耦接于所述滤波器的所述第二差分节点与所述运算放大器的正输入端之间,提供一第二高通路径给所述输入信号以产生一第二高通信号;一第一反馈电路,耦接于所述运算放大器的正输入端与负输出端之间;以及一第二反馈电路,耦接于所述运算放大器的负输入端与正输出端之间。
本发明的滤波器通过滤波器电路引导出一个极点,以及通过运算放大器、输入电路、高通电路、以及反馈电路共同运作以引导出频率响应上的另外多个极点。因此,能够引导出滤波器的输入信号在频率响应上的多个极点。与熟知的滤波器比较起来,可省去一个运算放大器,藉此节省芯片面积与成本。
附图说明
图1表示根据本发明一实施例的二阶滤波器。
图2表示由图1的二阶滤波器的操作放大器所执行的减法操作示意图。
图3A~3C表示根据本发明其他实施例的二阶滤波器。
图4表示根据本发明另一实施例的二阶滤波器。
图5表示根据本发明一实施例的三阶滤波器。
图6表示根据本发明另一实施例的三阶滤波器。
图7表示根据本发明又一实施例的二阶滤波器。
具体实施方式
图1表示根据本发明一实施例之滤波器。在图1之实施例中,滤波器1为一个二阶滤波器。二阶滤波器1在差分节点N11与N12上接收输入信号Sin,且根据输入信号Sin来产生输出信号Sout。参阅图1,滤波器1包括运算电路17、输入电路11与12、以及高通电路13与14。运算电路17具有至少一第一输入端T11、第二输入端T12、第一输出端T13、以及第二输出端T14。第二输入端T12的极性相反于第一输入端T11的极性。第一输出端T13的极性相反于第一输入端T11的极性,且第二输出端T14的极性相反于第二输入端T12的极性。举例来说,运算电路17可包括运算放大器10以及反馈电路15与16。运算放大器10具有耦接运算电路17之第一输入端T11的正输入端IN10+、耦接运算电路17之第二输入端T12的负输入端IN10-、耦接运算电路17之第二输出端T14的正输出端OUT10+、以及耦接运算电路17之第一输出端T13的负输出端OUT10-。输入电路11耦接于差分节点N11与正输入端IN10+之间。输入电路12耦接于差分节点N12与负输入端IN10-之间。输入电路11与12中的每一者提供一条常规路径给输入信号Sin以产生对应的常规信号S11/S12,其中,常规信号S11与S12中的每一者具有与输入信号Sin相同的频率成分。在此实施例中,因为输入信号Sin为一差分信号,常规信号S11与S12彼此间的差异在于极性。即,常规信号S11的极性相反于常规信号S12的极性。高通电路13耦接于差分节点N11与负输入端IN10-之间。高通电路14耦接于差分节点N12与正输入端IN10+之间。高通电路13与14中的每一者执行一高通滤波操作(high-pass filtering operation,HPF)以提供一条高通路径给输入信号Sin,从而产生一对应的高通信号S13/S14。高通电路13与14将输入信号Sin的低频成分滤除以产生所述高通信号S13与S14,使得高通信号S13与S14中的每一者仅具有输入信号Sin的高频成分。在此实施例中,因为输入信号Sin为一差分信号,高通信号S13与S14彼此间的极性存在差异。即,高通信号S13的极性相反于高通信号S14的极性。
反馈电路15耦接于正输入端IN10+与负输出端OUT10-之间,且反馈电路16耦接于负输入端IN10-与正输出端OUT10+之间。运算放大器10、输入电路11与12、以及反馈电路15与16共同运作以对输入信号Sin执行一低通滤波操作。如此一来,可引导出频率响应上的一个极点(pole)给输入信号Sin。此外,运算放大器10由其正输入端IN10+接收常规信号S11,且由其负输入端IN10-接收高通信号S13。根据运算放大器10的虚拟接地,运算电路17的运算放大器10等效地对常规信号S11与高通信号S13执行一减法操作。如图2所示,在频率响应上,运算放大器10通过将输入信号Sin的全部频率成分(以”1”来表示)减去输入信号Sin的高频成分(以”HPF”来表示)来完成低通滤波操作。同样地,对于相反的极性,运算电路17的运算放大器10等效地对常规信号S12与高通信号S14执行减法操作来完成低通滤波操作。如此一来,通过将高通电路13与14分别耦接至运算放大器10的两输入端,且所述两输入端的极性与输入电路11与12所耦接的两输入端的极性相反,即可在频率响应上引导出一个额外的极点给输入信号Sin。也就是说,当将高通电路13耦接至运算放大器10的负输入端IN10-时,将输入电路11耦接至运算放大器10的正输入端IN10+,以及当将高通电路14耦接至运算放大器10的正输入端IN10+时,将输入电路11耦接至运算放大器10的负输入端IN10-,可获得输入信号Sin在频率响应上的一个额外极点。因此,滤波器1可使用一个运算放大器(例如运算放大器10)来实现一个两极点系统,例如稍后将说明的二阶滤波器。与熟知的具有两个运算放大器的二阶滤波器比较起来,此实施例的滤波器1对于二阶滤波操作来说可省去一个运算放大器。
在一实施例中,如图3A所示,输入电路11包括电阻器R31,其一端耦接差分节点N11,且其另一端耦接正输入端IN10+。输入电路12包括电阻器R32,其一端耦接差分节点N12,且其另一端耦接负输入端IN10-。高通电路13包括电阻器R33与电容器C31,此两者串联于差分节点N11与负输入端IN10-之间。高通电路14包括电阻器R34与电容器C32,此两者串联于差分节点N12与正输入端IN10+之间。根据上述,电阻器R33与R34以及电容器C31与C32引导出频率响应上的一个极点给输入信号Sin。反馈电路15包括电容器C33与电阻器R35,此两者并联于正输入端IN10+与负输出端OUT10-之间。反馈电路16包括电容器C34与电阻器R36,此两者并联于负输入端IN10-与正输出端OUT10+之间。根据图3A所示的连接架构,运作放大器10、电阻器R31、R32、R35、与R36以及电容器C33与C34共同运作为一低通滤波器,且电阻器R35与R36以及电容器C33与C34引导出频率响应上的一个极点。频率响应的分析由后续图示来呈现。
在此实施例中,输入信号Sin是一差分信号,且其在滤波器1中提供差分路径给输入信号Sin为较佳。因此,电阻器R31与R32的电阻值等于R1,电阻器R33与R34的电阻值等于R2,以及电阻器R35与R36的电阻值等于R3。电容器C31与C32的电容值等于C1,且电容器C33与C34的电容值等于C2。在此实施例中,运算放大器10可以多级运算放大器来实施(multi-stageoperational amplifier)。
滤波器1的传递函数(transfer function)表示为:
其中,R1设定为实质上等于R2(即是电阻器R31~R34的电阻值实质上相等),传递函数重写为:
根据传递函数(2),在频率响应上具有两个极点。因此,滤波器1使用一个运算放大器10来对输入信号Sin执行一个二阶滤波操作。滤波器1的阶数少于滤波器1中运算放大器的数量。
在图3A的实施例中,电阻器R33与R34分别耦接差分节点N11与N12以接收输入信号Sin,电容器C31耦接于电阻器R33与负输入端IN10-之间,且电容器C32耦接于电阻器R34与正输入端IN10+之间。在其他实施例中,电阻器R33与电容器C31的位置可以互换,且电阻器R34与电容器C32的位置可以互换。如第3B图所示,电容器C31与C32分别耦接差分节点N11与N12以接收输入信号Sin,电阻器R33耦接于电容器C31与负输入端IN10-之间,且电阻器R34耦接于电容器C32与正输入端IN10+之间。
在另一实施例中,高通电路13与14中每一者仅包括一电容器而没有包括任何电阻器。如图3C所示,高通电路13仅包括电容器C31,且高通电路14仅包括电容器C32。电容器C31与C32可滤除输入信号Sin的低频成分。
在图3A之实施例中,运算放大器10、输入电路11与12、以及反馈电路15与16共同运作为一低通滤波器。在其他实施例中,运算放大器10、输入电路11与12、以及反馈电路15与16可共同运作为一积分器。如图4所示,不同于图3A之反馈电路15与16,反馈电路15与16中的每一者仅包括电容器而不包括任何电阻器。参阅图4,反馈电路15包括电容器C41,其耦接于正输入端IN10+与负输出端OUT10-之间。反馈电路16包括电容器C42,其耦接于负输入端IN10-与正输出端OUT10+之间。图4之输入电路11与12以及高通电路13与14具有与图3A之相同电路架构。此外,在另一实施例中,图4之高通电路13与14具有与第3B或3C图之相同电路架构。运算放大器10、电阻器R31与R32、以及电容器C41与C42共同运作为一积分器,藉以引导出频率响应上的一个极点,而高通电路13与14则引导出另一极点。
在上述实施例中,滤波器1以二阶滤波器为例来说明。然而,本发明不以此为限。在其他实施例中,一个三阶滤波器可以图3A或4的滤波器1架构为基础来实现。参阅图5,滤波器5包括图3A的运算放大器10、输入电路11与12、高通电路13与14、以及反馈电路15与16。因此,在此省略相关说明。滤波器5更包括运算放大器50、电阻器R51~R54、以及电容器C51与C52。运算放大器50具有正输入端IN50+、负输入端IN50-、正输出端OUT50+、以及负输出端OUT50-。电阻器R51具有耦接差分节点N51的一端,以及耦接正输入端IN50+的另一端。电阻器R52具有耦接差分节点N52的一端,以及耦接负输入端IN50-的另一端。电容器C51耦接于正输入端IN50+与负输出端OUT50-之间。电容器C52耦接于负输入端IN50-与正输出端OUT50+。电阻器R53耦接于正输入端IN50+与负输出端OUT10-之间。电阻器R54耦接于负输入端IN50-与正输出端OUT10+之间。根据上述的连接架构,运算放大器50、电阻器R51~R54、以及电容器C51与C52共同运作为一积分器电路51,其提供三阶滤波器5的其中一阶。积分器电路51由差分节点N51与N52接收一前端信号S50,且在差分节点N11与N12上产生输入信号Sin。积分器电路51引导出频率响应上的一个极点。此外,运算放大器10、输入电路11与12、高通电路13与14、以及反馈电路15与16共同运作以引导出频率响应上的两个极点。因此,可引导出作为滤波器5的输入信号的前端信号S50在频率响应上的三个极点。与熟知的三阶滤波器比较起来,可省去一个运算放大器,藉此节省芯片面积与成本。在此实施例中,运算放大器50可以多级运算放大器来实施。
在另一实施例中,一个三阶滤波器可以图4的滤波器1架构为基础来实现。参阅图6,滤波器6包括图3A的运算放大器10、输入电路11与12、高通电路13与14、以及反馈电路15与16。因此,在此省略相关说明。滤波器6更包括运算放大器60、电阻器R61~R66、以及电容器C61与C62。运算放大器60具有正输入端IN60+、负输入端IN60-、正输出端OUT60+、以及负输出端OUT60-。电阻器R61具有耦接负输出端IN10-的一端,以及耦接正输入端IN60+的另一端。电阻器R62具有耦接正输出端OUT10+的一端,以及耦接负输入端IN60-的另一端。电阻器R63与电容器C61耦接于正输入端IN60+与负输出端OUT60-之间。电阻器R64与电容器C62耦接于负输入端IN60-与正输出端OUT50+之间。电阻器R65耦接于正输入端IN10+与负输出端OUT60-之间。电阻器R66耦接于负输入端IN10-与正输出端OUT60+之间。根据上述的连接架构,运算放大器60、电阻器R61~R66、以及电容器C61与C62共同运作如同一滤波器电路61,其提供三阶滤波器6的其中一阶。滤波器电路61接收在正输出端OUT10+以及负输出端OUT10-上的输出信号Sout,且在正输出端OUT60+以及负输出端OUT60-上产生一个后端信号S60。滤波器电路61引导出频率响应上的一个极点。此外,运算放大器10、输入电路11与12、高通电路13与14、以及反馈电路15与16共同运作以引导出频率响应上的两个极点。因此,引导出滤波器6的输入信号Sin在频率响应上的三个极点。与熟知的三阶滤波器比较起来,可省去一个运算放大器,藉此节省芯片面积与成本。在此实施例中,运算放大器60可以多级运算放大器来实施。
根据图5与6之实施例,滤波器5与6中的每一者可通过使用两个运算放大器来对输入信号Sin执行三阶滤波操作。滤波器5与6中每一者使用的运算放大器的数量(=1)少于其阶数(=2)。
在上述实施例中,运算放大器10、50、与60是差分型运算放大器。在另一实施例中,一滤波器包括一个单端运算放大器。在图7的实施例中,滤波器7为一个二阶滤波器。二阶滤波器7在输入节点N70上接收输入信号Sin’,且根据输入信号Sin’来产生输出信号Sout’。参阅图7,滤波器7包括单端运算放大器70与71、输入电路72、高通电路73、电阻器R70~R73与R76、以及电容器C70。单端运算放大器70与71、电阻器R70~R73与R76、以及电容器C70形成一个运算电路74。运算放大器70具有耦接一参考接地的正输入端IN70+、耦接运算电路74之一输入端T70的负输入端IN70-、以及输出端OUT70。电阻器R70与电容器C70并联耦接于负输入端IN70-与输出端OUT70-之间。运算放大器71具有通过所述电阻器R76耦接参考接地的正输入端IN71+、负输入端IN71-、以及输出端OUT71。电阻器R71具有耦接输出端OUT70的一端以及耦接负输入端IN71-的另一端。电阻器R72具有耦接运算电路74之一输入端T71的一端以及耦接正输入端IN71+的另一端。电阻器R73耦接于负输入端IN71-与输出端OUT71-之间。电阻器R76耦接于正输入端IN71+与参考接地之间。输入电路72耦接于输入节点N70与负输入端IN70-(即输入端T70)之间。输入电路72提供一条常规路径给输入信号Sin’以产生对应的常规信号S72,其中,所述常规信号S72具有与输入信号Sin’相同的频率成分。高通电路73耦接于输入节点N70与电阻器R72的一端(即输入端T71)之间。高通电路73提供一条高通路径给输入信号Sin’以产生对应之高通信号S73。高通电路73滤除输入信号Sin’的低频成分以产生高通信号S73,使得高通信号S72仅具有输入信号Sin’的高频成分。
参阅图7,输入电路72包括电阻器R74。电阻器R74具有耦接输入节点N70的一端,以接收输入信号Sin’,且更具有耦接负输入端IN70-的另一端。根据图7之连接架构,运算放大器70、电阻器R70与R74、以及电容器C70共同运作为一低通滤波器,以滤除高频成分。此低通滤波器引导出频率响应上的一个极点。已滤波的输入信号Sin’则产生于输出端OUT70上。
参阅图7,高通电路73包括电阻器R75以及电容器C71,两者串联于输入节点N70与电阻器R72的一端(即输入端T71)之间。根据电阻器R75以及电容器C71的运作,输入信号Sin’的低频成分被滤除,以产生高通信号S73。运算放大器71以及电阻器R71~R73与R76共同运作来接收已滤波的输入信号Sin’以及所述高通信号S73。根据运算放大器71以及电阻器R71~R73与R76的运作,等效地对已滤波的输入信号Sin’以及高通信号S73来执行一个减法操作,以完成一个低通滤波操作。因此,高通电路73引导出频率响应上的另一个极点给输入信号Sin’。在频率响应上具有由滤波器7引导出的两个极点。因此,滤波器7对输入信号Sin’执行一个二阶滤波操作。
根据上述实施例,耦接运算放大器的高通电路可实施来在频率响应上引导出额外的极点。
在前面详细的描述中,通过参考特定实施例本发明已经被描述。本领域技术人员可以理解的是在没有背离本发明的精神的情况下可以做出各种修改。且前面详细的描述以及附图应所述理解为是为了清楚的阐述发明,而不是作为本发明的限制。
Claims (18)
1.一种滤波器,用以接收一输入信号且根据所述输入信号来产生一输出信号,包括:
一第一输入电路,用于提供一第一常规路径给所述输入信号,以产生一第一常规信号;
一第一高通电路,用于提供一第一高通路径给所述输入信号,以产生一第一高通信号;以及
一运算电路,具有一第一输入端以及一第二输入端,所述第二输入端的极性相反于所述第一输入端的极性;
其中,所述运算电路通过所述第一输入端接收所述第一常规信号且通过所述第二输入端接收所述第一高通信号,从而对所述第一常规信号以及所述第一高通信号执行一减法操作以完成一低通滤波操作,藉此产生所述输出信号。
2.如权利要求1所述的滤波器,更包括:
一第二输入电路,用于提供一第二常规路径给所述输入信号,以产生一第二常规信号;以及
一第二高通电路,用于提供一第二高通路径给所述输入信号,以产生一第二高通信号;
其中,所述运算电路通过所述第二输入端接收所述第二常规信号且通过所述第一输入端接收所述第二高通信号,从而对所述第二常规信号以及所述第二高通信号执行所述减法操作以完成所述低通滤波操作,藉此产生所述输出信号。
3.如权利要求2所述的滤波器,其特征在于,所述第二输入电路包括一第一电阻器,且所述第一电阻器具有接收所述输入信号的第一端以及耦接所述运算放大器之所述第二输入端的第二端;以及
所述第二高通电路包括一第二电阻器以及一第一电容器,且所述第二电阻器以及所述第一电容器串联于所述第一电阻器的第一端与所述运算电路的所述第一输入端之间。
4.如权利要求2所述的滤波器,更包括:
一积分电路,耦接所述第一与第二输入电路以及所述第一与第二高通电路,用于接收一前端信号且根据所述前端信号来产生所述输入信号。
5.如权利要求4所述的滤波器,其特征在于,所述积分电路包括:
一第一运算放大器,具有正输入端、负输入端、耦接所述第二输入电路以及所述第二高通电路的正输出端、以及耦接所述第一输入电路以及所述第一高通电路的负输出端;
一第一电阻器,具有第一端以及第二端,所述第一电阻器之第二端耦接所述第一运算放大器的正输入端;
一第一电容器,耦接于所述第一运算放大器的正输入端与负输出端之间;
一第二电阻器,具有第一端以及第二端,所述第二电阻器之第二端耦接所述第一运算放大器的负输入端;以及
一第二电容器,耦接于所述第一运算放大器的负输入端与正输出端之间;
其中,所述第一与第二电阻器的第一端接收所述前端信号,且所述输入信号产生于所述第一运算放大器的正输出端与负输出端之间;
其中,所述运算电路更包括一第一输出端以及一第二输出端,所述第一输出端的极性相反于所述第一输入端的极性,且所述第二输出端的极性相反于第二输入端的极性;以及
其中,所述滤波器更包括一第三电阻器以及第四电阻器,所述第三电阻器耦接于第一运算放大器的正输入端与所述运算电路的所述第一输出端之间,且所述第四电阻器耦接于第一运算放大器的负输入端与所述运算电路的所述第二输出端之间。
6.如权利要求1所述的滤波器,其特征在于,所述运算电路包括:
一第一运算放大器,具有耦接所述运算电路之所述第一输入端的正输入端、耦接所述运算电路之第二输入端的负输入端、正输出端、以及负输出端;以及
一第一反馈电路,耦接于所述第一运算放大器的正输入端与负输出端之间;
其中,所述输出信号产生于所述第一运算放大器之正输出端与负输出端之间。
7.如权利要求6所述的滤波器,其特征在于,所述第一反馈电路包括一第一电阻器以及一第一电容器,且所述第一电阻器以及所述第一电容器并联于所述第一运算放大器之正输入端与负输出端之间。
8.如权利要求6所述的滤波器,其特征在于,所述第一反馈电路包括一第一电容器,且所述电容器耦接于所述第一运算放大器的正输入端与负输出端之间。
9.如权利要求6所述的滤波器,更包括:
一滤波电路,耦接所述第一运算放大器的正输出端以及负输出端,用于接收所述输出信号且根据所述输出信号来产生一后端信号。
10.如权利要求9所述的滤波器,其特征在于,所述滤波电路包括:
一第二运算放大器,具有正输入端、负输入端、正输出端、以及负输出端;
一第一电阻器,具有耦接所述第一运算放大器之负输出端的第一端,以及耦接所述第二运算放大器之正输入端的第二端;
一第二电阻器以及一第一电容器,并联于所述第二运算放大器的正输入端与负输出端之间;
一第三电阻器,具有耦接所述第一运算放大器之正输出端的第一端,以及耦接所述第二运算放大器之负输入端的第二端;以及
一第四电阻器以及一第二电容器,并联于所述第二运算放大器的负输入端与正输出端之间;
其中,所述第一与第三电阻器的第一端接收所述输出信号,且所述后端信号产生于所述第二运算放大器的正输入端与负输出端之间;以及
其中,所述滤波器更包括一第五电阻器以及第六电阻器,所述第五电阻器耦接于第一运算放大器的正输入端与所述第二运算放大器的负输出端之间,且所述第六电阻器耦接于第一运算放大器的负输入端与所述第二运算电路的正输出端之间。
11.如权利要求1所述的滤波器,其特征在于,所述第一输入电路包括一第一电阻器,且所述第一电阻器具有接收所述输入信号的第一端以及耦接所述运算放大器之所述第一输入端的第二端;以及
所述第一高通电路包括一第二电阻器以及一第一电容器,且所述第二电阻器以及所述第一电容器串联于所述第一电阻器的第一端与所述运算电路的所述第二输入端之间。
12.如权利要求3或11所述的滤波器,其特征在于,所述第一电阻器的电阻值等于所述第二电阻器的电阻值。
13.如权利要求1所述的滤波器,其特征在于,所述运算电路包括:
一第一运算放大器,具有耦接一参考接地的正输入端、耦接所述运算电路之所述第一输入端的负输入端、以及输出端;
一第一电阻器以及一第一电容器,并联于所述第一运算放大器的负输入端与输出端之间;
一第二电阻器,具有第一端以及第二端,所述第二电阻器的第一端耦接所述第一运算放电器之输出端;
一第二运算放大器,具有耦接所述参考接地的正输入端、耦接所述第二电阻器之第二端的负输入端、以及输出端;
一第三电阻器,具有耦接所述运算电路之所述第二输入端的第一端以及耦接所述第二运算放大器之正输入端的第二端;
一第四电阻器,耦接于所述第二运算放大器的负输入端与输出端之间;以及
一第五电阻器,耦接于所述第二运算放大器的正输入端与参考接地之间;
其中,所述输出信号产生于所述第二运算放大器的输出端。
14.如权利要求13所述的滤波器,其特征在于,所述第一输入电路包括一第六电阻器,且所述第六电阻器具有接收所述输入信号的第一端以及耦接所述第一运算放大器之负输入端的第二端;以及
所述第一高通电路包括一第七电阻器以及一第二电容器,且所述第七电阻器以及所述第二电容器串联于所述第六电阻器的第一端与所述第三电阻器的第一端之间。
15.一种滤波器,用以在一第一差分节点以及一第二差分节点上接收一输入信号,且根据所述输入信号产生一输出信号,包括:
一运算放大器,具有正输入端、负输入端、正输出端、以及负输出端;
一第一输入电路,耦接于所述滤波器的所述第一差分节点与所述运算放大器的正输入端之间,提供一第一常规路径给所述输入信号以产生一第一常规信号;
一第一高通电路,耦接于所述滤波器的所述第一差分节点与所述运算放大器的负输入端之间,提供一第一高通路径给所述输入信号以产生一第一高通信号;
一第二输入电路,耦接于所述滤波器的所述第二差分节点与所述运算放大器的负输入端之间,提供一第二常规路径给所述输入信号以产生一第二常规信号;
一第二高通电路,耦接于所述滤波器的所述第二差分节点与所述运算放大器的正输入端之间,提供一第二高通路径给所述输入信号以产生一第二高通信号;
一第一反馈电路,耦接于所述运算放大器的正输入端与负输出端之间;以及
一第二反馈电路,耦接于所述运算放大器的负输入端与正输出端之间。
16.如权利要求15所述的滤波器,其特征在于,所述第一高通电路耦接至所述运算放大器的负输入端时,所述第一输入电路耦接至运算放大器的正输入端,且所述第二高通电路耦接至所述运算放大器的正输入端时,所述第二输入电路耦接至运算放大器的负输入端,从而引导出一额外的极点。
17.如权利要求15所述的滤波器,其特征在于,所述第一高通电路包括相互串联的一第一电阻器以及一第一电容器,所述第二高通电路包括相互串联的一第二电阻器以及一第二电容器,所述第一输入电路包括一第三电阻器,以及所述第二输入电路包括一第四电阻器。
18.如权利要求17所述的滤波器,其特征在于,所述第一、第二、第三、以及第四电阻器的电阻值实质上相等。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261596854P | 2012-02-09 | 2012-02-09 | |
US61/596,854 | 2012-02-09 | ||
US13/758,028 | 2013-02-04 | ||
US13/758,028 US8810308B2 (en) | 2012-02-09 | 2013-02-04 | Filters with order enhancement |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103248336A true CN103248336A (zh) | 2013-08-14 |
CN103248336B CN103248336B (zh) | 2016-04-06 |
Family
ID=48927593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310049064.6A Active CN103248336B (zh) | 2012-02-09 | 2013-02-07 | 滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103248336B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104518752A (zh) * | 2013-09-27 | 2015-04-15 | 联发科技股份有限公司 | 滤波器 |
CN107196625A (zh) * | 2017-07-03 | 2017-09-22 | 江西联智集成电路有限公司 | 积分器、滤波器以及积分方法 |
CN109314505A (zh) * | 2015-11-23 | 2019-02-05 | 安乐泰克有限公司 | 可变滤波器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4253069A (en) * | 1978-03-31 | 1981-02-24 | Siemens Aktiengesellschaft | Filter circuit having a biquadratic transfer function |
CN1214572A (zh) * | 1997-09-09 | 1999-04-21 | 日本电气株式会社 | 具有加法效应的低通滤波器 |
US20050077955A1 (en) * | 2002-05-22 | 2005-04-14 | Shiro Dosho | Low-pass filter for a pll, phase-locked loop and semiconductor integrated circuit |
-
2013
- 2013-02-07 CN CN201310049064.6A patent/CN103248336B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4253069A (en) * | 1978-03-31 | 1981-02-24 | Siemens Aktiengesellschaft | Filter circuit having a biquadratic transfer function |
CN1214572A (zh) * | 1997-09-09 | 1999-04-21 | 日本电气株式会社 | 具有加法效应的低通滤波器 |
US20050077955A1 (en) * | 2002-05-22 | 2005-04-14 | Shiro Dosho | Low-pass filter for a pll, phase-locked loop and semiconductor integrated circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104518752A (zh) * | 2013-09-27 | 2015-04-15 | 联发科技股份有限公司 | 滤波器 |
CN104518752B (zh) * | 2013-09-27 | 2018-04-27 | 联发科技股份有限公司 | 滤波器 |
CN109314505A (zh) * | 2015-11-23 | 2019-02-05 | 安乐泰克有限公司 | 可变滤波器 |
CN109314505B (zh) * | 2015-11-23 | 2022-08-05 | 安乐泰克有限公司 | 可变滤波器 |
CN107196625A (zh) * | 2017-07-03 | 2017-09-22 | 江西联智集成电路有限公司 | 积分器、滤波器以及积分方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103248336B (zh) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2883306B1 (en) | Device for negative group delay | |
CN103248336B (zh) | 滤波器 | |
US9484871B1 (en) | Complex bandpass filter having a transfer function with two poles | |
EP0421530A1 (en) | Balanced filter circuit | |
US5408422A (en) | Multiplication circuit capable of directly multiplying digital data with analog data | |
CN101527693A (zh) | 差分传输线阻抗匹配及偏置补偿装置和方法 | |
CN103825604A (zh) | 用于自适应接收器延迟均衡化的设备和方法 | |
CN207650258U (zh) | 一种用于太阳能充电控制系统的数据采集电路 | |
CN103457623A (zh) | 一种零中频直流对消的电路及方法 | |
CN105634677B (zh) | 一种以太网传输电路 | |
JP2011142373A5 (zh) | ||
Gupta et al. | New OTRA-based generalized impedance simulator | |
CN108336998A (zh) | 模数转换装置与模数转换方法 | |
US8810308B2 (en) | Filters with order enhancement | |
US20080074195A1 (en) | Adaptive tuning circuit to maximize output signal amplitude for an amplifier | |
CN101997514A (zh) | 一种有源高通滤波器放大电路 | |
CN209086910U (zh) | 一种基于片外电压的芯片控制字产生电路 | |
CN207732737U (zh) | 一种用于航空监测的多路功分器装置 | |
CN202818477U (zh) | 应用于有线电视放大器的均衡器 | |
CN206041472U (zh) | 双向变换器的保护电路和带储电功能的用电系统 | |
US2710944A (en) | Interstage coupling network | |
CN220342306U (zh) | 一种双通道if采样电路 | |
CN106415920A (zh) | 移相电路 | |
CN105472275A (zh) | 信号分离电路及前端电路 | |
CN110661500A (zh) | 一种跨阻放大器、芯片和通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |