CN103187983A - 半开环控制的lin发射机 - Google Patents

Abstract

本发明涉及半开环控制的LIN发射机。提供一种LIN发射机，其包括：电流镜，耦合到发射输出节点；以及控制电路，耦合到发射输入节点，以用于利用各种负载电流控制信号控制电流镜。

Description

半开环控制的LIN发射机

技术领域

本发明涉及发射机，并且更具体地涉及LIN(局域互联网)发射机。

背景技术

在现有技术中，存在三种用于LIN发射机的传统结构：闭环控制的发射机；开环控制的发射机；以及DAC(数模转换器)控制的发射机。

一般而言，现有技术的闭环控制的发射机呈现良好的EMI(电磁干扰)特性，但对RF(射频)具有较差抗扰性。闭环控制的发射机在其设计中使用反馈。然而，作为规则，在LIN发射机的稍后设计中反馈的使用已经被禁止，这是因为反馈的使用可能引起不期望的操作。

开环控制的发射机相比闭环控制的发射机而言具有对RF较好的抗扰性，但具有较差的EMI特性。

DAC控制的发射机是开环发射机的变型。在理论上，可以使得DAC控制的结构对于RF和EMI特性二者都可接受。然而，在实践中，电路复杂度成为问题，并且DAC控制的发射机的实际实现无法可测量地改善性能。

因此，期望的是一种相对简单的LIN发射机设计，其呈现RF和EMI性能的实际改善，以及对于ISO2脉冲和ISO3a脉冲(参见用于定义这些脉冲的ISO 7637标准)具有良好的抗扰性。该抗扰性在现有技术中是不存在的。

发明内容

根据本发明，“半开环控制”的LIN发射机提供相对简单的LIN发射机设计，其具有改善的RF和EMI性能特性，以及对于ISO2脉冲和ISO3a脉冲具有良好的抗扰性。

本发明的LIN发射机包括电流镜，该电流镜包括用于生成第一多个控制信号的多个输入晶体管和耦合到发射机输出节点的输出晶体管；第一多个电流源，耦合到多个输入晶体管；第二多个电流源；第三多个电流源；控制电路，用于接收第一多个控制信号，并用于生成第二多个控制信号和第三多个控制信号；第一开关电路，耦合到第二多个电流源，用于接收第二多个控制信号；以及第二开关电路，耦合到第三多个电流源，用于接收第三多个控制信号。第一多个控制信号包括第一、第二和第三负载电流阈值控制信号以及电流镜电压阈值控制信号。第二多个控制信号包括快速充电控制信号和开始电流限制控制信号。第三多个控制信号包括快速放电控制信号和硬关断控制信号。控制电路接收发射数据输入信号和使能信号。

附图说明

图1是根据本发明的LIN发射机的示意图；

图2是与图1的LIN发射机相关联的逻辑控制电路的示意图；

图3是与图1的LIN发射机相关联的各种波形的时序图；以及

图4是与图1的LIN发射机相关联的各种波形的附加时序图。

具体实施方式

本发明所提出的发射机/驱动器结构在图1(发射机的示意图以及控制电路和开关电路的框图)和图2(图1所示控制电路的逻辑示意图)中呈现。

图1中使用以下简称：

VBAT是用于LIN发射机的电源。

V3V_DRIVER是用于LIN发射机的内部3V电源。

GND_DRIVER是用于参考发射机的接地。

M0是NMOS4晶体管。

NMOS4晶体管具有大的宽长比。

M1至M4是NDMOS65V晶体管。

为了实现良好的EMI性能，当POWER_GATE低于晶体管M6的阈值电压时，必须完成POWER_GATE的操作切换。晶体管M0的检测器的输出称为“VTHL”(低于阈值)。NDMOS晶体管的阈值约为0.86伏，NMOS晶体管的阈值约为0.68伏。

在本发明的设计中，晶体管M1至M5的比率为1∶1∶1∶1∶1。参考电流Iref2至Iref5是不同的，所以可以执行不同的电流比较器操作。为了实现更好的布局匹配，使晶体管M1至M5的比率相同。

在图1的示意图中，晶体管M0具有约30的较高的W/L比。同样在图1中，Iref1＝1.25μA，Iref2＝1.25μA(以检测4mA的Iload)，Iref4＝6.5μA(以检测20mA的Iload)，Iref5＝9.4μA(以检测30mA的Iload)。

C 1是具有约85pF的值的电容器。

C2是具有约6pF的值的、在晶体管M6的栅极和漏极之间的寄生电容器。

SW1至SW6是晶体管开关。

Iref1至Iref10是参考电流源。

ENABLE是用于发射机的使能信号。

VTH30M_DET在Iload＞30mA时为高。

VTH20M_DET在Iload＞20mA时为高。

VTH4M_DET在Iload＞4mA时为高。

VTHL在POWER_GATE高于晶体管M0的阈值时为高。(晶体管M0是具有大宽度的NMOS4，所以VTHL的阈值在晶体管M0的阈值周围。)

NMOS4晶体管的阈值电压(～0.68V)低于NDM0S65V(～0.86V)晶体管的阈值电压。

现在参考图1，LIN发射机包括电流镜，该电流镜包括：用于生成第一多个控制信号(VTH30M_DET，VTH20M_DET，VTH4M_DET和VTHL)的多个输入晶体管(M0，M1，M2，M3，M4，M5)和耦合到发射机输出节点(LIN)的输出晶体管(M6)；耦合到多个输入晶体管的第一多个电流源(Irefl，Iref2，Iref3，Iref4，Iref5)；第二多个电流源(Iref6，Iref7，Iref8)；第三多个电流源(Iref9，Iref10)；控制电路102，用于接收第一多个控制信号并用于生成第二多个控制信号(Fast_charge，start_curlim)和第三多个控制信号(Fast_discharge，hard_switchoff)；第一开关电路104，耦合到第二多个电流源，用于接收第二多个控制信号；以及第二开关电路106，耦合到第三多个电流源，用于接收第三多个控制信号。

VTH30M_DET信号包括第一负载电流阈值控制信号。VTH20M_DET信号包括第二负载电流阈值控制信号。VTH4M_DET信号包括第三负载电流阈值控制信号。VTHL信号包括电流镜电压阈值控制信号。

Fast_charge信号包括快速充电控制信号。start_curlim信号包括开始电流限制信号。Fast_discharge信号包括快速放电控制信号。hard_switchoff信号包括硬关断控制信号。

LIN发射机100接收发射数据输入信号(TXD)和使能信号(ENABLE)。

控制电路102包括多个D型触发器和逻辑门以提供开始电流限制控制信号、快速充电控制信号、硬关断控制信号和快速放电控制信号。

第一开关电路104由反向的发射数据输入信号(nTXD)、快速充电信号和开始电流限制信号进行门控，并且耦合到电流镜的输入节点(POWER GATE)。第一开关电路包括参考电流Iref6，Iref7，Iref8以及对应的开关。开关电流提供所示的Icharge电流。

第二开关电路106由发射数据输入信号(TXD)、快速放电信号和硬关断信号进行门控，并且耦合在电流镜的输入节点(POWERGATE)和接地(GND_DRIVER)之间。第二开关电路包括参考电流Iref9和Iref10以及对应的开关。开关电流提供所示的Idischarge电流。

现在参照图2，示出图1的发射机100的逻辑电路200的进一步细节。

逻辑电路200的第一部分202包括用于接收TXD信号的反相器206和用于接收ENABLE信号的AND门208。D型触发器D1具有用于接收V3V_DRIVER电压的D输入、用于接收VTH20M_DET信号的CLK输入、耦合到门208的输出的CLR输入以及用于提供开始电流限制信号的Q输出。D型触发器D2具有用于接收V3V_DRIVER电压的D输入、用于接收VTHL_DET信号的CLK输入、耦合到门208的输出的CLR输入以及Q输出。NOR门210具有耦合到触发器D2的Q输出的第一输入、用于接收TXD信号的第二输入以及用于提供快速充电信号的输出。

逻辑电路200的第一部分202还包括用于接收ENABLE信号和TXD信号的AND门212。D型触发器D3具有用于接收V3V_DRIVER电压的D输入、用于接收反向的VTHL信号的CLK输入、耦合到门212的输出的CLR输入以及Q输出。D型触发器D4具有用于接收V3V_DRIVER电压的D输入、用于接收反向的VTHL_DET信号的CLK输入、耦合到门212的输出的CLR输入以及Q输出。OR门216具有耦合到触发器D3的Q输出的第一输入、用于接收强制关断信号的第二输入以及用于提供硬关断信号的输出。NOR门214具有耦合到触发器D4的Q输出的第一输入、用于接收TXD信号的第二输入以及用于提供快速放电信号的输出。

逻辑电路200的第二部分204包括：延迟元件218，具有用于接收TXD信号的输入，用于提供约9微秒的延迟；反相器220，耦合到延迟元件218的输出；以及AND门222，具有耦合到反相器220的输出的第一输入、用于接收TXD信号的第二输入和用于提供检测关断信号的输出。逻辑电路200的第二部分还包括OR门224，该OR门224具有用于接收反向的发射信号nTXD的第一输入和耦合到门222的输出的第二输入。NOR门226和NOR门228是交叉耦合的并且具有耦合到门224的输出的第一输入和用于接收VTH4M_DET信号的第二输入。AND门230具有耦合到门226的输出的第一输入、用于接收TXD信号的第二输入、用于接收ENABLE信号的第三输入以及用于提供强制关断信号的输出。

图3示出了与图1和图2的电路相关联的控制信号和关键信号的波形表示。

在电流检测的情况下，将充电电流和放电电流划分成若干分段，并且通过检测器自调整定时。

TXD从1＝＞0，POWER_GATE从0V上升，

1)当POWER_GATE低于M0的nmos4的阈值(现在Iload＝0mA)时，大的充电电流将对POWER_GATE快速充电。

2)当POWER_GATE高于M0的nmos4的阈值并且Iload＜20mA时，小的充电电流将对LIN总线线路的下降沿整形。

3)当Iload＞20mA时，充电电流增加到刚好满足电流限制。

TXD从0＝＞1，POWER_GATE下降到0V。

1)当30mA＜Iload＜132mA时，大的放电电流将对POWER_GATE快速放电。

2)当POWER_GATE高于M0的nmos4的阈值并且Iload＜30mA时，小的充电电流将对LIN总线线路的上升沿整形。

3)当POWER_GATE低于M0的nmos4的阈值(Iload＝0mA)时，低电阻开关将使POWER_GATE截止为接地。

在逻辑控制电路200中，将检测信号发送到D触发器以避免RF或ISO脉冲注入的情况中的噪声干扰。负载检测决定Icharge/Idischarge的值，但决不会改变Icharge/Idischarge的向上或向下的方向并且决不会使Icharge/Idischarge接通/关断。在实现方案中，Icharge电流从快速充电变为慢速充电、然后变为电流限制，并且决不会变成相反方向。Idischarge电流的转变类似，即从快速放电进到慢速放电、然后进到硬关断，并且决不会进行到相反方向。转变的定向性由逻辑控制提供并且对于抗干扰性是重要的。仅TXD信号决定Icharge和Idischarge的通/断状态。这种操作方法就是将本发明的发射机称为“半开环控制的发射机”的原因。

在电流分段的帮助下，输出电流镜的比率不如开环结构中那样大。在开环控制结构中，比率等于9000∶1并且电流限制为～80mA。在半开环控制结构中，比率等于2200∶1，并且电流限制不再受功率NDMOS的尺寸的限制，且典型地设置为132mA。

当RF注入到LIN总线时，由于RF信号导致POWER_GATE变得非常嘈杂。电流检测器的输出被POWER_GATE节点的噪声多次触发。在包含了D触发器的情况下，第一触发将被记录，随后的触发信号将被忽略。

现在说明在M6的功率NDMOS的栅极和漏极之间的寄生电容器在RF注入以及TXD 0-＞1和TXD 1-＞0情况中的作用。尽管降级的镜比率(1∶2200)也使功率NDMOS的栅极和漏极之间的寄生电容器降级，但这类似于开环控制的发射机。在开环结构中，镜比率为1∶9000或更大。

1)当TXD从1变为0时，POWER_GATE往往为高而将LIN总线线路下拉，这往往较早地激活“Start_curlim”并且对于RF抗扰性是有好处的。理论上，这比开环控制结构和DAC控制结构更好，并且仿真结构支持该分析。

2)当TXD从0变为1时，将发生两种可能性。

·第一种可能性是，VTHL检测器可能被耦合的POWER_GATE的噪声较早地触发，这对于RF抗扰性是有好处的。

·另一种可能性是，半开环控制的发射机可能运行到如在开环控制的发射机中发生的关断问题中。POWER_GATE可能停留在稳定电平并且决不会下降到低于M0的阈值来使POWER_GATE关断，并且“硬关断”将决不会由Iload触发。命名为“强制关断功能”的新功能被设计为借助于负载检测器来解决该问题。

先前已经描述了用于“强制关断功能”的电路204。图4示出了对应的信号波形。

现在参照图4，具有典型宽度＝9μs的窗口(det_switchoff)将检测在4mA的Iload的值(12V系统要求对于RF的抗扰性。对于VBAT＝12～14V情况下的Iload＝4mA，LIN电平高得足以使RX比较器的输出为高)。

对于正常工作和EMI测试的未受干扰情况，VTH4M_DET＝1仅在窗口内检测到并且将不会触发forced_switchoff。但在RF情况中，POWER_GATE充电为高；如果VTH4M_DET＝1(无论摇摆值或稳定值)在窗口外检测到，则“forced_switchoff”的信号将从0激活到1。为了抵抗由于RF干扰造成的“forced_switchoff”的摇摆，采用RS触发器。

如图2所示，“forced_switchoff”的信号与“VTHL”的检测器进行OR运算以使功率NDMOS截止。在使用“强制关断功能”的情况下，不再存在RF抗扰性和EMI性能之间的折衷。

在正常操作模式中，在没有任何外部干扰的情况下，当POWER_GATE被放电到低于晶体管M0的阈值时，VTHL的检测器从高跳变到低。利用D触发器，提供逻辑信号，该逻辑信号在正常操作条件期间为硬关断信号。然而，在具有RF注入的情况下，POWER_GATE节点可能呈现DC电平。如果POWER_GATE停留在比晶体管M0的阈值电压高的电平处，则可能决不会发生硬关断并且将产生电路故障。

外部上拉电阻器124固定在1千欧姆，并且VBAT在10-14伏的范围内典型地设置为12伏。LIN接收机的阈值为0.45*VBAT至0.55*VBAT。如果LIN总线高于0.55*VBAT，则晶体管M6的Iload应当低于4mA。在电流参考和电容器值的某种匹配的情况下，时隙匹配(time band matching)可以设置为放电时间。在图4中，该时间设置为9μs(这是一个典型值)。

半开环控制的发射机对于ISO2a和ISO3a的正向耦合也具有良好抗扰性(ISO3a为负脉冲。由于它具有过快的下降沿(＜5ns)，所以LIN无法响应ISO3a的下降沿的耦合，但可以响应ISO3a的上升沿)。

当LIN总线线路与正向高峰值耦合时，功率NDMOS的栅极经由在功率NDMOS的栅极和漏极之间的寄生电容器高度耦合，并且“start_curlim”的信号被触发，从而快速下拉LIN总线线路。LIN接收机的输出将不会由高耦合脉冲被错误地触发到高电平脉冲。

根据本发明，LIN发射机的新结构具有良好的EMI特性和对于RF的良好抗扰性二者。其对于ISO2a和ISO3a也具有良好的抗扰性。

本发明的LIN发射机具有现有技术的所有优点，但不呈现现有技术的发射机的任何折衷或缺陷。本发明的电路设计简单且易于控制。

因此，本领域技术人员将明白的是，在不脱离本发明的精神实质和范围的情况下，可以对本发明进行各种修改和变型。因而，只要本发明的修改和变型位于所附权利要求及其等同方案的范围内，本发明就旨在于覆盖这些修改和变型。

Claims (20)

1.一种LIN发射机，包括：

电流镜，包括用于生成第一多个控制信号的多个输入晶体管和耦合到发射机输出节点的输出晶体管；

第一多个电流源，耦合到所述多个输入晶体管；

第二多个电流源；

第三多个电流源；

控制电路，用于接收所述第一多个控制信号，并用于生成第二多个控制信号和第三多个控制信号；

第一开关电路，耦合到所述第二多个电流源，用于接收所述第二多个控制信号；以及

第二开关电路，耦合到所述第三多个电流源，用于接收所述第三多个控制信号。

2.根据权利要求1所述的LIN发射机，其中所述第一多个控制信号包括第一负载电流阈值控制信号。

3.根据权利要求2所述的LIN发射机，其中所述第一多个控制信号包括第二负载电流阈值控制信号。

4.根据权利要求3所述的LIN发射机，其中所述第一多个控制信号包括第三负载电流阈值控制信号。

5.根据权利要求1所述的LIN发射机，其中所述第一多个控制信号包括电流镜电压阈值控制信号。

6.根据权利要求1所述的LIN发射机，其中所述第二多个控制信号包括快速充电控制信号。

7.根据权利要求1所述的LIN发射机，其中所述第二多个控制信号包括开始电流限制控制信号。

8.根据权利要求1所述的LIN发射机，其中所述第三多个控制信号包括快速放电控制信号。

9.根据权利要求1所述的LIN发射机，其中所述第三多个控制信号包括硬关断控制信号。

10.根据权利要求1所述的LIN发射机，其中所述控制电路接收发射数据输入信号。

11.根据权利要求1所述的LIN发射机，其中所述控制电路接收使能信号。

12.根据权利要求1所述的LIN发射机，其中所述控制电路包括多个D型触发器和逻辑门，用以提供开始电流限制控制信号和快速充电控制信号。

13.根据权利要求1所述的LIN发射机，其中所述控制电路包括多个D型触发器和逻辑门，用于提供硬关断控制信号和快速放电控制信号。

14.根据权利要求1所述的LIN发射机，其中所述第一开关电路通过发射数据输入信号进行门控。

15.根据权利要求1所述的LIN发射机，其中所述第一开关电路耦合到所述电流镜的输入节点。

16.根据权利要求1所述的LIN发射机，其中所述第二开关电路通过发射数据输入信号进行门控。

17.根据权利要求1所述的LIN发射机，其中所述第二开关电路耦合到所述电流镜的输入节点。

18.根据权利要求1所述的LIN发射机，还包括耦合在所述电流镜的输入节点与接地之间的电容器。

19.一种LIN发射机，包括：

电流镜，包括用于生成第一多个控制信号的多个输入晶体管和耦合到发射机输出节点的输出晶体管；

多个电流源，耦合到所述多个输入晶体管；

控制电路，用于接收所述第一多个控制信号并用于生成第二多个控制信号；以及

开关电路，耦合到所述电流镜，用于接收所述第二多个控制信号。

20.一种LIN发射机，包括：

电流镜，耦合到发射输出节点；以及

控制电路，耦合到发射输入节点，用于利用多个负载电流控制信号控制所述电流镜。

Images