CN103186681A - 集成电路封装的电、热特性协同设计方法与流程 - Google Patents

集成电路封装的电、热特性协同设计方法与流程 Download PDF

Info

Publication number
CN103186681A
CN103186681A CN2011104496746A CN201110449674A CN103186681A CN 103186681 A CN103186681 A CN 103186681A CN 2011104496746 A CN2011104496746 A CN 2011104496746A CN 201110449674 A CN201110449674 A CN 201110449674A CN 103186681 A CN103186681 A CN 103186681A
Authority
CN
China
Prior art keywords
design
integrated circuit
package
encapsulation
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104496746A
Other languages
English (en)
Inventor
刘少龙
程玉华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Research Institute of Microelectronics of Peking University
Original Assignee
Shanghai Research Institute of Microelectronics of Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Research Institute of Microelectronics of Peking University filed Critical Shanghai Research Institute of Microelectronics of Peking University
Priority to CN2011104496746A priority Critical patent/CN103186681A/zh
Publication of CN103186681A publication Critical patent/CN103186681A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路封装的电、热特性协同设计方法与流程。其特征在于在设计阶段充分考虑封装设计的热、电学特性对集成电路性能的影响，同时与核心的集成电路设计进行协同优化，可以根据成本和实现复杂度等因素从封装设计和电路设计两方面优化系统性能，提高封装设计的灵活性。设计方法及流程主要包括封装的物理设计，电学参数提取，热学参数提取，集成电路设计，考虑封装和集成电路的混合模式仿真，输出满足设计要求的集成电路设计及封装的物理设计。

Description

集成电路封装的电、热特性协同设计方法与流程
技术领域
本发明涉及用于电子电路的封装设计，以及电子电路、封装的自动化设计和计算机辅助设计。
背景技术
随着电子技术和集成电路技术的不断进步，数字系统的时钟速率越来越高，信号边缘速率越来越快，从电气性能角度看，高速信号间的互联不再是畅通和透明的，高速PCB的导线互联和板层特性对系统的影响已不能被简单忽略。封装互连中有金线，基板的金属线，过孔和转角，桩线，焊球等，在低频信号中，往往将它们视为简单的传输线。系统工作频率很高时，将器件互连的导线不应再看作一根简单的对信号透明的导线，而是一个有时延和瞬间阻抗分布寄生元件，它会产生延时，引起信号波形失真、干扰等。装寄生效应对高频器件性能的影响越来越明显，为了在高频器件设计中充分考虑寄生参数的影响，需对封装的寄生效应进行模拟，以便保持高频电路封装后信号完整性及电源完整性。具体做法是提取出三维封装结构的RLC参数和高频下的S参数，分析管壳在封装前后、不同频率、不同封装环境下寄生参数的变化情况，将仿真结果与实验结果进行对比，为设计人员设计产品提供依据。如何处理由高速信号连线引起的反射、串扰、开关噪声等信号完整性问题，确保信号传输的质量，是一个设计能否成功的关键。一个好的信号完整性设计需要贯穿于整个设计的各个阶段，可以在设计阶段最大化解决潜在的信号完整性问题，在高速系统设计具有指导意义。为了提高电子系统的性能，降低系统价格，增加系统的可靠性，需要将芯片封装在一个尽可能小的空间，而芯片功率不断增加，导致发热量越来越大，使得热学设计不得不面临既要维持高的热产生率又要保持相对低的器件温度这样一个矛盾中。而热分析是对一个具体设计方案的热场行为进行分析和计算，获取温度场分布，再通过分析温度分布场中极值点的情况，反馈到布局布线和热设计过程中，提供具体的改进方案，形成一种设计、分析、再设计、再分析的设计流程。由于引线框架在封装结构中的主要功能是为芯片提供机械支撑载体，并作为导电介质连接IC外部电路，传送电信号，以及与封装材料一起向外散发芯片工作时产生的热量的作用，因此对引线框架选用材料的热传导率、强度、硬度有着特殊的要求，以增强可靠性和散热性能。
发明内容
本发明提供了一种本发明提供了一种集成电路封装电学、热学特性协同设计方法及流程。在设计阶段充分考虑封装的电、热特性的影响，并从电路和封装两个设计自由度优化系统性能，提高设计的灵活性和产品的一次性设计成功率。
本发明提供了一种集成电路封装电学、热学特性协同设计方法及流程，包括：
封装的物理设计，电学参数提取，热学参数提取，集成电路设计，考虑封装和集成电路的混合模式仿真，输出满足设计要求的集成电路设计及封装的物理设计。
本发明提供了一种电子产品封装电学建模方法及流程，包括：
电学参数提取模块，电学参数自动优化模块；
电学参数自动优化模块调用力学参数提取模块生成的数据进行力学参数优化。
本发明提供了一种对封装设计的热学参数提取流程。包括：
基于主流封装设计工具生成的原始封装文件进热特性的自动提取，并转换成对应的电学参数，并进行适合电学仿真的参数转换。
本发明提供了一种对封装设计的热学参数提取流程。包括：考虑集成电路设计、封装电学、热学特性提取结果的混合模式的仿真方法，包括自动的输入数据的装载接口和自动输出满足要求的电路设计、封装文件。
附图说明
图1是传统的考虑电路设计和封装设计的电子产品设计流程示意图。
图2是一种新型集成电路封装的电学、热学特性协同设计方法与流程示意图。
具体实施方式
下面结合附图，用具体实例对本发明一种集成电路封装的电学、热学特性协同设计方法与流程进行详细的说明。
本实例提供了一种集成电路封装的电学、热学特性协同设计方法与流程，图2是是本发明的实现示意图，包括001封装设计指标的读入，002集成电路指标的读入，003根据指标完成封装的物理设计，004根据指标完成集成电路的设计，005对物理封装设计的电学参数提取，006对物理封装设计的 热学参数提取，007对封装设计提取结果、电路设计结果进行混合模式的仿真、验证，008输出满足产品要求的封装、电路设计结果。
步骤001，读取产品封装的设计指标；
步骤002，读取集成电路的设计指标；
步骤003，根据封装设计的指标在主流的封装设计平台完成对封装的物理设计，输出设计文件；
步骤004，根据电路设计的指标在主流的电路设计平台完成对电路设计，输出设计文件；
步骤005，封装设计电学参数提取模块对转化后的封装设计文件进行电学参数提取；
步骤006，热学参数提取模块对转化后的封装设计文件进行热学参数提取，并完成热学参数对可仿真的模型的转换；
步骤007，将集成电路设计结果及提取的电、热特性参数进行混合模式的仿真、验证；
步骤008，输出满足要求的封装设计、电路设计文件。

Claims (6)

1.一种集成电路封装的电、热特性协同设计方法与流程，包括：封装的物理设计，电学参数提取，热学参数提取，集成电路设计，考虑封装和集成电路的混合模式仿真，输出满足设计要求的集成电路设计及封装的物理设计。
2.如权利要求1所述的对封装设计的电学参数提取流程，其特征在于，基于主流封装设计工具生成的原始封装文件进行热特性的自动提取，并转换成对应的电学参数。
3.如权利要求1所述的对封装设计的热学参数提取流程，其特征在于，基于主流封装设计工具生成的原始封装文件进热特性的自动提取，并转换成对应的电学参数。
4.如权利要求1所述的混合模式仿真方法，其特征在将集成电路设计结果及提取的电、热特性参数进行混合模式的仿真。
5.如权利要求1所述的混合模式仿真方法数据读取接口，其特征在于，可对将集成电路设计、封装设计的电、热特性提取结果实时装载到混合仿真平台。
6.如权利要求1所述的输出封装和电路的设计文件，其特征在于，自动输出满足设计要求（优化后）的设计文件。
CN2011104496746A 2011-12-29 2011-12-29 集成电路封装的电、热特性协同设计方法与流程 Pending CN103186681A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104496746A CN103186681A (zh) 2011-12-29 2011-12-29 集成电路封装的电、热特性协同设计方法与流程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104496746A CN103186681A (zh) 2011-12-29 2011-12-29 集成电路封装的电、热特性协同设计方法与流程

Publications (1)

Publication Number Publication Date
CN103186681A true CN103186681A (zh) 2013-07-03

Family

ID=48677848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104496746A Pending CN103186681A (zh) 2011-12-29 2011-12-29 集成电路封装的电、热特性协同设计方法与流程

Country Status (1)

Country Link
CN (1) CN103186681A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632964A (zh) * 2016-03-23 2016-06-01 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN105740589A (zh) * 2016-03-23 2016-07-06 福州瑞芯微电子股份有限公司 芯片散热和封装的自动判决装置和方法
CN106815389A (zh) * 2015-11-30 2017-06-09 财团法人工业技术研究院 温度仿真的装置和方法
CN107609224A (zh) * 2017-08-18 2018-01-19 郑州云海信息技术有限公司 一种在链路仿真中引入电源干扰的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106815389A (zh) * 2015-11-30 2017-06-09 财团法人工业技术研究院 温度仿真的装置和方法
CN105632964A (zh) * 2016-03-23 2016-06-01 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN105740589A (zh) * 2016-03-23 2016-07-06 福州瑞芯微电子股份有限公司 芯片散热和封装的自动判决装置和方法
CN105632964B (zh) * 2016-03-23 2018-01-26 福州瑞芯微电子股份有限公司 芯片自动封装分析决策平台及分析决策方法
CN105740589B (zh) * 2016-03-23 2018-09-28 福州瑞芯微电子股份有限公司 芯片散热和封装的自动判决装置和方法
CN107609224A (zh) * 2017-08-18 2018-01-19 郑州云海信息技术有限公司 一种在链路仿真中引入电源干扰的方法

Similar Documents

Publication Publication Date Title
US6212490B1 (en) Hybrid circuit model simulator for accurate timing and noise analysis
CN1934571B (zh) 用于集成电路设计和制造的方法和架构
US6782347B2 (en) Method for optimizing electromagnetic interference and method for analyzing the electromagnetic interference
CN103186681A (zh) 集成电路封装的电、热特性协同设计方法与流程
CN105138769B (zh) 一种用于可编程电路的时序模型生成方法及装置
CN100485695C (zh) 基于ic-封装-pcb协同设计的pi解决方法
JP4021900B2 (ja) Ｌｓｉの設計支援方法
CN102495356B (zh) 扫描链异步复位寄存器复位端口处理方法
CN108268687A (zh) 一种三维电磁场参数化仿真模型的创建方法
CN108920825A (zh) 一种基于IP核的SoC可视化设计方法
CN103186682A (zh) 应用于电子产品封装设计的电、热以及力学集成设计环境
JP2002164434A (ja) 不要輻射解析方法および不要輻射解析装置
CN113128161A (zh) 一种集成电路封装的电、热特性协同设计方法与流程
CN102270248B (zh) 通用spice等效电路仿真系统及方法
CN109145330A (zh) 电子封装的电、热特性协同设计方法
Li SiP System-in-Package Design and Simulation: Mentor EE Flow Advanced Design Guide
CN109145332A (zh) 电子产品封装的电、热及力学特性的协同环境
CN103186683A (zh) 集成电路封装设计的电、热以及力学特性的建模方法
CN113128166A (zh) 一种新型电子产品封装的电、热及力学特性的协同环境
CN107292066A (zh) 一种基于ads和hspice的加密混合模型si仿真方法
CN109885850B (zh) 一种局部寄存器的生成方法及生成系统
CN113128167A (zh) 一种带宽可调的多矢量误差放大器
Li 3D SiP Simulation Technology and Application
US8370777B2 (en) Method of generating a leadframe IC package model, a leadframe modeler and an IC design system
Semba et al. Study on an RTL conversion method from pipelined synchronous RTL models into asynchronous RTL models

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130703