CN103177479A - 一种路侧设备和路侧设备中的数据处理方法 - Google Patents

Abstract

本申请提供了一种路侧设备和路测设备中的数据处理方法，其中的路测设备具体包括CPU、射频模块和天线，射频模块包括接收模块和发射模块，天线进一步包括接收天线和发射天线，路侧设备还包括：集成电路芯片，连接在CPU与射频模块之间，包括发送处理模块和接收处理模块；其中，车载设备返回的数据依次经接收天线和接收模块进入所述接收处理模块进行接收处理，由所述接收处理模块将接收处理后的数据输出至CPU；来自CPU的数据进入所述发送处理模块进行发送处理，所述发送处理模块输出的发送处理后的数据依次经所述发射模块和发射天线发射至所述车载设备。本申请能够避免交易过程中数据的丢失，降低和节省交易时间，从而提高交易效率。

Description

一种路侧设备和路侧设备中的数据处理方法

技术领域

本申请涉及智能交通技术领域，特别是涉及一种路侧设备和一种路侧设备中的数据处理方法。

背景技术

ETC(电子不停车收费，Electronic Toll Collection System)系统是采用DSRC(专用短程无线通信，Dedicated Short-Range Communication)技术来完成整个收费过程，允许车辆在整个收费过程中保持行驶状态而不用停车。为此它需要在收费站安装RSU(路侧设备，Road-Side Unit)，在行驶车辆上安装OBU(车载设备，On Board Unit)，采用DSRC技术完成RSU与OBU之间的通信。

RSU通常架设在收费站匝道上方的龙门架上，装有OBU的车辆以正常行驶速度通过收费站，RSU和OBU双方通过波束天线发射和接收微波信号，从而进行消费扣款。每个ETC车道上方安装一个RSU，RSU通过波束天线保证本车道路面的有效覆盖。

参照图1，示出了现有技术一种RSU的结构示意图，其中，通信模块负责与上位机的数据交流；读卡模块负责读取卡里的数据；射频模块中的发射模块和接收模块分别负责将数据发送出去以及接收OBU的数据，该射频模块通过一个开关与天线连接；CPU负责所有的控制及数据处理。

因为在同一时刻开关只能打向接收模块和发送模块中的一者，所以，现有技术中RSU在发送数据的同时不能接收数据。通常，其在发送模块发送完数据后将开关打向接收模块，进行一段时间的等待以接收数据，如果没有接收到数据则再次发送数据。上述等待时间由RSU设置，如果等待时间过短则可能在OBU返回数据时RSU已切换到发送模式，导致数据丢失；如果等待时间过长，则可能这段时间内没有等到OBU返回的数据，导致交易时间的增加和浪费。

例如，RSU设置的每次发送数据的等待时间为10ms，假设在RSU当前次发送数据3ms后车辆的OBU才进入交易区域，也即，RSU当前次发送的数据并未被OBU收到，这样，需要再过7ms，OBU才能收到RSU下次发送的数据，而7ms纯粹是浪费的交易时间。

总之，需要本领域技术人员迫切解决的一个技术问题就是：如何能够避免交易过程中数据的丢失，以及，降低和节省交易时间，从而提高交易效率。

发明内容

本申请所要解决的技术问题是提供一种路侧设备和路侧设备中的数据处理方法，能够避免交易过程中数据的丢失，以及，降低和节省交易时间，从而提高交易效率。

为了解决上述问题，本申请公开了一种路侧设备，包括CPU、射频模块和天线，所述射频模块包括接收模块和发射模块，所述天线进一步包括接收天线和发射天线，所述路侧设备还包括：

集成电路芯片，连接在CPU与所述射频模块之间，包括发送处理模块和接收处理模块；其中，

车载设备返回的数据依次经所述接收天线和接收模块进入所述接收处理模块进行接收处理，由所述接收处理模块将接收处理后的数据输出至CPU；来自CPU的数据进入所述发送处理模块进行发送处理，所述发送处理模块输出的发送处理后的数据依次经所述发射模块和发射天线发射至所述车载设备。

优选的，所述接收处理模块包括：

数据接收子模块，用于接收来自所述接收模块的数据；

确定子模块，用于根据该数据的前导码，确定该数据是否为所述车载设备返回的数据；及

解码子模块，用于在确定该数据为所述车载设备返回的数据时，对该数据进行解码，并将解码后的数据输出至CPU。

优选的，所述解码子模块包括：

时钟提取单元，用于在确定该数据为所述车载设备返回的数据时，提取该数据的时钟；及

解码单元，用于依据提取的时钟，对该数据进行解码，并将解码后的数据输出至CPU。

优选的，所述时钟提取单元，包括：

计时信号产生子单元，用于在确定该数据为所述车载设备返回的数据后，如果在该数据中检测到数据电平的转换，则产生计时信号；所述数据电平的转换包括数据从高电平到低电平的转换或者数据从低电平到高电平的转换；

计时器，用于在所述计时信号产生时，清零并开始计时；及

时钟电平控制子单元，用于在计时到达预置时间时，进行时钟电平的转换，以及，当在该数据中检测到数据电平的转换时，将时钟电平置零；所述时钟电平的转换包括时钟从高电平到低电平的转换或者时钟从低电平到高电平的转换。

优选的，所述集成电路芯片还包括：

中断模块，用于在确定该数据为所述车载设备返回的数据时，控制所述发送处理模块中断工作；

恢复模块，用于在所述解码子模块完成对该数据的解码并将解码后的数据输出至CPU后，以及，未确定该数据为所述车载设备返回的数据时，控制所述发送处理模块恢复工作。

优选的，所述集成电路芯片为现场可编程门阵列的芯片。

另一方面，本申请还公开了一种路侧设备中的数据处理方法，包括：

接收模块通过接收天线接收车载设备返回的数据，采用集成电路芯片对所述接收模块输出的数据进行接收处理，并将接收处理后的数据输出至CPU；

采用集成电路芯片对来自CPU的数据进行发送处理，发送处理后的数据依次经所述发射模块和发射天线发射至所述车载设备。

优选的，所述对所述接收模块输出的数据进行接收处理的步骤，包括：

接收来自所述接收模块的数据；

根据该数据的前导码，确定该数据是否为所述车载设备返回的数据；及

在确定该数据为所述车载设备返回的数据时，对该数据进行解码，并将解码后的数据输出至CPU。

优选的，所述对该数据进行解码的步骤，包括：

在确定该数据为所述车载设备返回的数据时，提取该数据的时钟；

依据提取的时钟，对该数据进行解码，并将解码后的数据输出至CPU。

优选的，所述提取该数据的时钟的步骤，包括：

在确定该数据为所述车载设备返回的数据后，如果在该数据中检测到数据电平的转换，则产生计时信号；所述数据电平的转换包括数据从高电平到低电平的转换或者数据从低电平到高电平的转换；

在所述计时信号产生时，清零并开始计时；

在计时到达预置时间时，进行时钟电平的转换，以及，当在该数据中检测到数据电平的转换时，将时钟电平置零；所述时钟电平的转换包括时钟从高电平到低电平的转换或者时钟从低电平到高电平的转换。

与现有技术相比，本申请具有以下优点：

本申请中接收数据的通道为：OBU返回的数据依次经接收天线和接收模块进入所述接收处理模块进行接收处理，由所述接收处理模块将接收处理后的数据输出至CPU；发送数据的通道为：来自CPU的数据进入所述发送处理模块进行发送处理，所述发送处理模块输出的发送处理后的数据依次经所述发射模块和发射天线发射至OBU；由于接收数据的通道和发送数据的通道是完全独立的，故本申请中RSU在发送数据的同时也能接收数据，这样，在数据处理过程中RSU的发送数据无需间隔，也即可以在发送完一条数据后紧接着发送另外一条数据，则车辆的OBU在进入交易区域后会第一时间收到RSU发出的数据并返回相应的数据；由于RSU并不需要在发送数据的过程中进行等待，因此，相对于现有技术，能够大大降低和节省交易时间，提高交易效率；另一方面，由于本申请接收数据的通道可以一直处于接收数据的状态，这样，OBU返回的数据可以被RSU正常接收到，而不会丢失，因此，本申请还能够避免交易过程中数据的丢失，提高交易效率。

再者，相对于现有技术中CPU对欲发送的数据和接收到的数据进行相应的处理；本申请采用集成电路芯片进行上述数据处理，而集成电路芯片的处理速度较快，能够快速地对数据进行编解码，故能够减轻CPU的工作量，使CPU更快速地进行其它数据处理；因此，本申请采用CPU和集成电路芯片完成原有CPU的工作量，故能够减少交易过程中的数据处理时间，提高交易过程中的数据处理效率，进而提高交易效率。

附图说明

图1是现有技术一种RSU的结构示意图；

图2是本申请一种路侧设备实施例的结构图；

图3是本申请一种FM0与普通平常数据的对比示意图；

图4是本申请一种编码前后的对比示例；

图5是本申请一种用于解码的接收数据的示例；

图6是本申请一种在接收数据的占空比正常的情况下，根据接收数据的上升沿确定时钟的示例；

图7是本申请一种在接收数据的占空比异常的情况下，根据接收数据提取时钟的示例；

图8是本申请一种RSU的结构示意图；

图9是本申请一种路侧设备中的数据处理方法实施例的流程图；

图10是本申请一种在CPU与集成电路芯片之间具有一条传输通道情况下集成电路芯片处理数据的流程图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参照图2，示出了本申请一种路侧设备实施例的结构图，具体可以包括CPU 201、射频模块202和天线203，所述射频模块202进一步包括接收模块221和发射模块222，所述天线203进一步包括接收天线231和发射天线232，所述路侧设备还可以包括：

集成电路芯片204，连接在CPU 201与所述射频模块202之间，其可以进一步包括接收处理模块241和发送处理模块242；其中，

车载设备返回的数据依次经所述接收天线231和接收模块221进入所述接收处理模块241进行接收处理，由所述接收处理模块241将接收处理后的数据输出至CPU 201；来自CPU 201的数据进入所述发送处理模块242进行发送处理，所述发送处理模块242输出的发送处理后的数据依次经所述发射模块222和发射天线232发射至所述车载设备。

相对于现有技术，本申请实施例主要对RSU做了如下改进：

1、相对于现有技术中的一根(个)天线，采用两根(个)天线，具体而言，接收天线将OBU返回的数据输出至接收模块，以及，发射天线将CPU欲发送的数据发送给OBU，以保证接收数据的通道和发送数据的通道的独立性；

2、在CPU与所述射频模块之间加入集成电路芯片，该集成电路芯片中设置有发送处理模块和接收处理模块。

上述改进使得接收数据的通道变为：OBU返回的数据依次经接收天线和接收模块进入所述接收处理模块进行接收处理，由所述接收处理模块将接收处理后的数据输出至CPU；

上述改进使得发送数据的通道变为：来自CPU的数据进入所述发送处理模块进行发送处理，所述发送处理模块输出的发送处理后的数据依次经所述发射模块和发射天线发射至OBU。

本申请中，由于接收数据的通道和发送数据的通道是完全独立的，故本申请实施例中RSU在发送数据的同时也能接收数据，这样，在数据处理过程中RSU的发送数据无需间隔，也即可以在发送完一条数据后紧接着发送另外一条数据，则车辆的OBU在进入交易区域后会第一时间收到RSU发出的数据并返回相应的数据；由于RSU并不需要在发送数据的过程中进行等待，因此，相对于现有技术，能够大大降低和节省交易时间。

另一方面，本申请接收数据的通道可以一直处于接收数据的状态，这样，OBU返回的数据可以被RSU正常接收到，而不会丢失，因此，本申请还能够避免交易过程中数据的丢失。

假设现有技术中RSU设置的每次发送数据的等待时间为10ms，同时假设在RSU当前次发送数据3ms后车辆的OBU才进入交易区域，也即，RSU当前次发送的数据并未被OBU收到，这样，需要再过7ms，OBU才能收到RSU下次发送的数据，而7ms纯粹是浪费的交易时间。

而本申请在数据处理过程中RSU的发送数据无需间隔，也即可以在发送完一条数据后紧接着发送另外一条数据，则车辆的OBU在进入交易区域后会第一时间收到RSU发出的数据并返回相应的数据，这样，能够减少和节省现有技术浪费的7ms的交易时间。

下面详细介绍集成电路芯片204。

由于在ETC系统中每一帧数据由8位0或1的数据构成，因此，CPU201与集成电路芯片204之间可用8条并行的数据线连接，这样，集成电路芯片204就可以收到一帧完整的数据后给传输给CPU，也能够方便CPU的数据处理；集成电路芯片204与射频模块202之间可以采用单条线的串行接口连接。

在实际应用中，发送处理模块242的发送处理主要可以包括接收来自CPU的数据，进行数据转换和编码，并将编码后的数据发送给发射模块222；接收处理模块241一直处于接收数据的状态，其接收处理主要可以包括：从接收模块221接收数据，并在进行解码处理后发送给CPU 201。

编码和解码是ETC系统中规定需要进行的过程。作为数据编码中使用比较广泛的一种编码方式，FM0(双相间隔码编码，Bi-Phase Space)的编解码则是将普通的高低电平代表1和0的数据编码成为FM0，并将接收到的FM0数据进行解码变成高低电平的1和0数据。

参照图3，示出了本申请一种FM0与普通平常数据(Un-Encoded Bits)的对比示意图，其中，0使用一个高低变化的数据，1使用一个不变的数据常高或常低，使用数据的高低变化改变来表示数据每位的变化。

参照图4，示出了本申请一种编码前后的对比示例，例如，发送处理模块242收到CPU的数据为01111001，则编码后的数据图形如图4所示。

参照图5，示出了本申请一种用于解码的接收数据的示例，例如，接收处理模块241从接收模块221接收图5所示的数据，那么，其利用FM0规则解码出来的数据为01001001。

综上，相对于现有技术中CPU 201对欲发送的数据和接收到的数据进行相应的处理；本申请采用集成电路芯片204进行上述数据处理，而集成电路芯片的处理速度较快，能够快速地对数据进行编解码，故能够减轻CPU 201的工作量，使CPU 201更快速地进行其它数据处理；因此，本申请采用CPU201和集成电路芯片204完成原有CPU 201的工作量，故能够减少交易过程中的数据处理时间，提高交易过程中的数据处理效率，进而提高交易效率。

在本申请实施例中，优选的是，所述集成电路芯片可以为FPGA(现场可编程门阵列，Field-Programmable Gate Array)的芯片。因为FPGA的模块化编程可以并行处理接收和发送的数据，且其使用的成本、人力资源都很低，并且在并行处理接收和发送的数据的同时能够对相应数据进行快速的编解码；因此使用FPGA能够很好的控制成本，提高RSU的数据处理速度。当然，除了FPGA的集成电路芯片，本领域技术人员还可以根据需要，采用其它种类的集成电路芯片，如DSP(数字信号处理，Digital Signal Processing)、CPLD(复杂可编程逻辑器件，Complex Programmable Logic Device)等，本申请对具体的集成电路芯片不加以限制。

由于OBU返回的数据通常带有前导码，故在本申请的一种优选实施例中，可以通过判断接收到的数据是否为前导码而确定当前数据是否为OBU返回的数据，相应地，所述接收处理模块241可以进一步包括：

数据接收子模块A1，用于接收来自所述接收模块的数据；

确定子模块A2，用于根据该数据的前导码，确定该数据是否为所述车载设备返回的数据；及

解码子模块A3，用于在确定该数据为所述车载设备返回的数据时，对该数据进行解码，并将解码后的数据输出至CPU。

例如，根据前导码的相关规定，OBU返回的每帧数据的头上都要有16个2us的高低电平，和32个1us的高低电平，那么，在本申请的一种应用示例中，当接收模块221的数据到来时，确定子模块A2可以检测管腿上收到的电平，采用一个固定的时钟判断到来的是否是包含8个高低时间大概在1us的电平，如果有8个高低大概在1us的电平的话，就可以认为符合前导码的相关规定，该帧数据就是OBU返回的数据。

在现行的ETC系统中CPU大多数为ARM(高级精简指令集计算机机器，Advanced RISC Machines)处理器，在实际应用中虽然ARM处理器的晶体速度可以达到很高；但是对于编解码部分来说，其在接收数据后通过固定的时钟来对收到的数据进行探测，进行解码。因为数字电路主要是时序逻辑，其在一个叫时钟信号下指挥同步工作，同步是时钟控制系统中的主要制约条件，这样，在接收数据的占空比较不好的情况下，很容易引起数据信号与时钟信号的不同步，容易出现收错数据和解码错误的情况，从而导致交易过程中数据错误。

针对上述所述解码错误导致收错数据的情形，在本申请的一种优选实施例中，通过提取的时钟进行解码以减少解码的错误率，相应地，所述解码子模块A3可以进一步包括：

时钟提取单元A31，用于在确定该数据为所述车载设备返回的数据时，提取该数据的时钟；及

解码单元A32，用于依据提取的时钟，对该数据进行解码，并将解码后的数据输出至CPU。

在本申请实施例中，所述时钟提取单元A31可以进一步包括：

计时信号产生子单元A311，用于在确定该数据为所述车载设备返回的数据后，如果在该数据中检测到数据电平的转换，则产生计时信号；所述数据电平的转换可以包括数据从高电平到低电平的转换或者数据从低电平到高电平的转换；

计时器A312，用于在所述计时信号产生时，清零并开始计时；及

时钟电平控制子单元A313，用于在计时到达预置时间时，进行时钟电平的转换，以及，当在该数据中检测到数据电平的转换时，将时钟电平置零；所述时钟电平的转换可以包括时钟从高电平到低电平的转换或者时钟从低电平到高电平的转换。

例如，FPGA的集成电路芯片对时钟的判断是边沿触发，当一个管脚上出现高低电平的变化时就能进行触发。参照图6，示出了本申请一种在接收数据的占空比正常的情况下，根据接收数据的上升沿确定时钟的示例，其中，图6(a)表示正常占空比的接收数据，图6(b)表示确定的时钟信号。

参照图7，本申请一种在接收数据的占空比异常的情况下，根据接收数据提取时钟的示例，其中，图7(a)表示异常占空比的接收数据，图7(b)表示提取的时钟信号。所述提取时钟的一个示例可以为，在确定该数据为所述车载设备返回的数据后，如果检测到数据电平从高电平转换为低电平，则开启计时，计时到0.5us后时钟变换电平，如果在此电平变换时探测收到的数据电平无变化，则过0.5us后继续变化电平；当收到的数据电平变化(例如从高电平变到低电平)时计时清零重新开始计时，并且将时钟电平置零。这样，能够保证在接收到数据后只要是数据在一定占空比的范围内，提取的时钟的上升沿能够一直对应着每一位数据的高电平或低电平；因此，能够保证数据信号与时钟信号的不同步，编码出现收错数据和解码错误的情况，从而避免交易过程中数据错误。

对应上例，当收到的数据占空比不好，例如本应该是个1us的高电平紧接着1us的低电平，而实际上收到的是1.3us和0.7us；如果利用现有技术的固定时钟，上升沿对应在1.3us的0.3us处，则在1.3us里就会有两个时钟的上升沿，将1.3us认为是两个1，从而收错数据；而本申请提取的时钟在1.3us和0.7us里只会有一个时钟的上升沿，所以认为是一个1和一个0。

在很多情况下，CPU201与集成电路芯片204之间能够支持同时收发，因为CPU 201的外围设备比较多，同时收发的话就需要CPU 201提供16条连接的管腿。

但是，在用两条线串行收发数据的情况下，CPU 201需要承担较重的数据处理任务，一方面其要处理OBU返回的数据，另一方面，其还要准备下一步要发送给OBU的指令；上述较重的数据处理任务对CPU 201的配置要求比较高，例如，可能需要嵌入式的处理器系统，导致增加CPU的成本。

在本申请的一种优选实施例中，CPU201与集成电路芯片204之间不能支持同时收发，也即，二者之间具有一条传输通道，此时，所述集成电路芯片204还可以包括：

中断模块B1，用于在确定该数据为所述车载设备返回的数据时，控制所述发送处理模块中断工作；

恢复模块B2，用于在所述解码子模块完成对该数据的解码并将解码后的数据输出至CPU后，以及，未确定该数据为所述车载设备返回的数据时，控制所述发送处理模块恢复工作。

而在使用了本专利的FPGA模块后，RSU一直往外发送数据，并没有一个等待时间，当OBU返回数据后FPGA通知CPU接收数据则接收到数据进行处理，在这个过程中RSU并不需要在发送过程中进行等待，从而节省时间，也不会因为在OBU返回数据的时候已经开始发送而丢失OBU返回的数据，从而提高交易效率。提高交易成功率。

前面提到，本申请接收数据的通道可以一直处于接收数据的状态，这样，OBU返回的数据可以被检测到，虽然本申请实施例中CPU201与集成电路芯片204之间具有一条传输通道，但由于在接收OBU返回的数据时中断发送工作，故能够避免交易过程中数据的丢失。另外，由于发送工作的中断仅仅发生在OBU返回数据的情况下，该中断时间远小于现有技术中RSU的等待时间，故本优选实施例在节省CPU成本的情况下，仍能够减少和节省交易时间，提高交易效率。

参照图8，示出了本申请一种RSU的结构示意图，其中，通信模块801负责与上位机的数据交流；读卡模块802负责读取卡里的数据；发射模块803负责将数据通过发射天线804发送出去，接收模块805负责通过接收天线806接收OBU的数据，CPU 807负责所有的控制及数据处理，集成电路芯片808连接在CPU 807与所述发射模块803和接收模块805之间，其可以进一步包括接收处理模块881和发送处理模块882；

其中，OBU返回的数据依次经所述接收天线806和接收模805进入所述接收处理模块881进行接收处理，由所述接收处理模块881将接收处理后的数据输出至CPU 807；来自CPU 807的数据进入所述发送处理模块882进行发送处理，所述发送处理模块882输出的发送处理后的数据依次经所述发射模块803和发射天线804发射至OBU。

与前述路测设备实施例相应，本申请还公开了一种路例设备中的数据处理方法，参照图9，具体可以包括：

步骤901、接收模块通过接收天线接收车载设备返回的数据，采用集成电路芯片对所述接收模块输出的数据进行接收处理，并将接收处理后的数据输出至CPU；

步骤902、采用集成电路芯片对来自CPU的数据进行发送处理，发送处理后的数据依次经所述发射模块和发射天线发射至所述车载设备。

在本申请的一种优选实施例中，所述对所述接收模块输出的数据进行接收处理的步骤，可以进一步包括：

接收来自所述接收模块的数据；

根据该数据的前导码，确定该数据是否为所述车载设备返回的数据；及

在确定该数据为所述车载设备返回的数据时，对该数据进行解码，并将解码后的数据输出至CPU。

在本申请的另一种优选实施例中，所述对该数据进行解码的步骤，可以进一步包括：

在确定该数据为所述车载设备返回的数据时，提取该数据的时钟；

依据提取的时钟，对该数据进行解码，并将解码后的数据输出至CPU。

在本申请的再一种优选实施例中，所述提取该数据的时钟的步骤，具体可以包括：

在确定该数据为所述车载设备返回的数据后，如果在该数据中检测到数据电平的转换，则产生计时信号；所述数据电平的转换包括数据从高电平到低电平的转换或者数据从低电平到高电平的转换；

在所述计时信号产生时，清零并开始计时；

在计时到达预置时间时，进行时钟电平的转换，以及，当在该数据中检测到数据电平的转换时，将时钟电平置零；所述时钟电平的转换包括时钟从高电平到低电平的转换或者时钟从低电平到高电平的转换。

在很多情况下，CPU与集成电路芯片之间能够支持同时收发，因为CPU的外围设备比较多，同时收发的话就需要CPU提供16条连接的管腿。

但是，在用两条线串行收发数据的情况下，CPU需要承担较重的数据处理任务，一方面其要处理OBU返回的数据，另一方面，其还要准备下一步要发送给OBU的指令；上述较重的数据处理任务对CPU的配置要求比较高，例如，可能需要嵌入式的处理器系统，导致增加CPU的成本。

在本申请的一种优选实施例中，CPU与集成电路芯片之间不能支持同时收发，也即，二者之间具有一条传输通道，参照图10，示出了本申请一种在CPU与集成电路芯片之间具有一条传输通道情况下集成电路芯片处理数据的流程图，具体可以包括：

步骤1001、接收接收模块输出的数据；

步骤1002、根据该数据的前导码，判断该数据是否为OBU返回的数据，若是，则返回步骤1001，否则执行步骤1003；

步骤1003、判断是否收到OBU返回的数据，若是，则执行步骤1004和步骤1005，否则执行步骤1006；

步骤1004、进行接收处理，并将接收处理后的数据输出至CPU；

步骤1005、中断从CPU接收数据；

步骤1006、从CPU接收数据；

步骤1007、对来自CPU的数据进行发送处理，并输出至发射模块；

步骤1008、在完成对该数据的解码并将解码后的数据输出至CPU后，以及，未确定该数据为OBU返回的数据时，恢复从CPU接收数据。

对于方法实施例而言，由于其与设备实施例基本相似，所以描述的比较简单，相关之处参见设备实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上对本申请所提供的一种路侧设备和路侧设备中的数据处理方法，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种路侧设备，包括CPU、射频模块和天线，所述射频模块包括接收模块和发射模块，其特征在于，所述天线进一步包括接收天线和发射天线，所述路侧设备还包括：

集成电路芯片，连接在CPU与所述射频模块之间，包括发送处理模块和接收处理模块；其中，

车载设备返回的数据依次经所述接收天线和接收模块进入所述接收处理模块进行接收处理，由所述接收处理模块将接收处理后的数据输出至CPU；来自CPU的数据进入所述发送处理模块进行发送处理，所述发送处理模块输出的发送处理后的数据依次经所述发射模块和发射天线发射至所述车载设备。

2.如权利要求1所述的路测设备，其特征在于，所述接收处理模块包括：

数据接收子模块，用于接收来自所述接收模块的数据；

确定子模块，用于根据该数据的前导码，确定该数据是否为所述车载设备返回的数据；及

解码子模块，用于在确定该数据为所述车载设备返回的数据时，对该数据进行解码，并将解码后的数据输出至CPU。

3.如权利要求2所述的路测设备，其特征在于，所述解码子模块包括：

时钟提取单元，用于在确定该数据为所述车载设备返回的数据时，提取该数据的时钟；及

解码单元，用于依据提取的时钟，对该数据进行解码，并将解码后的数据输出至CPU。

4.如权利要求3所述的路测设备，其特征在于，所述时钟提取单元，包括：

计时信号产生子单元，用于在确定该数据为所述车载设备返回的数据后，如果在该数据中检测到数据电平的转换，则产生计时信号；所述数据电平的转换包括数据从高电平到低电平的转换或者数据从低电平到高电平的转换；

计时器，用于在所述计时信号产生时，清零并开始计时；及

时钟电平控制子单元，用于在计时到达预置时间时，进行时钟电平的转换，以及，当在该数据中检测到数据电平的转换时，将时钟电平置零；所述时钟电平的转换包括时钟从高电平到低电平的转换或者时钟从低电平到高电平的转换。

5.如权利要求2至4中任一项所述的路测设备，其特征在于，所述集成电路芯片还包括：

中断模块，用于在确定该数据为所述车载设备返回的数据时，控制所述发送处理模块中断工作；

恢复模块，用于在所述解码子模块完成对该数据的解码并将解码后的数据输出至CPU后，以及，未确定该数据为所述车载设备返回的数据时，控制所述发送处理模块恢复工作。

6.如权利要求1所述的路测设备，其特征在于，所述集成电路芯片为现场可编程门阵列的芯片。

7.一种路侧设备中的数据处理方法，其特征在于，包括：

接收模块通过接收天线接收车载设备返回的数据，采用集成电路芯片对所述接收模块输出的数据进行接收处理，并将接收处理后的数据输出至CPU；

采用集成电路芯片对来自CPU的数据进行发送处理，发送处理后的数据依次经所述发射模块和发射天线发射至所述车载设备。

8.如权利要求7所述的方法，其特征在于，所述对所述接收模块输出的数据进行接收处理的步骤，包括：

接收来自所述接收模块的数据；

根据该数据的前导码，确定该数据是否为所述车载设备返回的数据；及

在确定该数据为所述车载设备返回的数据时，对该数据进行解码，并将解码后的数据输出至CPU。

9.如权利要求8所述的方法，其特征在于，所述对该数据进行解码的步骤，包括：

在确定该数据为所述车载设备返回的数据时，提取该数据的时钟；

依据提取的时钟，对该数据进行解码，并将解码后的数据输出至CPU。

10.如权利要求9所述的方法，其特征在于，所述提取该数据的时钟的步骤，包括：

在确定该数据为所述车载设备返回的数据后，如果在该数据中检测到数据电平的转换，则产生计时信号；所述数据电平的转换包括数据从高电平到低电平的转换或者数据从低电平到高电平的转换；

在所述计时信号产生时，清零并开始计时；

在计时到达预置时间时，进行时钟电平的转换，以及，当在该数据中检测到数据电平的转换时，将时钟电平置零；所述时钟电平的转换包括时钟从高电平到低电平的转换或者时钟从低电平到高电平的转换。

Images