CN103165193A - 一种探测修正存储器两位错误的低冗余加固方法及电路装置 - Google Patents

Abstract

本发明属于抗辐射集成电路设计领域的一种低冗余修正两位错误的存储器加固方法和电路装置，包括如下步骤：步骤1：构造线性码的低冗余修正两位错误的奇偶校验矩阵H；步骤2：生成各个奇偶校验矩阵H的列向量，确定

；步骤3：计算校正子S：步骤4：通过校正子S确定传输数据的错误模式：步骤5：通过错误模式修正存储器出现的两位错误。

Description

一种探测修正存储器两位错误的低冗余加固方法及电路装置

技术领域

本发明属于抗辐射集成电路设计领域的一种低冗余修正两位错误的存储器加固方法和电路装置。

背景技术

存储器通常使用汉明码（Hamming）作为一位错误修正、两位错误探测码，它以较小的硬件冗余来实现一位错误修正和两位错误探测。汉明码是一种最为常见的线性分组码，它的最小距离为3，可以修正一位错误、探测部分两位错误。在构造汉明码时需要对k个数据添加m个冗余位，添加的冗余位插入到数据位的2 ^k  (k = 0，1，2，3，……)处，以满足2 ^k  ≥ k + m+ 1的规则，如表1所示，其中P代表加入的冗余位，D代表数据位。根据汉明码的构造规则，可以得到其系统形式的奇偶校验矩阵H。下表为汉明码的构造规则：

汉明码系统形式的奇偶校验矩阵如下所示：

在编码过程中，冗余位根据错误模式的真值表执行相应的异或操作，例如

。在译码过程中，先通过冗余位计算出校正子S，再根据错误模式修正相应的数据位，例如校正子S为000011表示数据位D₁出现错误，翻转数据位D₁，输出正确结果。

要实现修正一位错误和探测所有的两位错误，需要使用最小距离为4的缩短汉明码。在构造缩短汉明码时，可以从汉明码的奇偶校验矩阵H中删除任意α列，得到一个

的矩阵，以满足

和

的规则。

对于线性分组码来说，第i位发生的一位错误对应的校正子S与奇偶校验矩阵H的第i列是相同的；第i和第j位发生的两位错误对应的校正子S与奇偶校验矩阵H的第i和第j列的异或结果是相同的。例如，当奇偶校验矩阵为

时，第i和第j位的两位错误对应的校正子S为

。如果校正子S(e ₁), S(e ₂),…, S(e _i)互不相同，那么错误模式e ₁, e ₂,…, e _i 都是可以被译码器识别并修正的。由于一位错误的错误模式是可识别的，但是两位错误对应的错误模式会共享相同的校正子S，因此汉明码只能修正一位错误而不能对两位错误进行修正。

发明内容

本发明的目的在于解决现有技术中的上述不足，提供了一种探测修正存储器两位错误的低冗余加固方法及电路装置。

随着集成电路工艺尺寸的不断降低，存储器中相临单元之间的距离不断缩小。存储器对空间辐射环境和地面噪声环境越发地敏感，一次辐射事件会造成多位翻转。为了解决存储器多位翻转问题，需要对汉明码的结构进行研究，对奇偶校验矩阵的构造进行改进和优化，探索修正能力更强的方法，在不增加冗余位的前提下，实现修正能力的提高。

为了实现上述目的，本发明的技术方案为：一种探测修正存储器两位错误的低冗余加固方法，包含如下步骤：

步骤1：构造线性码的低冗余修正两位错误的奇偶校验矩阵H：

    

式中，

为奇偶校验矩阵H的列向量，

为奇偶校验矩阵H的单位阵的列向量，根据码字的长度n和数据宽度k可以确定单位阵的列向量，因此只需要确定k个列向量

即可构成奇偶校验矩阵H，奇偶校验矩阵H为阶矩阵，m为生成的校正子S的数据宽度位数。

步骤2：生成各个奇偶校验矩阵H的列向量，只需要确定。

步骤2.1：使低冗余修正两位错误的奇偶校验矩阵H不存在全0的列向量：

；

步骤2.2：使低冗余修正两位错误的奇偶校验矩阵H所有的列向量都是唯一的: 

；

步骤2.3：异或运算任意两个列向量得到的向量与校验矩阵中其他的列向量均不同：

；

步骤2.4：使任意相邻两个列向量的异或结果都不同：

，

为异或运算符；

步骤2.5：选取重量高的列向量，其中重量表示列向量中1的个数，不相邻两位错误与相邻两位错误共享的校正子S数量最小化：

；

步骤2.6：使用伪贪婪算法以出现的共享校正子S最小化为目标，逐一添加新的列向量，最后交换列向量的顺序，直到获得误码率最低的并符合步骤2.1-2.5中选取条件的列向量

，从而得到奇偶校验矩H。

步骤3：计算校正子S：

在译码过程中，当接收到信道输出端的码字r时，译码器进行如下运算：

                    

                     

式中，为信道输出端的码字，即接收向量，s为r的校正子。由接收向量r计算出的校正子仅由错误模式e决定，而与传输的码字无关，因此可以得到校正子和错误模式之间的关系：

    ，

式中，

为数据存储过程中出现的错误模式。

步骤4：通过校正子S确定传输数据的错误模式：

第i和第j位发生错误对应的校正子与奇偶校验矩阵H的第i和第j列的异或结果是相同的。例如，当奇偶校验矩阵为时，第i和第j位的两位错误对应的校正子为

。

当校正子S=0时，传输的数据不发生错误；当校正子S≠0时，传输的数据中出现错误，根据相应的校正子S检测和修正这些错误。

步骤5：通过错误模式修正存储器出现的两位错误：

任意一位错误的校正子与任意相邻两位错误的校正子S(e ₁), S(e ₂),…, S(e _i)互不相同，一位错误和相邻两位错误可以通过错误模式e ₁, e ₂,…, e _i 进行辨别并修正。任意不相邻两位错误的校正子与S(e ₁), S(e ₂),…, S(e _i)有部分重复，修正过程中存在一定的误码率，通过步骤2.6最小化任意不相邻两位错误的误码率。

一种由奇偶校验矩阵

构建低冗余修正两位错误的存储器加固电路装置，其特征在于：该装置包括16位的低冗余抗多位翻转编码器和16位的低冗余抗多位翻转译码器，其中所述编码器由6组异或逻辑门构成，编码器的逻辑门的输入端口数为奇偶校验矩阵行向量的重量-1个，译码器电路分为校正子S产生、错误模式判断和错误修正三部分，所述校正子S产生电路由6组异或逻辑门构成，生成6位数据宽度的校正子S，译码器的逻辑门为输入端口数为奇偶校验矩阵行向量的重量个。

进一步的说，错误模式判断电路根据不同的校正子S，对一位错误、两位错误或不发生错误进行判断。如果数据中出现错误，修正电路根据错误模式判断电路给出的结果，翻转相应的错误数据，输出正确的数据。

本发明的有益效果：本发明提出了一种新颖的低冗余修正两位错误的存储器加固方法及电路装置，它可以修正任意相邻两位错误。与传统的修正两位错误的存储器加固方法（BCH码方法）相比，使用提出的方法加固后的存储系统，硬件开销降低了40%。通过降低不相邻两位错误与相邻两位错误共享的校正子S数，降低了不相邻两位错误的误码率。与目前同类方法相比，16位数据宽度时不相邻两位错误的误码率降低了20.3%；32位数据宽度时不相邻两位错误的误码率则分别降低了36.4%，实现了在不增加冗余位的前提下，达到提高纠错能力的目的。

低冗余修正两位错误的存储器加固电路装置加入存储器系统后，实现了以较低的硬件冗余开销达到抗多位翻转的目的。使用错误修正码加固的存储器需要存储单元来存放冗余位，因此冗余位的多少直接决定了整个存储器系统的硬件开销。低冗余修正两位错误的存储器加固电路装置，与相同装置（BCH码）相比，16位和32位数据宽度的冗余位分别降低了40%和41%。

附图说明

图1为本发明的16位数据的编码器电路框图；

图2为本发明的16位数据的译码器电路框图；

图3为本发明的方法流程图。

具体实施方式

下面结合附图与实施例对本发明作进一步的说明。

本发明的实施例1参考图3所示。

一种探测修正存储器两位错误的低冗余加固方法，包含如下步骤：

步骤1：构造线性码的低冗余修正两位错误的奇偶校验矩阵H：

    

  ，

式中，

为奇偶校验矩阵H的列向量，

为奇偶校验矩阵H的单位阵的列向量，根据码字的长度n和数据宽度k可以确定单位阵的列向量，因此只需要确定k个列向量

即可构成奇偶校验矩阵H，奇偶校验矩阵H为

阶矩阵，m为生成的校正子S的数据宽度位数。

步骤2：生成各个奇偶校验矩阵H的列向量，只需要确定。

步骤2.1：使低冗余修正两位错误的奇偶校验矩阵H不存在全0的列向量：

；

确保出现一位错误时校正子S的值不为零，出现的一位错误可以被探测。

步骤2.2：使低冗余修正两位错误的奇偶校验矩阵H所有的列向量都是唯一的: 

；

可以保证所有一位错误对应的校正子S都是唯一的，因此所有的一位错误都可以被修正。

步骤2.3：异或运算任意两个列向量得到的向量与校验矩阵中其他的列向量均不同：

；

对一位错误和两位错误的校正子S进行了约束，可以保证两位错误的校正子S与一位错误的校正子S互不相同，因此出现的两位错误可以被探测。

步骤2.4：使任意相邻两个列向量的异或结果都不同：

，

为异或运算符；

步骤2.2步骤2.4可以使所有相邻两位错误的校正子S互不相同，因此所有的相邻两位错误都可以被修正。构建的奇偶校验矩阵用于修正所有相邻的两位错误，但是一些不相邻的两位错误会与相邻的两位错误共享同一校正子S，如果出现不相邻的两位错误时，会将其作为相邻的两位错误进行修正。

步骤2.5：选取重量高的列向量，其中重量表示列向量中1的个数，不相邻两位错误与相邻两位错误共享的校正子S数量最小化：

；

适当地增加列向量的重量，可以增加错误模式所对应校正子S的多样性，从而降低错误的误修正率。步骤2.5可以确保不相邻两位错误的误修正率最小化。

步骤2.11：使用伪贪婪算法以出现的共享校正子S最小化为目标，逐一添加新的列向量，最后交换列向量的顺序，直到获得误码率最低的并符合上述步骤中选取条件的列向量

，从而得到奇偶校验矩H。

该奇偶校验矩H可以实现对任意相邻两位错误的修正，且使不相邻的两位错误的误码率最低。

步骤3：计算校正子S：

在译码过程中，当接收到信道输出端的码字r时，译码器进行如下运算：

                    

   

式中，

为信道输出端的码字，即接收向量，s为r的校正子。由接收向量r计算出的校正子仅由错误模式e决定，而与传输的码字无关，因此可以得到校正子和错误模式之间的关系：

    

式中，

为数据存储过程中出现的错误模式。

步骤4：通过校正子S确定传输数据的错误模式：

第i和第j位发生错误对应的校正子与奇偶校验矩阵H的第i和第j列的异或结果是相同的。例如，当奇偶校验矩阵为

时，第i和第j位的两位错误对应的校正子为

。

当校正子S=0时，传输的数据不发生错误；当校正子S≠0时，传输的数据中出现错误，根据相应的校正子S检测和修正这些错误。

步骤5：通过错误模式修正存储器出现的两位错误：

任意一位错误的校正子与任意相邻两位错误的校正子S(e ₁), S(e ₂),…, S(e _i)互不相同，一位错误和相邻两位错误可以通过错误模式e ₁, e ₂,…, e _i 进行辨别并修正。任意不相邻两位错误的校正子与S(e ₁), S(e ₂),…, S(e _i)有部分重复，修正过程中存在一定的误码率，通过步骤2.6最小化任意不相邻两位错误的误码率。

实施例2

如果采用16位数据宽度的编码器，则需要生成6位数据宽度的校正子S，由此确定m=6，n=22，k=16，即构建16位数据的低冗余修正两位错误奇偶校验矩阵

，该矩阵的除需要经过实施例1中的步骤2.1-2.5的外，还需要经过以下步骤的具体选取：

步骤2.6：重量为6的列向量和重量为5的列向量无法同时存在；

两者的异或结果与单位阵向量相同；

步骤2.7：只能选取一个重量为5的列向量；

如果存在两个重量为5的列向量，那么他们与重量为1的单位阵的异或结果相同；

步骤2.8：不能选取重量为4的向量；

因为他们与重量为1的向量异或结果会生成重量为3的校正子S，影响列向量的取值空间，无法构成所需长度的奇偶校验矩阵；

步骤2.9：不能选取重量为2的向量；

他们与单位阵的异或结果会出现大量重量为3的校正子S，影响列向量取值空间。

步骤2.10：：使用伪贪婪算法计算确定奇偶校验矩阵

：

根据该实施例确定的奇偶校验矩阵

构建低冗余修正两位错误的存储器加固电路装置：

如图1、2所示，该装置包括16位的低冗余抗多位翻转编码器和16位的低冗余抗多位翻转译码器，其中所述编码器由6组异或逻辑门构成，编码器的逻辑门的输入端口数为奇偶校验矩阵行向量的重量-1个，译码器电路分为校正子S产生、错误模式判断和错误修正三部分，所述校正子S产生电路由6组异或逻辑门构成，生成6位数据宽度的校正子S，译码器的逻辑门为输入端口数为奇偶校验矩阵行向量的重量个。

进一步的说，错误模式判断电路根据不同的校正子S，对一位错误、两位错误或不发生错误进行判断。如果数据中出现错误，修正电路根据错误模式判断电路给出的结果，翻转相应的错误数据，输出正确的数据。

低冗余修正两位错误的存储器加固电路装置加入存储器系统后，实现了以较低的硬件冗余开销达到抗多位翻转的目的。使用错误修正码加固的存储器需要存储单元来存放冗余位，因此冗余位的多少直接决定了整个存储器系统的硬件开销。低冗余修正两位错误的存储器加固电路装置，与相同装置（BCH码）相比，16位和32位数据宽度的冗余位分别降低了40%和41%。

实施例3

如果采用32位数据宽度的编码器，则需要生成7位数据宽度的校正子S，由此确定m=7，n=39，k=32，即构建32位数据的低冗余修正两位错误奇偶校验矩阵

，该矩阵的除需要经过实施例1中的步骤2.1-2.5的外，还需要经过以下步骤的具体选取：

步骤2.6：重量为7的列向量和重量为6的列向量不能同时存在；

两者的异或结果会与单位阵向量相同；

步骤2.7：不能使重量为6的列向量与重量为5的列向量同时出现；

重量为6的列向量会与重量为5的列向量异或产生重量为1的单位阵；

步骤2.8：不能出现重量为7的列向量；

如果存在重量为7的列向量，那么重量为5的列向量中不能出现连续两个零，因为他们的异或结果会与相邻两位错误共享相同的校正子S；

步骤2.9：不能出现重量为4的列向量；

如果存在重量为4的列向量，那么重量为3的列向量之间的异或结果会与之出现过多的共享校正子S。

步骤2.10：使用伪贪婪算法计算确定奇偶校验矩阵

：

以上所述实施方式仅表达了本发明的一种实施方式，但并不能因此而理解为对本发明范围的限制。应当指出，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (6)

1.一种探测修正存储器两位错误的低冗余加固方法，其特征在于包括如下步骤：

步骤1：构造线性码的低冗余修正两位错误的奇偶校验矩阵H：

                                                          ，

式中，

为奇偶校验矩阵H的列向量，为奇偶校验矩阵H的单位阵的列向量，根据码字的长度n和数据宽度k可以确定单位阵的列向量

，因此只需要确定k个列向量

即可构成奇偶校验矩阵H，奇偶校验矩阵H为

阶矩阵，m为生成的校正子S的数据宽度位数；

步骤2：生成各个奇偶校验矩阵H的列向量，确定

；

步骤3：计算校正子S：

在译码过程中，当接收到信道输出端的码字r时，译码器进行如下运算：

       

     ，

式中，

为信道输出端的码字，即接收向量，S为r的校正子，由接收向量r计算出的校正子仅由错误模式e决定，而与传输的码字无关，得到校正子和错误模式之间的关系：

       ，

式中，

为数据存储过程中出现的错误模式；

步骤4：通过校正子S确定传输数据的错误模式：

第i和第j位发生错误对应的校正子与奇偶校验矩阵H的第i和第j列的异或结果是相同的，当校正子S=0时，传输的数据不发生错误；当校正子S≠0时，传输的数据中出现错误，根据相应的校正子S检测和修正这些错误；

步骤5：通过错误模式修正存储器出现的两位错误：

任意一位错误的校正子与任意相邻两位错误的校正子S(e ₁), S(e ₂),…, S(e _n-1)互不相同，一位错误和相邻两位错误可以通过错误模式e ₁, e ₂,…, e _n-1进行辨别并修正；任意不相邻两位错误的校正子与S(e ₁), S(e ₂),…,S(e _n-1)有部分重复，表明修正过程中存在一定的误码率，返回步骤2最小化任意不相邻两位错误的误码率。

2.根据权利要求1所述的一种探测修正存储器两位错误的低冗余加固方法，其特征在于所述步骤2具体包括如下步骤：

步骤2.1：使低冗余修正两位错误的奇偶校验矩阵H不存在全0的列向量：；

步骤2.2：使低冗余修正两位错误的奇偶校验矩阵H所有的列向量都是唯一的: 

；

步骤2.3：异或运算任意两个列向量得到的向量与校验矩阵中其他的列向量均不同：

；

步骤2.4：使任意相邻两个列向量的异或结果都不同：

，

为异或运算符；

步骤2.5：选取重量高的列向量，其中重量表示列向量中1的个数，不相邻两位错误与相邻两位错误共享的校正子S数量最小化：

，

其中

表示最小函数；

步骤2.11：使用伪贪婪算法以出现的共享校正子S最小化为目标，逐一添加新的列向量，最后交换列向量的顺序，直到获得误码率最低的并符合上述步骤中选取条件的列向量

，从而得到奇偶校验矩H。

3.根据权利要求2所述的一种探测修正存储器两位错误的低冗余加固方法，m=6，n=22，k=16，其特征在于所述步骤2还包括如下步骤：

步骤2.6：重量为6的列向量和重量为5的列向量无法同时存在；

步骤2.7：只能选取一个重量为5的列向量；

步骤2.8：不能选取重量为4的向量；

步骤2.9：不能选取重量为2的向量；

步骤2.10：使用伪贪婪算法计算确定奇偶校验矩阵

：

一种根据权利要求3所述方法生成的奇偶校验矩

构造的低冗余修正两位错误的存储器加固电路装置,其特征在于：该装置包括16位的低冗余抗多位翻转编码器和16位的低冗余抗多位翻转译码器，其中所述编码器由6组异或逻辑门构成，编码器的逻辑门的输入端口数为奇偶校验矩阵行向量的重量-1个，译码器电路分为校正子S产生、错误模式判断和错误修正三部分，所述校正子S产生电路由6组异或逻辑门构成，生成6位数据宽度的校正子S，译码器的逻辑门为输入端口数为奇偶校验矩阵行向量的重量个。

4.根据权利要求4所述的低冗余修正两位错误的存储器加固电路装置，其特征在于错误模式判断电路根据不同的校正子S，对一位错误、两位错误或不发生错误进行判断。

5.如果数据中出现错误，修正电路根据错误模式判断电路给出的结果，翻转相应的错误数据，输出正确的数据。

6.根据权利要求2所述的一种探测修正存储器两位错误的低冗余加固方法，m=7，n=39，k=32，其特征在于所述步骤2还包括如下步骤： 

步骤2.6：重量为7的列向量和重量为6的列向量不能同时存在；

步骤2.7：不能使重量为6的列向量与重量为5的列向量同时出现；

步骤2.8：不能出现重量为7的列向量；

步骤2.9：不能出现重量为4的列向量；

步骤2.10：使用伪贪婪算法计算确定奇偶校验矩阵。

Images