CN1031626A - 制作cmos集成电路的注入井和岛的方法 - Google Patents

Abstract

本发明公开一种具有反常规的掺杂分布的 CMOS集成电路中形成注入井和岛的方法，也就是 其中的井和岛具有较小的渗透深度，较浅的掺杂分 布，比通常的CMOS电路有比较小的横向扩散。

Description

本发明涉及的是：在CMOS硅集成电路中，即互补型绝缘栅场效应晶体管电路中，制作CMOS集成电路的注入井和岛的方法，其中在一种导电类型的衬底中，至少有另一种导电类型的一个井，而且其附近至少有一个与衬底导电类型相同的岛，其掺杂浓度较衬底更浓，用光刻胶和二氧化硅/氯化硅掩膜结构进行几次离子注入形成的。

通常，标准的CMOS工艺，井占据了比较大的空间。如果要增加集成度的话，井的深度必须减小。然而，这样一来，将增加寄生双极晶体管的垂直电流增益，从而增加了锁住的危险（risk    of    latch    up）。

解决这个问题的一种方法是，如IEEE    Trans.Electron    Dev.（1981.10月，115页-119页）所述的反常井工艺。反常井工艺是，制成浅掺杂分布的井和岛，而且减少横向扩散，其中掺杂浓度首先随着深度的增加而增加，然后再随着深度的增加而下降。不像惯用的井中的情况，在惯用的井内，掺杂浓度随着深度的增加不断下降。用此方法，表面掺杂浓度可以降低到MOS晶体管所需的那种低浓度。但是，仍可达到足够高的总浓度，所以可使寄生双极晶体管的电流增益足够小。

在制作反常井时，不像常规CMOS工艺，首先进行井边缘区域上的场氧化，然后再做离子注入，随后再作通常的短时间退火处理，以便注入的离子向里扩散。

如果使用通常的制作工艺制作双井的话，所谓双井，就是一个挨着一个排列的井和岛，并且其中至少有一个P沟晶体管和一个n沟晶体管，第二步光刻工艺中，使用一个相反的井光刻版是必要的。因此，边缘区的掺杂浓度取决于场氧化物的厚度，场氧化物边缘的斜度和井的注入掺杂浓度。如果边缘区域的掺杂浓度能被控制而又不依赖于这些参数的话，进行场注入还必需两块附加的光刻版。由于有对准公差，这就导改了间距的增加。

本发明的目的，正如权利要求中所述，是要以某种方法改进上面提到的文献中所叙述的工艺，使之在制造双井时，不需要附加的光刻版，而生产出来的器件的性能仍保持原有工艺技术的优点。特别是集成密度不必增加，而防止锁住的能力将大大增加。

现参考附图举例说明本发明：

图1-图3 是制作具有n井和p⁺岛的CMOS电路的一种实施方案中，表示工艺步骤的示意性截面图。

图4-图9 是制作具有n井和p⁺岛的CMOS电路的一种改进的实施方案中，表示工艺步骤的示意性截面图。

如图1所示，（为清楚起见，没按比例绘出）制作CMOS电路，开始用p型衬底1，它可以是一个具有外延层的材料（没有示出）。在衬底1或在外延层上，最好用热氧化法，在步骤a中形成一个薄的二氧化硅层21。“薄”的含意是指层21具有通常的栅一氧化层的厚度。然后在层21上淀积一个氮化硅层22。这两层21和22形成双层2。

步骤b中，将氮化硅层22或者整个双层2，用通常的光刻工艺刻蚀，也就是涂一层光刻胶，通过光刻版曝光，洗掉未曝光部分的光刻胶，（或曝光后的胶），用光刻胶的图形作掩膜，腐蚀双层2或层22。用这种方法，要形成的井的整个边缘区域71和要形成岛的整个边缘区域72，以及处于井和岛边缘区域之间的中间部分73的衬底表面（或者仅仅二氧化硅层21）就去掉了覆盖物。其中井和岛的内部区域，也就是用各自的边缘区域形成的环内，留下两层21和22（见图1和图2），如果边缘区域71和72相接触或彼此稍有重叠的话，就不存在中间区域73。

步骤c中，涂上光刻胶层41，然后光刻并腐蚀，以便限定所形成的n井61的整个区域5中的双层2部分，然而盖住要形成的p⁺岛62区域8中的双层部分。

步骤D中，在第一步注入时，高能量磷离子，例如，也就是井导电类型的离子，用加速电压约为300KV进行注入。此时光刻胶层41的作用如同一个掩膜，从而注入3井61（井注入）。

步骤e中，是第二步低能量注入，使用的是磷离子或砷离子，例如，注入的加速电压约为40KV，光刻胶层41和n井区域5中的层21和22作为掩膜，从而掺杂了边缘区域71，边缘区域71是n⁺型的。（即边缘注入Ⅰ）。

到此为止所述工艺步骤的结果如图1所示。

步骤f中，除去光刻胶层41。步骤g中，在适当的温度下，使注入离子向里扩散，形成井61及其边缘71。

步骤h，制作另一个光刻胶层42，光刻并腐蚀，光刻胶覆盖住井61，但是留下p⁺岛的区域8形成非覆盖区，参见图2（岛光刻工艺）。

重复步骤d-g，如步骤d′-g′，在其他条件下，用其他杂质掺杂。

步骤d′，是第三步注入，注入岛62，用衬底导电类型的离子，例如，使用高能量硼离子，注入的加速电压约为180KV，用光刻胶42起掩膜作用（岛注入）。

步骤e′，是第四步注入，其能量低于岛注入能量，例如，使用的是硼或BF₂离子，注入的加速电压为10KV到40KV，其中光刻胶层42和岛区域62上的层21，22再一次起防止注入的掩膜作用，边缘区域72被注入成p⁺⁺型区域（边缘注入Ⅱ）。

到此为止所述工艺步骤的结果如图2所示。

步骤f′，除去光刻胶层42，在步骤g′中，注入的离子在适当温度下，向里扩散，形成p⁺型岛62和岛的p⁺⁺型边缘区72。

最后，在步骤j，将边缘区71，72，和中间区域73进行热氧化，形成场氧化物层9，同时仍然保留双层2部分，也就是在井61和岛62内部区域上面的部分用腐蚀法去掉。

在随后的工艺过程中，第一步，栅氧化物层11，12通常是在上述内部区域用热氧化法形成的，其结果如图3所示。此后所需要的CMOS电路以常用的方法制成。

对上述工艺步骤，即去掉光刻胶掩膜42之后，向里扩散注入的衬底导电类型的离子，如硼离子，和随后形成氧化物层的工艺，可采用本发明的较佳实施方案：把上述两个工艺步骤合并在一起，也就是把步骤g′和步骤j同时完成。

在本发明的另一种实施方案中，衬底和井导电类型的离子，也就是硼和磷离子，不再是分别扩散，取代的方法是在一个步骤中同时扩散和进行场氧化，用此方法在井和岛中，可得到接近相同的扩散深度。从而在步骤j中完成了步骤g和g′。

如图1-3所示，用所述方法得到的衬底表面是相当不平的，这可能干扰随后的工艺步骤。

现在借助图4-图9解释本发明的发展情况。这里在一个衬底中，有井和岛以及一个实质上是平整的表面。事实上本发明包含在步骤f之后和步骤h之前及步骤k到n之中。

步骤k，用两层21和22覆盖的衬底表面，在步骤g期间被氧化，形成厚氧化层10，其厚度与氧化层9是可比的。并且大约是其厚度的一半。步骤k中，厚氧化物层10与井是同时形成的。其结果如图4所示。

步骤l，在没有用光刻掩膜情况下，腐蚀掉厚氧化物层10，其结果如图5所示。

步骤m，将衬底表面露出的部分，进行热氧化，形成二氧化硅薄层23，在薄层23上淀积一个氮化硅层24，其结果如图6所示。

步骤n，在垂直于衬底表面方向上，氮化硅层24被各向异性地腐蚀。这样得到如图7所示的结构，其中，横在氮化物层22的向上倾斜部分（此倾斜是厚氧化物层的形成引起的）的下面，留下一些氮化物层24，该层有一个基本垂直于衬底的壁。

步骤n之后，是步骤h，i（＝d′），e′，f′，g′和j。图8表示在步骤f′之后的结构。图9是在步骤j之后，并且在用与上述类似的方法形成栅氧化物层11，12之后的结构。

按照本发明的方法，不仅适合于制造纯CMOS电路的井和岛，还可以用来制造双极型-CMOS组合电路的井和岛。

图4-图9所示的改进结构可以类似地用来制作纯n-沟电路。

Claims (6)

1、一种在CMOS硅集成电路(互补型绝缘栅场效应晶体管电路)中制作离子注入的井和岛的方法，其中在一种导电类型(衬底导电类型)的衬底(1)中，至少有另一种导电类型的一个井(61)(井导电类型)，而且其附近至少有一个与衬底导电类型相同的岛，其掺杂浓度较衬底(1)更浓，是用光刻胶和二氧化硅/氮化硅掩膜结构进行几次离子注入形成的，其特征在于：

a)在衬底(1)上形成一薄层二氧化硅层(21)，并在其上形成一层氮化硅层(22)；

b)用掩膜和腐蚀的光刻工艺，至少把氮化硅层(22)以此方法进行加工，将二氧化硅层(21)或衬底表面形成井的整个边缘区域(71)，形成岛的整个边缘区域(72)，以及在井的边缘区域和岛的边缘区域之间的中间区域(73)都不被覆盖，其中分别留下井和岛的内部区域中的两层(21)，(22)；

c)涂一层光刻胶(41)，并进行光刻和腐蚀以便确定井(61)的整个区域(5)(井光刻工艺)；

d)用光刻胶层(41)做掩膜，注入高能量的井导电类型的离子；

e)用光刻胶层(41)二氧化硅和氧化硅层(21，22)做掩膜，注入低能量井导电类型的离子；

f)除掉光刻胶层(41)；

g)向里扩散注入的离子，以形成井(61)和边缘区域(71)，边缘区域的掺杂浓度大于井(61)的掺杂浓度；

h)涂另外一层光刻胶(42)并进行光刻和腐蚀，使其规定出岛(62)的全部区域(8)(岛光刻工艺)；

i)重复步骤d-g作为步骤d′-g′，用衬底导电类型的离子形成岛(62)和边缘区域(72)，其掺杂浓度大于岛(62)的浓度；

j)氧化露出的边缘区域(71，72)如果必要的话在中间区域(73)上形成一个场氧化层(9)，接着除掉二氧化硅和氮化硅(21，22)。

2、如权利要求1所述的方法，其特征在于，在步骤f之后和步骤h之前，加入下列各个步骤;

k）在步骤g′期间，氧化二氧化硅层（21）部分或氧化没有被二氧化硅和氮化硅层（21，22）所覆盖的衬底表面部分，以形成一厚层氧化物层（10）;

l）不使用掩膜腐蚀掉厚氧化物层（10）;

m）氧化露出的衬底表面部分，以形成另外一层薄二氧化硅层（23），并在其上形成另外一层氮化硅层（24）;

n）各向异性地腐蚀掉上述氮化硅层（24）。

3、如权利要求1所述的方法，其特征在于，向里扩散衬底导电类型的离子的步骤g′是与步骤j同时完成的。

4、如权利要求1所述的方法，其特征在于，向里扩散离子的形成井（61）的步骤g和形成岛（62）的步骤g′是与步骤j同时完成的。

5、如权利要求1-4中的任一所述方法，其特征在于，形成一个p井或一个p⁺岛（62）的方法是用注入高能量硼离子形成的，而与其相连的区域（72）是用注入低能量硼离子或BF⁺ ₂离子形成的。

6、如权利要求1-4中任一所述方法，其特征在于，其中n井或n⁺岛最好是用注入带双正电荷的高能量磷离子形成的，而相磷的边缘区域（71）是用注入低能量的磷离子或砷离子形成的。

Images