CN103155469A - 用于pucch和pusch对偶码块编码和交织的方法和装置 - Google Patents

Abstract

本文公开了包括将信息比特分割成第一组信息比特和第二组信息比特的无线上行链路通信。将第一组信息比特编码成第一组编码比特，而将第二组信息比特编码成第二组编码比特。将第一组编码比特和第二组编码比特速率匹配到定义的比特数量，从而生成第一组速率匹配的编码比特和第二组速率匹配的编码比特。使用各种交织方法对第一组速率匹配的编码比特和第二组速率匹配的编码比特进行交织，以生成交织的编码比特组。

Description

用于PUCCH和PUSCH对偶码块编码和交织的方法和装置

相关申请的引用

本申请要求享受2010年10月4日递交的、题目为“METHOD ANDAPPARATUS FOR PUCCH ENCODING”的美国临时专利申请No.61/389,560，以及2011年2月14日递交的、题目为“METHOD ANDAPPARATUS FOR PUCCH AND PUSCH ENCODING”的美国临时专利申请No.61/442,702的利益，故以引用的方式将其并入本文。

技术领域

概括地说，本公开内容涉及通信，具体地说，本公开内容涉及无线通信系统中用于物理上行链路控制信道（PUCCH）和物理上行链路共享信道（PUSCH）编码的技术。

背景技术

无线通信网络被广泛地部署以提供诸如语音，视频，分组数据，消息，广播等各类通信内容。这些无线系统可以是能够通过共享可用的系统资源来支持多个用户的多址系统。这种多址系统的示例包括码分多址（CDMA）系统、时分多址（TDMA）系统、频分多址（FDMA）系统，正交FDMA（OFDMA）系统，以及单载波FDMA（SC-FDMA）系统。

无线通信系统可以包括若干基站，这些基站能够支持针对若干用户设备（UE）的通信。基站可以包括多个发射和/或接收天线。每个UE可以包括多个发射和/或接收天线。该UE通过PUCCH和PUSCH发送各种控制信息。在LTE-A中，引入了一种新格式（PUCCH格式3）以用于载波聚合。PUCCH格式3在每个SC-FDM符号中发送离散傅里叶变换单载波正交频分复用（DFT-S-OFDM）波形。PUCCH格式3可以利用QPSK调制携带48个编码比特。然而，尚未建立与格式3对应的控制信息比特的编码。

另外，控制信息可以在PUSCH中发送。用于控制信息的不同编码速率可以通过为其传输分配不同数量的编码符号来实现。例如，当控制信息在PUSCH中发送时，可以独立地进行用于HARQ-ACK、秩指示符（RI）和信道质量信息（CQI）的信道编码。然而，尚未建立用于超过11个比特的HARQ-ACK信息的信道编码。

发明内容

可以在上行链路物理信道上对信息比特（超过现有技术的11个比特）进行编码。信息比特可以包括将要在物理上行链路共享信道（PUSCH）或物理上行链路控制信道（PUCCH）上传送的上行链路控制信息。可以将信息比特分成两组，并且可以对这两组中的每一组进行块编码和速率匹配。在速率匹配之后，可以对两组比特进行交织以获得时隙分集。

在一个示例性方面，一种用于无线通信的方法包括：将信息比特分割成第一组信息比特和第二组信息比特，将第一组信息比特编码成第一组编码比特，将第二组信息比特编码成第二组编码比特。该方法还包括：将第一组编码比特和第二组编码比特速率匹配到定义的比特数量，以生成第一组速率匹配的编码比特和第二组速率匹配的编码比特。该方法还包括：对第一组速率匹配的编码比特和第二组速率匹配的编码比特进行交织，以生成交织的编码比特组。

在另一个示例性方面，一种计算机程序产品包括：其上记录有程序代码的非临时性计算机可读存储介质。该程序代码包括：用于将信息比特分割成第一组信息比特和第二组信息比特的代码，用于将第一组信息比特编码成第一组编码比特的代码，用于将第二组信息比特编码成第二组编码比特的代码，用于将第一组编码比特和第二组编码比特速率匹配到确定的比特数量的代码，以及用于对第一组编码比特和第二组编码比特进行交织以生成交织的编码比特组的代码。

在另一个示例性方面，一种配置用于无线通信的装置包括：耦合到存储器的至少一个处理器。该处理器被配置为：将信息比特分割成第一组信息比特和第二组信息比特，将第一组信息比特编码成第一组编码比特，将第二组信息比特编码成第二组编码比特，将第一组编码比特和第二组编码比特速率匹配到确定的比特数量，以及对第一组编码比特和第二组编码比特进行交织以生成交织的编码比特组。

在另一个示例性方面，一种用于无线通信的装置包括：用于将信息比特分割成第一组信息比特和第二组信息比特的单元，用于将第一组信息比特编码成第一组编码比特的单元，用于将第二组信息比特编码成第二组编码比特的单元，用于将第一组编码比特和第二组编码比特速率匹配到定义的比特数量，以生成第一组速率匹配的编码比特和第二组速率匹配的编码比特的单元，以及用于对第一组速率匹配的编码比特和第二组速率匹配的编码比特进行交织以生成交织的编码比特组的单元。

下面进一步详细描述本公开内容的各个方面和特征。

附图说明

图1是概念性地示出示例性无线通信系统的方框图。

图2是概念性地示出示例性传输结构的图。

图3是概念性地示出无线通信系统中上行链路控制信息传输的示例的图。

图4是概念性地示出示例方框的功能方框图，这些示例方框被执行以实现本公开内容的一个方面。

图5是概念性地示出根据本公开内容的一个方面所配置的装置的方框图。

图6是概念性地示出根据本公开内容的一个方面所配置的、在无线通信系统中通过上行链路共享数据信道对控制信息的传输的示例。

具体实施方式

如下面详细讨论的，公开了用于上行链路控制信息的各种编码选项。本文描述的技术可以用于诸如CDMA、TDMA、FDMA、OFDMA、SC-FDMA及其他系统之类的各种无线通信系统。术语“系统”和“网络”通常可互换使用。CDMA系统可以实现诸如通用陆地无线接入(UTRA)、cdma2000等之类的无线技术。UTRA包括宽带CDMA（WCDMA）和CDMA的其他变型。cdma2000覆盖了IS-2000、IS-95和IS-856标准。TDMA系统可以实现诸如全球移动通信系统（GSM）之类的无线技术。OFDMA网络可以实现诸如演进型UTRA（E-UTRA）、超移动宽带（UMB）、IEEE802.11（Wi-Fi）、IEEE802.16（WiMAX）、IEEE802.20、Flash-OFDM

等之类的无线技术。UTRA和E-UTRA是通用移动通信系统（UMTS）的一部分。3GPP长期演进（LTE）和高级LTE（LTE-A）是使用E-UTRA的UMTS的新版本，该新版本在下行链路上采用OFDMA并且在上行链路上采用SC-FDMA。在来自名为“第三代合作伙伴计划”（3GPP）的组织的文档中描述了UTRA、E-UTRA、UMTS、LTE、LTE-A和GSM。在来自名为“第三代合作伙伴计划2”（3GPP2）的组织的文档中描述了cdma2000和UMB。本文描述的技术可以用于上面提到的系统和无线技术，以及其他系统和无线技术。为清楚起见，下文针对LTE描述这些技术的某些方面，并且在下文的大多数描述中使用LTE技术。

图1示出了无线通信系统100，该无线通信系统可以是LTE系统或其他系统。系统100可以包括若干演进节点B（eNBs）110和其他网络实体。eNB可以是与UE通信的实体，并且也可以称作基站、节点B、接入点等。每一个eNB110可以为特定的地理区域提供通信覆盖，并且可以支持位于该覆盖区域内的UE的通信。为了提高容量，eNB的整体覆盖区域可以被划分成多个（例如，三个）较小区域。每个较小区域可以由各自的eNB子系统服务。在3GPP中，术语“小区”可以是指eNB110的最小覆盖区域和/或服务于该覆盖区域的eNB子系统。

UE120可以分散在整个系统中，并且每个UE120可以是固定的或是移动的。UE还可以称作移动站、终端、接入终端，用户单元，站等。UE120可以是蜂窝式电话、个人数字助理（PDA）、无线调制解调器、无线通信设备、手持式设备、膝上电脑、无绳电话、无线本地环路（WLL）站、智能电话、上网本、智能本、平板电脑等。

LTE在下行链路上采用正交频分复用（OFDM），在上行链路上采用单载波频分复用（SC-FDM）。OFDM和SC-FDM将频率范围划分为多个（Ks个）正交子载波，这些正交子载波通常也被称为音调，频段等。可以用数据调制每个子载波。通常情况下，在频域中利用OFDM发送调制符号，在时域中利用SC-FDM发送调制符号。相邻子载波之间的间隔可以是固定的，并且子载波的总数量（Ks个）可以取决于系统带宽。例如，对于1.25、2.5、5、10或20兆赫兹（MHz）的系统带宽，Ks可以分别等于128、256、512、1024或2048。系统带宽可对应于总共Ks个子载波的子集。

图2示出了示例性基站/eNB110和UE120的设计的方框图，该基站/eNB110可以是图1的eNB中的一个，该UE120可以是图1的UE中的一个。UE120可以配备有T个天线1234a至1234t，基站110可以配备有R个天线1252a至1252r，其中，通常T≥1且R≥1。

在UE120，发射处理器1220可以从数据源1212接收数据，并且从控制器/处理器1240接收控制信息。发射处理器1220可以对数据和控制信息进行处理（例如，编码、交织和符号映射），并且可以分别提供数据符号和控制符号。发射处理器1220还可以基于分配给UE120的一个或多个RS序列生成一个或多个解调参考信号以用于多个非邻接集群，并且可以提供参考符号。在适用的情况下，发射（TX）多输入多输出（MIMO）处理器1230可以对来自发射处理器1220的数据符号、控制符号和/或参考符号执行空间处理（例如，预编码），并且可以向T个调制器（MOD）1232a至1232t提供T个输出符号流。每个调制器1232可以处理相应的输出符号流（例如，用于SC-FDMA、OFDM等）以获得输出采样流。每个调制器1232可以对输出采样流进行进一步处理（例如，转换为模拟信号、放大、滤波以及上变频），以获得上行链路信号。可以分别经由T个天线1234a至1234t发送来自调制器1232a至1232t的T个上行链路信号。

在基站110，天线1252a至1252r可以从UE120接收上行链路信号，并将接收信号分别提供给解调器（DEMOD）1254a至1254r。每个解调器1254可以对相应的接收信号进行调节（例如，滤波、放大、下变频和数字化），以获得接收采样。每个解调器1254还可以处理接收采样以获得接收符号。信道处理器/MIMO检测器1256可以从全部R个解调器1254a至1254r获得接收符号。信道处理器1256可以基于从UE120接收的解调参考信号，得出从UE120到基站110的无线信道的信道估计。MIMO检测器1256可以基于信道估计对接收符号执行MIMO检测/解调，并且可以提供检测到的符号。接收处理器1258可以对检测到的符号进行处理（例如，符号解映射、解交织和解码），向数据宿1260提供经解码的数据，并向控制器/处理器1280提供经解码的控制信息。

在下行链路上，在基站110，来自数据源1262的数据和来自控制器/处理器1280的控制信息可以由发射处理器1264处理，由TX MIMO处理器1266进行预编码（在适用的情况下），由调制器1254a至1254r进行调节，并被发送到UE120。在UE120，来自基站110的下行链路信号可以由天线1234接收，由解调器1232调节，由信道估计器/MIMO检测器1236处理，并由接收处理器1238进一步处理以获得发送到UE120的数据和控制信息。处理器1238可以向数据宿1239提供经解码的数据，向控制器/处理器1240提供经解码的控制信息。

控制器/处理器1240和1280可以在UE120和基站110处分别指导操作。UE120处的处理器1220、处理器1240和/或其他处理器和模块可以执行或指导针对本文所描述技术的过程。存储器1242和1282可以分别为UE120和基站110存储数据和程序代码。

在LTE中，提供了针对PUCCH中传送的上行链路控制信息和PUSCH中传送的上行链路控制信息的编码选项。在LTE Rel-8和9中，支持PUCCH格式1和格式2。例如，PUCCH格式1可以用于调度请求。PUCCH格式1a/1b可以用于1或2比特ACK/NACK。并且，PUCCH格式2/2a/2b可以用于具有/不具有ACK/NACK的CQI。可以将PUCCH上的消息调制在每个SC-FDM符号中的序列的循环移位上。

在LTE Rel-10中，引入了一种称为PUCCH格式3（也称为DFT-S-OFDM格式）的新格式以用于载波聚合。格式3传输在每个SC-DFM符号中包括DFT-S-OFDM波形。在一种设计中，PUCCH格式3在每个时隙中的数据SC-FDM符号上使用长度为5的正交叠加码（OCC）。在另一种设计中，PUCCH格式3在第二时隙中的数据SC-FDM符号上使用长度为4的OCC。此外，PUCCH格式3可以利用QPSK调制方案携带48个编码比特。因此，可以在每个时隙中发送24个编码比特。虽然下面描述了用于PUCCH的数据传输，但是下面描述的方法也可以适用于例如PUSCH的其它信道中的数据传输。

图3示出了在使用PUCCH格式3的情况下每个SC-FDM符号中的DFT-S-OFDM波形的示例传输。时间绘制在水平方向（轴302）上，频率资源绘制在垂直方向（轴304）上。示出了在子帧的两个时隙306和308中发送的PUCCH信号。每个时隙306、308包括分配给数据的符号（例如，符号310）以及分配给参考信号RS的符号（例如，符号312）。RS可称为解调参考信号。可以通过信道编码及调制方框322处理诸如ACK/NACK比特之类的信息比特，以生成第一组调制符号318和第二组的调制符号324。可以通过离散傅里叶变换（DFT）预编码模块316和326分别对调制符号318和324进行预编码。

可以使用权重w₀到w₄在时域中扩展DFT预编码所得的输出。权重w₀到w₄（附图标记314、320）表示正交叠加码（OCC）的系数。例如，权重w₀到w₄可以表示5x5离散傅里叶变换（DFT）矩阵的一列。然后，可以将该输出映射到不同的符号。根据一个方面，可以在循环移位上调制RS符号（图3中未示出）。可以在时隙306中发送24个编码比特，并且可以在时隙308中发送24个编码比特。可以利用QPSK调制这48个编码比特。

当要编码的信息是在1个比特和11个比特之间时，Rel-8中定义的（32，O）块编码器可以应用于信息比特，其中，O是针对编码器的输入比特的数量。然而，当要编码的信息是12个比特或更多个比特时，则可能要执行额外的处理。

根据一个方面，可以在信息比特上执行咬尾卷积编码（TBCC）。可以在经编码的信息比特上执行时隙边界跳频以改善分集。

根据第二方面，可以将（48，O）块编码器应用于信息比特，其中，O是针对编码器的输入比特的数量。可以在经编码的信息比特上执行时隙边界跳频以改善分集。

根据第三方面，在将信息比特分割成第一组信息比特和第二组信息比特之后，可以将两个（32，O）块编码器应用于信息比特。然后，每个块编码器可以接收第一组比特或第二组比特，并分别生成第一组编码比特和第二组编码比特。可以对所得的第一组编码比特和第二组编码比特进行速率匹配和发送。速率匹配可以将编码比特速率匹配为定义的大小。例如，第一组编码比特和第二组编码比特中的每一者都可以被速率匹配至24个比特，以生成总共48个比特。可以在分离的时隙中发送第一组编码比特和第二组编码比特。

根据第四方面，可以将交织应用于第三方面以提供编码比特传输中的分集。举例来说，可以将多个信息比特分割成第一组信息比特和第二组信息比特。可以例如利用一个或多个块编码器对第一组信息比特和第二组信息比特进行编码，以形成第一组编码比特和第二组编码比特。当存在两个块编码器时，针对（32，O）编码器的输入比特的数量可能是相同的或不同的。例如，对于12个比特，可以由每个编码器编码6个比特。对于13个比特，可以由第一编码器编码7个比特，并且可以由第二编码器编码6个比特。

然后，可以将第一组编码比特和第二组编码比特速率匹配到定义的比特数量。例如，当编码比特用于PUCCH格式3上的传输时，可以选择比特数量为48个比特。在另一个示例中，当编码比特用于PUSCH上的传输时，可以基于分配给移动站的资源块的数量来选择比特数量。

在对第一组编码比特和第二组编码比特进行速率匹配之后，可以对第一组编码比特和第二组编码比特进行交织以生成用于传输的第三组编码比特。交织可以是比特级交织或符号级交织，并且可以按伪随机方式或偶/奇方式将比特交织到时隙中。也就是说，当选择编码比特以用于交织时，可以随机选择来自第一组编码比特和第二组编码比特的比特，以便包含在第一时隙或第二时隙中。或者，可以通过在第一组编码比特和第二组编码比特之间替换比特，来为第一时隙和第二时隙选择编码比特：第一组中的偶比特可被放置在第一时隙中，第一组中的奇比特可被放置在第二时隙中，同时第二组中的偶比特可被放置在第一时隙中，第二组中的奇比特可被放置在第二时隙中。交织还可以包括级联第一组编码比特和第二组编码比特。

可以部分地基于用于传输的信道来确定应用于第一组编码比特和第二组编码比特的交织方法。例如，当第一组编码比特和第二组编码比特用于PUSCH上的传输时，则可以应用级联以交织第一组编码比特和第二组编码比特。在另一个示例中，当第一组编码比特和第二组编码比特用于PUCCH上的传输时，则可以应用偶/奇交织以交织第一组编码比特和第二组编码比特。在通过交织第一和第二编码比特而生成第三组编码比特之后，可以发送该第三组编码比特。可以根据交织在子帧的第一时隙和第二时隙中发送第三组编码比特。

图4示出了根据本公开内容的各个方面的、用于编码信息比特的过程400的流程图。在方框402，过程400将信息比特分割成第一组信息比特和第二组信息比特。过程400继续到方框404，其中，将第一组信息比特编码成第一组编码比特，将第二组信息比特编码成第二组编码比特。例如，标准定义的两个（32，O）块码编码器可以用于对信息比特进行编码。相应地，生成两组32个编码比特。过程400继续到方框406，其中，将第一组编码比特和第二组编码比特速率匹配到定义的比特数量，以生成第一组速率匹配的编码比特和第二组速率匹配的编码比特。过程400继续到方框408，其中，对第一组速率匹配的编码比特和第二组速率匹配的编码比特进行交织，以生成交织的编码比特组。

图5是根据本公开内容的一个方面所配置的UE120的框图表示。UE120包括用于编码上行链路控制信息的编码过程500。信号分割器501将输入的信息比特分成两个组，以便由编码过程500处理。编码过程500使用两个（32，O）块码编码器502a、502b在UE120内操作，其中，O表示针对编码器的输入比特的数量。例如，第一组中数量为A的信息比特b(0)、b(1)、…b(A-1)输入到编码器502a中，第二组中数量为B的信息比特b(A)、b(A+1)、….b(A+B-1)输入到编码器502b中。A和B可以相同也可以不同。在一个方面，（32，O）编码器502a、502b是标准定义的编码器。编码器502a向速率匹配模块504a输出32个编码比特c(0)、c(1)、…、c(31)，编码器502b向速率匹配模块504b输出32个编码比特c(32)、c(33)、…、c(63)。

速率匹配模块504a将编码比特c(0)、c(1)、…、c(31)速率匹配成24个比特c’(0)、c’(1)、…、c’(23)，速率匹配模块504b将编码比特c(32)、c(33)、…c(63)速率匹配成24个比特c’(24)、c’(25)、…、c’(47)。将所得的速率匹配的编码比特输入到交织器508，该交织器508在48个交织且编码的比特d(0)、d(1)、…、d(47)中分配编码比特c’(0)、c’(1)、…、c’(23)以及编码比特c’(24)、c’(25)、…、c’(47)。相应地，可以在子帧的一个时隙中发送最终48个编码比特中的24个编码比特，并且可以在该子帧的第二时隙中发送最终48个编码比特中的其他24个编码比特。因此，每个信息比特可以通过时隙边界跳频的方式享受分集。

在一个方面，还可以针对在PUSCH中发送的信息（该信息包括，例如，诸如HARQ-ACK信息之类的控制信息）实现上述用于信道编码的技术。3GPP TS36.212技术规范中设置了用于HARQ-ACK的信道编码信息，故以引用方式将其并入本文。类似于上述图5，信息比特可以被分割成两个比特序列，每个比特序列被输入到编码器以生成两组编码比特。每组编码比特被速率匹配到确定的比特数量，以生成两个独立的速率匹配的码块。这些独立的速率匹配的码块可以由交织器进行交织。然而，可以按调制符号级执行交织，以在PUSCH中生成“棋盘（checker-board）”或交替模式。应当注意，要映射的调制符号的数量可能会例如根据PUSCH的频谱效率发生变化。

根据一个方面，可以按“棋盘”或交替模式二者之一映射调制符号。

根据第二方面，可以如同在第一实施例中那样映射调制符号，但是，可以与速率匹配的码块输入信息比特

和

大致成比例地分割调制符号，同时在分离的QAM符号中保持来自两个独立的速率匹配的码块的信息比特。

根据第三方面，调制符号级交织可能会导致“棋盘”或交替模式。

下文在用于多于11个比特的HARQ-ACK信息的信道编码的文本提案（包括伪码）中描述了与针对PUSCH上的调制的示例方面相关的另外细节。在TS36.212的相应的5.2.2.6节中定义了缩写词，故将其全部内容并入本文作为参考。

用

表示输入到信道编码块的HARQ-ACK比特，其中，11＜O^ACK≤20是比特的数量。

按如下方式对比特序列

和

进行编码：

并且

其中，i=0、1、2、…、31，并且TS36.212的表5.2.2.6.4-1中定义了基序列M_i,n。

通过按以下方式级联和循环重复比特序列

和

获得输出比特序列

第一可替代方面：

第二可替代方面：

第三可替代方面：

图6示出了上行链路共享信道上的示例传输600。传输600在水平方向上示出了SC-FDM符号，并且在垂直方向上示出了每个SC-FDM符号的经时间调制的符号。如图所示，可以在两个SC-FDM符号中发送参考信号（RS）。RS可以被称为解调参考信号。在该示例中，Q’=20（用于HARQ-ACK的编码符号的总数量）以及来自第一和第二组速率匹配的码块的编码比特的数量Q_m（例如，2、4、6等）可以取决于所使用的调制阶数。传输600示出，按调制符号级对来自第一速率匹配的码块602的编码比特和来自第二速率匹配的码块604的编码比特进行交织，并且以“棋盘”或交替模式对这些编码比特进行映射。即，在每个SC-FDM符号610、612、614、616中，具有来自第一速率匹配的码块的编码比特602和来自第二速率匹配的码块的编码比特604的交替模式。4个SC-FDM符号上的偶数时间索引中的交替模式可以是相同的，4个SC-FDM符号上的奇数时间索引中的交替模式可以是相同的。

本公开内容可以在具有一个或多个处理器的诸如用户设备（UE）或e节点B（eNB）之类的装置中实现。返回参考图5，UE120包括：控制器/处理器1280，其执行操作并且控制用于提供UE120的功能和操作的组件。控制器/处理器1280控制信号分割器501，后者提供用于将多个信息比特分割成第一组信息比特和第二组信息比特的单元。控制器/处理器1280还控制块码编码器502a和502b，以提供用于将第一组信息比特编码成第一组编码比特的单元。UE120还包括速率匹配模块504a和504b，该速率匹配模块504a和504b提供用于将第一组编码比特和第二组编码比特速率匹配到定义的比特数量，从而生成第一组速率匹配的编码比特和第二组速率匹配的编码比特的单元。由控制器/处理器1280控制的交织器508提供用于将第一组速率匹配的编码比特和第二组速率匹配的编码比特进行交织，以生成交织的编码比特组的单元。包括控制器/处理器1280在内的任何或所有的处理器都可以被集成到单个处理器中。或者，这些功能可以由数字电路或模拟电路（包括诸如数字信号处理器（DSP）和专用集成电路（ASIC）之类的设备）来执行。

本领域技术人员应当理解，可以使用多种不同的技术和方法中的任何一种来表示信息和信号。例如，整个以上描述中提及的数据、指令、命令、信息、信号、比特、符号和码片可以用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或者其任意组合来表示。

本领域技术人员还应当明白，结合本申请所公开内容描述的各个说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或二者的组合。为了清楚地说明硬件和软件的这种可交换性，上面对各个说明性的组件、框、模块、电路和步骤均围绕其功能进行了总体描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。本领域技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本发明的保护范围。

可以利用设计为执行本申请所描述功能的通用处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合，来实现或执行结合本申请所公开内容描述的各个说明性的逻辑框图、模块和电路。通用处理器可以是微处理器，或者，该处理器也可以是任何常规的处理器、控制器、微控制器或者状态机。处理器还可以实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP内核的结合，或者任何其它此种结构。

结合本申请所公开内容描述的方法或算法的步骤可以直接实现在硬件中、由处理器执行的软件模块中或二者的组合中。软件模块可以位于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁盘、CD-ROM或者本领域已知的任何其它形式的存储介质中。一种示例性存储介质耦合到处理器，使得处理器能够从该存储介质读取信息，并且向该存储介质写入信息。或者，存储介质可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。该ASIC可以位于用户终端中。或者，处理器和存储介质也可以作为分立组件位于用户终端中。

在一个或多个示例性设计方案中，本申请所描述的功能可以用硬件、软件、固件或其任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括非临时性计算机存储介质和通信介质，其中通信介质包括有助于从一个地方向另一个地方传送计算机程序的任何介质。非临时性存储介质可以是通用计算机或专用计算机能够访问的任何可用介质。通过示例的方式而不是限制的方式，这种非临时性计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁存储设备、或者能够用于存储具有指令或数据结构形式的期望的程序代码单元并且能够由通用或专用计算机或者通用或专用处理器访问的任何其它介质。本申请所使用的磁盘和光盘包括压缩光盘（CD）、激光盘、光盘、数字通用光盘（DVD）、软盘和蓝光光盘，其中，磁盘通常以磁的方式再现数据，而光盘利用激光以光的方式再现数据。上面的组合也应当包括在计算机可读介质的范围之内。

为了使任何本领域技术人员都能够实现或使用本发明，上文提供了对本发明的描述。对于本领域技术人员来说，对本发明的各种修改是显而易见的，并且，本申请定义的总体原理可以在不脱离本发明的精神或范围的基础上适用于其它变型。因此，本发明并非意在受限于本申请所描述的示例和设计方案，而是与本申请公开的原理和新颖特征的最广范围相一致。

Claims (30)

1.一种用于无线通信的方法，包括：

将多个信息比特分割成第一组信息比特和第二组信息比特；

将所述第一组信息比特编码成第一组编码比特；

将所述第二组信息比特编码成第二组编码比特；

将所述第一组编码比特和所述第二组编码比特速率匹配到定义的比特数量，以生成第一组速率匹配的编码比特和第二组速率匹配的编码比特；以及

对所述第一组速率匹配的编码比特和所述第二组速率匹配的编码比特进行交织，以生成交织的编码比特组。

2.根据权利要求1所述的方法，其中，对所述第一组信息比特进行编码包括用块码对所述第一组信息比特进行编码，并且其中，对所述第二组信息比特进行编码包括用所述块码对所述第二组信息比特进行编码。

3.根据权利要求2所述的方法，其中，所述块码包括（32，O）块码。

4.根据权利要求1所述的方法，还包括：在物理上行链路共享信道（PUSCH）上发送所述交织的编码比特组。

5.根据权利要求4所述的方法，其中，用于对所述第一组编码比特和所述第二组编码比特进行速率匹配的所述定义的比特数量包括至少部分地基于所述PUSCH的频谱效率的数量。

6.根据权利要求4的所述的方法，其中，交织包括级联所述第一组编码比特和所述第二组编码比特。

7.根据权利要求1所述的方法，还包括：在物理上行链路控制信道（PUCCH）上发送所述交织的编码比特组。

8.根据权利要求7所述的方法，其中，用于对所述第一组编码比特和所述第二组编码比特进行速率匹配的所述定义的比特数量为48个比特。

9.根据权利要求7所述的方法，其中，交织包括下述之一：比特级交织和符号级交织。

10.根据权利要求1所述的方法，还包括：提供与混合自动重传请求（HARQ）-确认（ACK）信息相对应的所述多个信息比特。

11.一种计算机程序产品，包括其上记录有程序代码的非临时性计算机可读存储介质，所述程序代码包括：

用于将多个信息比特分割成第一组信息比特和第二组信息比特的程序代码；

用于将所述第一组信息比特编码成第一组编码比特的程序代码；

用于将所述第二组信息比特编码成第二组编码比特的程序代码；

用于将所述第一组编码比特和所述第二组编码比特速率匹配到定义的比特数量的程序代码；以及

用于对所述第一组编码比特和所述第二组编码比特进行交织，以生成交织的编码比特组的程序代码。

12.根据权利要求11所述的计算机程序产品，其中，所述用于对所述第一组信息比特进行编码的程序代码包括用于用块码对所述第一组信息比特进行编码的程序代码，并且其中，所述用于对第二组信息比特进行编码的程序代码包括用于用所述块码对所述第二组信息比特进行编码的程序代码。

13.根据权利要求11所述的计算机程序产品，其中，所述程序代码还包括：用于在物理上行链路共享信道（PUSCH）上发送所述交织的编码比特组的程序代码。

14.根据权利要求13所述的计算机程序产品，其中，用于对所述第一组编码比特和所述第二组编码比特进行速率匹配的所述定义的比特数量包括至少部分地基于所述PUSCH的频谱效率的数量。

15.根据权利要求11所述的计算机程序产品，其中，所述程序代码还包括用于在物理上行链路控制信道（PUCCH）上发送所述交织的编码比特组的程序代码，其中，所述用于交织的程序代码包括下述之一：用于比特级交织的程序代码和用于符号级交织的程序代码。

16.一种配置用于无线通信的装置，包括：

耦合到存储器的至少一个处理器，其中，所述至少一个处理器被配置为：

将多个信息比特分割成第一组信息比特和第二组信息比特；

将所述第一组信息比特编码成第一组编码比特；

将所述第二组信息比特编码成第二组编码比特；

将所述第一组编码比特和所述第二组编码比特速率匹配到定义的比特数量；以及

对所述第一组编码比特和所述第二组编码比特进行交织，以生成交织的编码比特组。

17.根据权利要求16所述的装置，其中，所述至少一个处理器还被配置为：在物理上行链路共享信道（PUSCH）上发送所述交织的编码比特组。

18.根据权利要求17所述的装置，其中，用于对所述第一组编码比特和所述第二组编码比特进行速率匹配的所述定义的比特数量包括至少部分地基于所述PUSCH的频谱效率的数量。

19.根据权利要求16所述的装置，其中，所述至少一个处理器还被配置为：在物理上行链路控制信道（PUCCH）上发送所述交织的编码比特组。

20.根据权利要求19所述的装置，其中，所述至少一个处理器还被配置为进行下述之一：比特级交织和符号级交织。

21.一种用于无线通信的装置，包括：

用于将多个信息比特分割成第一组信息比特和第二组信息比特的单元；

用于将所述第一组信息比特编码成第一组编码比特的单元；

用于将所述第二组信息比特编码成第二组编码比特的单元；

用于将所述第一组编码比特和所述第二组编码比特速率匹配到定义的比特数量，以生成第一组速率匹配的编码比特和第二组速率匹配的编码比特的单元；以及

用于对所述第一组速率匹配的编码比特和所述第二组速率匹配的编码比特进行交织，以生成交织的编码比特组的单元。

22.根据权利要求21所述的装置，其中，所述用于对所述第一组信息比特进行编码的单元包括用于用块码对所述第一组信息比特进行编码的单元，并且其中，所述用于对所述第二组信息比特进行编码的单元包括用于用所述块码对所述第二组信息比特进行编码的单元。

23.根据权利要求22所述的装置，其中，所述块码包括（32，O）块码。

24.根据权利要求21所述的装置，还包括：用于在物理上行链路共享信道（PUSCH）上发送所述交织的编码比特组的单元。

25.根据权利要求24所述的装置，其中，用于所述用于对所述第一组编码比特和所述第二组编码比特进行速率匹配的单元的所述定义的比特数量包括至少部分地基于所述PUSCH的频谱效率的数量。

26.根据权利要求24所述的装置，其中，所述用于交织的单元包括：用于级联所述第一组编码比特和所述第二组编码比特的单元。

27.根据权利要求21所述的装置，还包括：用于在物理上行链路控制信道（PUCCH）上发送所述交织的编码比特组的单元。

28.根据权利要求27所述的装置，其中，用于对所述第一组编码比特和所述第二组编码比特进行速率匹配的所述定义的比特数量为48个比特。

29.根据权利要求27所述的装置，其中，所述用于交织的单元包括下述之一：用于比特级交织的单元和用于符号级交织的单元。

30.根据权利要求21所述的装置，还包括：用于提供与混合自动重传请求（HARQ）-确认（ACK）信息相对应的所述多个信息比特的单元。

Images