CN103138760A - 一种超低输入端直流失调的放大器和a/d转换器 - Google Patents

Abstract

本发明涉及一种超低输入端直流失调的放大器和A/D转换器，包括依次连接的斩波调制器、采样器、CDS采样器和放大/积分器，一斩波解调器设置在采样器之后的电路中。其中斩波调制器和斩波解调器消除CDS采样器等电路元件由于电路元件的非理想性而产生的剩余直流失调；反过来，CDS采样器也能够消除斩波调制器和斩波解调器的剩余直流失调。由于斩波调制器和斩波解调器将CDS采样器等电路元件的剩余直流失调调制到2×ck_chop的时钟频率上，生成高频的调制信号，因此输入信号和调制信号在频域上不重叠。这样调制信号就可以通过在上述超低输入端直流失调的放大器的输出端连接的低通滤波器消除，从而达到了去掉采样信号剩余直流失调的目的。

Description

一种超低输入端直流失调的放大器和A/D转换器

技术领域

本发明涉及高精度放大器领域，具体涉及一种超低输入端直流失调的放大器和A/D转换器。

背景技术

高精度放大器如仪表放大器（Instrument Amplifier)要求输入端有非常低的直流失调（DCoffset），随着应用的不同，对于放大元件的输入直流失调限制在几十到几百微伏(μV)不等。如果在放大元件的输入端不做任何处理，使用双极型晶体管为输入级的放大元件的输入端直流失调在1-3毫伏（mV）之间，使用绝缘栅MOS管为输入级的放大元件输入端直流失调可能会高达10毫伏，因此远不能满足需要。

常用的降低放大元件的输入端直流失调的方法有如下几种：

方法1、在测试过程中测量并且对放大元件的输入端直流失调进行微调（trim），并将失调参数用一次编程的存储单元（OTP）记录在芯片上。这种做法生产成本很高，精度有限，并且无法消除直流失调随温度的漂移。

方法2、斩波放大法（chopping）如图1所示，该方法将放大元件的输入端直流失调调制到一个较高的载波频率上，从而与低频输入信号分开。该方法虽然能消除直流失调的温度漂移，但是放大元件的输出信号中带有两倍频的载波信号，还需要用额外的电路消除。

方法3、相关二次采样法（correlated double sampling，CDS），如图2所示，电容C1对输入信号进行采样，当采样时钟信号ck1为高、ck2为低时，电容C2通过电容C3对放大元件的输入端直流失调电压进行采样保持，并在采样时钟信号ck1的下降沿上做记录。该方法也能消除直流失调的温度漂移，即当时钟信号ck2为高、ck1为低时，电容C2与放大元件串联，其记录的输入端直流失调电压抵消了放大元件的输入端直流失调，从而放大元件的输入信号能够无偏差地被放大。

以上方法2和3能够达到的输入端直流失调指标为几十到几百微伏，剩余的直流失调主要来自电路的非理想性，如采样开关的电荷注入（charge injection），差分电路的匹配误差（mismatch），以及电路每次开关动作后放大器工作点的重新稳定等。很多仪表放大器的新应用中，要求放大元件的输入端直流失调低于10微伏，并且要求有很低的温度漂移，而上述方法均不能达到这样的指标。

发明内容

本发明针对现有技术的不足，提出了一种可消除由于电路元件的非理想性造成的剩余直流失调的超低输入端直流失调的放大器；以及使用该放大器作为前端采样电路的A/D转换器。

本发明的技术方案如下：

一种超低输入端直流失调的放大器，其特征在于：它包括依次连接的斩波调制器、采样器、CDS采样器和放大/积分器，一斩波解调器设置在所述采样器之后的电路中；所述斩波调制器和斩波解调器使用斩波时钟信号ck_chop，所述采样器和CDS采样器使用采样时钟信号ck。

所述斩波解调器设置在所述采样器和CDS采样器之间。

所述斩波解调器设置在所述CDS采样器和所述放大/积分器之间。

所述斩波解调器设置在所述放大/积分器的输出端。

对所述斩波时钟信号ck_chop频率、采样时钟信号ck频率、相位的选取方法包括：

1）所述采样时钟信号ck的时序与所述斩波时钟信号ck_chop的时序相关联；

2）所述采样时钟信号ck的频率是所述斩波时钟信号ck_chop的整数倍；

3）所述斩波时钟信号ck_chop的上升沿或下降沿与所述采样时钟信号ck的采样沿重合。

所述放大/积分器的输出端连接低通滤波器。

所述斩波解调器的输出端连接低通滤波器。

一种使用上述超低输入端直流失调的放大器的A/D转换器，其特征在于：它包括模数转换器，所述模数转换器的信号输入端和基准电压输入端均使用所述超低输入端直流失调的放大器进行采样。

所述超低输入端直流失调的放大器包括依次连接的斩波调制器、采样器、CDS采样器和放大/积分器，一斩波解调器设置在所述采样器之后的电路中；所述信号输入端上的CDS采样器的输入端与所述基准电压输入端上的CDS采样器的输入端实现电流相减。

本发明的技术效果如下：

本发明的一种超低输入端直流失调的放大器，包括依次连接的斩波调制器、采样器、CDS采样器和放大/积分器，一斩波解调器设置在采样器之后的电路中。其中斩波调制器和斩波解调器消除CDS采样器等电路元件由于电路元件的非理想性而产生的剩余直流失调；反过来，CDS采样器也能够消除斩波调制器和斩波解调器的剩余直流失调。通过上述设置，即可达到长时间平均放大元件等效输入端直流失调小于10μV的目标。

由于斩波调制器和斩波解调器将CDS采样器等电路元件的剩余直流失调调制到2×ck_chop的时钟频率上，生成高频的调制信号，因此输入信号和调制信号在频域上不重叠。这样调制信号就可以通过在整个超低输入端直流失调的放大器的输出端连接的低通滤波器消除，从而达到了去掉采样信号剩余直流失调的目的。

由于斩波时钟信号ck_chop的上升或下降沿与采样时钟信号ck的上升沿或者下降重合，这样可以保证在采样器的采样点时，斩波时钟信号ck_chop已经完全稳定。而到达采样点之前、斩波调制器和斩波解调器开关之后的时间段内，放大元件的工作点的重新建立不会影响输出信号的质量，这样的安排消除了传统斩波电路由于放大元件工作点建立而带来的信号剩余直流失调。

附图说明

图1是斩波型放大器的基本电路图

图2是使用相关二次采样放大器的结构示意图

图3是本发明的实施例1的结构示意图

图4是本发明的实施例1的时间矢量图

图5是本发明的实施例2的结构示意图

图6是本发明的实施例3的结构示意图

图7是本发明实施例1的具体实现电路示意图

图8是本发明实施例1的具体实现电路的时间矢量图

图9是本发明的应用实施例1、实施例2或实施例3作为前端采样电路的高精度模数转换电路示意图

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明的超低输入端直流失调的放大器基本原理是在电路中同时使用斩波调制解调电路和CDS（相关二次采样）电路，让它们消除彼此由于电路元件的非理想性而产生的剩余直流失调，从而使整个放大电路达到更高的精度。即通过斩波调制解调电路消除采样电流和CDS电路剩余直流失调，通过CDS电路消除斩波调制电路的剩余直流失调，最后放大器的输出信号中携带的两倍频的斩波调制信号通过一个低通滤波器消除。

实施例1：

如图3、图4所示，超低输入端直流失调的放大器包括依次连接的斩波调制器1、采样器2、斩波解调器3、CDS采样器4和放大/积分器5，其中斩波调制器1和斩波解调器3使用斩波时钟信号ck_chop，采样器2和CDS采样器4使用采样时钟信号ck。输入信号依次经过输入斩波调制器1、采样器2、斩波解调器3和CDS采样器4，最后进入和放大/积分器5完成信号的放大和输出。本实施例中，斩波调制器1和斩波解调器3分别设置在采样器2的输入端和输出端。放大/积分器5本身的较大输入端直流失调是由CDS采样器4采样并去除，而采样器2中电路元件的非理想性产生的剩余直流失调，如开关电荷注入和差分电路失配而产生的剩余直流失调，则被斩波调制器1和斩波解调器3调制到2×ck_chop的时钟频率上，生成高频的调制信号。

随后的CDS采样器4的输入端将同时包含输入信号和上述调制信号，由于输入信号和调制信号在频域上不重叠，因此调制信号很容易被放大/积分器5输出端设置的低通滤波器6去除，不再影响低频的输入信号，从而达到了去掉采样信号剩余直流失调的目的。由于剩余直流失调本身较小，在几十到几百μV，通过斩波调制可以使剩余直流失调再削减1-2个数量级，达到系统等效输入端直流失调小于10μV的目标。

实施例2：

如图4、图5所示，超低输入端直流失调的放大器包括依次连接的斩波调制器1、采样器2、CDS采样器4、斩波解调器3和放大/积分器5，其中斩波调制器1和斩波解调器3使用斩波时钟信号ck_chop，采样器2和CDS采样器4使用采样时钟信号ck。输入信号依次经过输入斩波调制器1、采样器2、CDS采样器4和斩波解调器3，最后进入和放大/积分器5完成信号的放大和输出。本实施例中，采样器2和CDS采样器4设置在斩波调制器1和斩波解调器3之间，基于与实施例1同样的原理，采样器2和CDS采样器4中电路元件的的剩余直流失调将会被调制到2×ck_chop的频率上，生成高频的调制信号。

随后的放大/积分器5的输入端将同时包含输入信号和上述调制信号，由于输入信号和调制信号在频域上不重叠，因此调制信号很容易被放大/积分器5输出端设置的低通滤波器6去除，不再影响低频的输入信号，从而达到了去掉采样信号中剩余直流失调的目的。

实施例3：

如图4、图6所示，超低输入端直流失调的放大器包括依次连接的斩波调制器1、采样器2、CDS采样器4、放大/积分器5和斩波解调器3，其中斩波调制器1和斩波解调器3使用斩波时钟信号ck_chop，采样器2和CDS采样器4使用采样时钟信号ck。输入信号依次经过输入斩波调制器1、采样器2、CDS采样器4、放大/积分器5完成信号的采样和放大，最后通过斩波解调器3输出。本实施例中，采样器2、CDS采样器4、放大/积分器5都被设置在斩波调制器1和斩波解调器3之间，基于与实施例1同样的原理，采样器2、CDS采样器4和放大/积分器5所有的剩余直流失调都会被调制到2×ck_chop的频率上，生成高频的调制信号。

随后整个超低输入端直流失调的放大器的输出信号将包括输入信号的放大信号和上述调制信号，由于输入信号的放大信号和调制信号在频域上不重叠，因此调制信号很容易被后面的电路用低通滤波器6去除，不再影响低频的输入信号的放大信号，从而达到了去掉剩余直流失调的目的。

上述三个实施例均说明了如何使用斩波调制器1、斩波解调器3消除CDS采样器4等电路元件剩余直流失调，反过来，CDS采样器4也能够消除斩波调制器1、斩波解调器3的剩余直流失调。如图4所示，通过对斩波时钟信号ck_chop频率、采样时钟信号ck频率、相位的选取，可以使斩波调制器1、斩波解调器3的非理想性不影响输出信号的质量，其选取方法包括：

1）由上述三个实施例中提到的，如果选取采样时钟信号ck频率高于2倍的斩波时钟信号ck_chop频率，斩波调制器1、斩波解调器3产生的2倍频（2×ck_chop）的调制信号在频域上与输入信号不重叠，从而可以通过在超低输入端直流失调的放大器的输出端连接的低通滤波器6消除调制信号；

2）采样时钟信号ck的时序与所述斩波时钟信号ck_chop的时序相关联；

3）将斩波时钟信号ck_chop的上升或下降沿与采样时钟信号ck的上升沿或者下降（即采样沿）重合，以此保证在采样器2的采样点（采样时钟信号ck的下降沿）时，斩波时钟信号ck_chop已经完全稳定；这样在到达采样点之前、斩波调制器1和斩波解调器3开关之后的时间段内，放大元件6的工作点的重新建立不会影响输出信号的质量。

如图7、图8所示，实施例1的一个具体实现电路使用了一个较慢的斩波时钟信号ck_chop，和一个较快的采样时钟信号ck，其中采样时钟信号ck的频率是斩波时钟信号ck_chop的整数倍。由于输入信号为差分信号，因此整个电路实现也是差分方式。输入信号由斩波调制器1的输入端inp、inn输入，根据斩波时钟信号ck_chop的频率将输入信号在正相与反相之间切换，切换之后的电压信号由斩波调制器1的两个输出端vinp和vinn输出。

采样器2的两个输入端分别连接输出端vinp和vinn，根据采样时钟信号ck的频率对两路输入信号分别进行采样，并将输入采样信号通过采样器2的两个输出端v1p和v1n输出。由于斩波调制器1输出的是差分信号，因此采样器2包括一个差分采样电路。其中正相输入信号一侧的采样电路包括开关K1～K4和一个采样保持输入信号的输入采样电容C1，开关K1～K4与时钟信号ck关联。。开关K5的输入端连接输出端vinp，开关K1、输入采样电容C1、开关K4串联，开关K4的输出端为采样器2的输出端v1p；开关K1与输入采样电容C1之间通过开关K2接地，输入采样电容C1与开关K4之间通过开关K3接地。

根据ck时钟极性的选取，采样器2的输入端vinp至输出端v1p的极性可以是正向或者是反向。但是不论输入端vinp至输出端v1p是正相还是翻转，这两种工作方式都同样具有本发明所具有的超低输入端直流失调的特性。

斩波解调器3的两个输入端分别连接输出端v1p和v1n，斩波时钟信号ck_chop的频率将失调采样信号在正相与反相之间切换，切换之后的失调采样信号由斩波解调器3的两个输出端v2p和v2n输出。

CDS采样器4的两个输入端分别连接输出端v2p和v2n，根据采样时钟信号ck的频率对放大元件6的输入端直流失调进行采样，之后失调采样信号通过放大元件6的输入端opinp和opinn输出。CDS采样器4包括两条结构完全相同的CDS电路，分为正相输入信号一侧的CDS电路和负相输入信号一侧的CDS电路。其中正相输入信号一侧的CDS电路包括开关K5～K7和一个用于采样保持放大元件6的输入端直流失调的失调采样电容Ccds，开关K5，K6和K7与时钟信号ck关联。开关K5一端连接输出端v2p，另一端连接放大/积分器5中的积分电容C2；失调采样电容Ccds一端连接输出端v2p，另一端连接放大元件6的输入端opinp；开关K5通过开关K6接地，输入端opinp通过开关K7连接在开关K5与积分电容C2之间。根据前面所述的CDS相关二次采样法的工作原理，放大元件6的输入信号能够在放大元件6中无偏差地被放大。

放大/积分器5包括放大元件6和积分电容C2，放大元件6的两个输入端分别连接输入端opinp和opinn，放大元件6对输入其中的信号进行放大，并通过输出端opoutp和opoutn输出。当控制斩波调制器1和斩波解调器3的斩波时钟信号ck_chop信号定时翻转时，输入信号轮流经过正相和反相的采样器2和CDS采样器4，他们内部的非理想性和匹配误差将会相互抵消，长时间平均为零。

图3-图6所描述的实例1、2、3的基本原理，以及图7-8表述的具体电路实现，可以直接用作标准模数转换器（ADC)的前端采样电路。除此之外，他们也可以用在过采样模数转换，包括希格玛-德尔塔（Sigma-Delta）模数转换器。如图9所示，当本发明的实施例1、实施例2或实施例3应用于高精度希格玛-德尔塔（Sigma-Delta）模数转换器（ADC)前端的模拟电路中时，信号输入端使用实施例1、实施例2或实施例3的超低输入端直流失调的放大器采样，基准电压输入端也使用实施例1、实施例2或实施例3的超低输入端直流失调的放大器采样。采样信号和基准电压信号在超低输入端直流失调的放大器中CDS采样器的输入端（虚拟地）v2p（v2n）实现电流相减，即可完成所需要的负反馈回路。由于采样信号和基准电压信号的采样电路都使用了本文所示的降低失调电压的办法，因此整个模数转换器也具有了同样的超低输入直流失调特性。

应当指出，以上所述具体实施方式可以使本领域的技术人员更全面地理解本发明创造，但不以任何方式限制本发明创造。因此，尽管本说明书参照附图和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换，总之，一切不脱离本发明创造的精神和范围的技术方案及其改进，其均应涵盖在本发明创造专利的保护范围当中。

Claims (9)

1.一种超低输入端直流失调的放大器，其特征在于：它包括依次连接的斩波调制器、采样器、CDS采样器和放大/积分器，一斩波解调器设置在所述采样器之后的电路中；所述斩波调制器和斩波解调器使用斩波时钟信号ck_chop，所述采样器和CDS采样器使用采样时钟信号ck。

2.如权利要求1所述的一种超低输入端直流失调的放大器，其特征在于：所述斩波解调器设置在所述采样器和CDS采样器之间。

3.如权利要求1所述的一种超低输入端直流失调的放大器，其特征在于：所述斩波解调器设置在所述CDS采样器和所述放大/积分器之间。

4.如权利要求1所述的一种超低输入端直流失调的放大器，其特征在于：所述斩波解调器设置在所述放大/积分器的输出端。

5.如权利要求1-4之一所述的一种超低输入端直流失调的放大器，其特征在于：对所述斩波时钟信号ck_chop频率、采样时钟信号ck频率、相位的选取方法包括：

1）所述采样时钟信号ck的时序与所述斩波时钟信号ck_chop的时序相关联；

2）所述采样时钟信号ck的频率是所述斩波时钟信号ck_chop的整数倍；

3）所述斩波时钟信号ck_chop的上升沿或下降沿与所述采样时钟信号ck的采样沿重合。

6.如权利要求1-3之一所述的一种超低输入端直流失调的放大器，其特征在于：所述放大/积分器的输出端连接低通滤波器。

7.如权利要求4所述的一种超低输入端直流失调的放大器，其特征在于：所述斩波解调器的输出端连接低通滤波器。

8.一种使用如权利要求1-7所述的超低输入端直流失调的放大器的A/D转换器，其特征在于：它包括模数转换器，所述模数转换器的信号输入端和基准电压输入端均使用所述超低输入端直流失调的放大器进行采样。

9.如权利要求8所述的一种A/D转换器，其特征在于：所述超低输入端直流失调的放大器包括依次连接的斩波调制器、采样器、CDS采样器和放大/积分器，一斩波解调器设置在所述采样器之后的电路中；所述信号输入端上的CDS采样器的输入端与所述基准电压输入端上的CDS采样器的输入端实现电流相减。

Images