CN103123771A - 像素驱动电路、驱动方法与像素矩阵 - Google Patents

像素驱动电路、驱动方法与像素矩阵 Download PDF

Info

Publication number
CN103123771A
CN103123771A CN2013100239910A CN201310023991A CN103123771A CN 103123771 A CN103123771 A CN 103123771A CN 2013100239910 A CN2013100239910 A CN 2013100239910A CN 201310023991 A CN201310023991 A CN 201310023991A CN 103123771 A CN103123771 A CN 103123771A
Authority
CN
China
Prior art keywords
switch
electrically connected
electric capacity
storage capacitors
sweep trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100239910A
Other languages
English (en)
Other versions
CN103123771B (zh
Inventor
吕美如
曹韶文
龚晏莹
陈卓彦
丁天伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103123771A publication Critical patent/CN103123771A/zh
Application granted granted Critical
Publication of CN103123771B publication Critical patent/CN103123771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开一种像素驱动电路、适用于像素驱动电路的驱动方法以及像素矩阵。像素驱动电路电性耦接于第一数据线与第二数据线之间以及第一扫描线与第二扫描线之间，像素驱动电路包括第一开关、第二开关、第三开关、第四开关、液晶电容、第一电容、第二电容、第一储存电容、第二储存电容以及至少一开关单元。其中液晶电容电性连接于第一开关与第二开关之间；第一电容电性连接至第一开关；第二电容电性连接至第二开关；第一储存电容电性连接至第三开关及一参考电位；第二储存电容电性连接至第四开关及参考电位；至少一开关单元，用以重新分配像素驱动电路内的电荷。

Description

像素驱动电路、驱动方法与像素矩阵
技术领域
本发明关于一种像素驱动电路，特别是有关于一种具有较佳穿透度的像素驱动电路。
背景技术
随着液晶显示装置不断地朝向大尺寸的显示规格发展，为了克服大尺寸显示下的视角问题，液晶显示面板的广视角技术也必须不停地进步与突破。目前能够达成广视角要求的技术例如包括有多域垂直配向(MVA)、多域水平配向(MHA)、扭转向列加视角扩大膜(TN+film)及横向电场形式(In Plane Switching,IPS)。
通过上述所列的技术的液晶显示器可以达到广视角的目的，但是会有色偏(color washout)的问题发生。一般而言，所谓的色偏指的是当使用者以不同的观赏角度观看液晶显示器所显示的影像画面时，使用者会看见不同灰阶调的影像画面。举例来说，假若使用者站在以较为偏斜的角度(例如60度)观看液晶显示器所显示的影像画面时，使用者所看见的影像画面的色彩阶调会较亮于站在正视的角度所看见的影像画面的色彩阶调。
为了要解决液晶显示器大视角的色偏问题，目前已提出了将液晶显示面板内的每一个像素分成两个可独立驱动的子像素，其中之一会显示较高灰阶的色彩，而另一会显示较低灰阶的色彩。如此一来，以较高灰阶的色彩与较低灰阶的色彩来混合成一中间灰阶的色彩后，即可让使用者不论从正视或以倾斜的角度观看液晶显示器所显示的影像画面时，皆可观看到相近色彩阶调的影像画面。
针对液晶显示以同一平面的电极搭配垂直配向的液晶类型，可使用同一平面电极的驱动方式。其中，液晶分子的倾倒程度取决与所感受到的电场强度(E)，而电场强度(E)则是决定于ITO电极间距(d)与驱动电压(V)，此关系式可以用E＝V/d来近似表示。因此可以知道电场强度是受到电极间距以及驱动电压的影响。
为了改善色偏的问题，通常会设计多组的电极间距（multi-pitches），使得其像素显示有广视角的表现。若要达到最佳的侧视色偏问题的解决方案，在ITO电极间距的设计部分，会希望较宽的电极间距所占的像素面积与较窄的电极间距所占的像素面积比例约为7:3。
然而，较宽电极间距则需要较高的数据(data)驱动电压来产生足够的电场，使得液晶分子有更大的倾斜角度，进而有充足的穿透率。举例来说，大于16um的电极间距，至少要16V的电压驱动才勉强趋近于饱和程度。而现行通用的集成电路输出电压一般最高输出只有到16V，液晶所感受到的电压夹差不足以驱动大于16um的电极间距，使得较宽的电极间距的穿透率的表现不佳，无法运用更宽的电极间距来进一步改善侧视色偏的问题。
发明内容
本发明提出一种像素驱动电路，其通过电荷分享结合两条数据线的驱动方式，以在液晶电容两端提供较高的液晶跨压，使得液晶分子受到更强的电场驱动并有较大的倾倒角度，进而有更佳穿透率表现。
根据本发明实施例所公开的一种像素驱动电路，其电性耦接于第一数据线与第二数据线之间，以及电性耦接于第一扫描线与第二扫描线之间，像素驱动电路包括有第一开关、第二开关、第三开关、第四开关、液晶电容、第一电容、第二电容、第一储存电容、第二储存电容以及至少一开关单元。其中第一开关具有第一端、第二端以及控制端，第一开关的第一端电性连接至第一数据线，第一开关的控制端电性连接至第一扫描线；第二开关具有第一端、第二端以及控制端，第二开关的第一端电性连接至第二数据线，第二开关的控制端电性连接至第一扫描线；第三开关具有第一端、第二端以及控制端，第三开关的第一端电性连接至第一数据线，第三开关的控制端电性连接至第一扫描线；第四开关具有第一端、第二端以及控制端，第四开关的第一端电性连接至第二数据线，第四开关的控制端电性连接至第一扫描线；液晶电容形成于第一开关的第二端与第二开关的第二端之间；第一电容具有第一端以及第二端，第一电容的第一端电性连接至第一开关的第二端；第二电容具有第一端以及第二端，第二电容的第一端电性连接至第二开关的第二端；第一储存电容，具有第一端以及第二端，第一端电性连接至第三开关的第二端，以及储存电容的第二端用以接收参考电位；第二储存电容具有第一端以及第二端，第一端电性连接至第四开关的第二端，以及储存电容的第二端用以接收参考电位；至少一开关单元具有第一端、第二端以及控制端，至少一开关单元的第一端电性连接至第一储存电容的第一端及第二电容的第二端，至少一开关单元的控制端电性连接至第二扫描线，以及至少一开关单元的第二端电性连接至第二储存电容的第一端及第一电容的第二端。
根据本发明实施例所公开的一种像素矩阵，其包括多条第一扫描线与多条第二扫描线；多条第一数据线与多条第二数据线；以及多个子像素，其中每一像素电性连接至对应的第一扫描线以及对应的第二扫描线，且每一像素电性连接至对应的第一数据线以及对应的第二数据线。每一像素包括第一开关、第二开关、第三开关、第四开关、液晶电容、第一电容、第二电容、第一储存电容、第二储存电容以及至少一开关单元。第一开关具有第一端、第二端以及控制端，第一开关的第一端电性连接至对应的第一数据线，第一开关的控制端电性连接至对应的第一扫描线；第二开关具有第一端、第二端以及控制端，第二开关的第一端电性连接至对应的第二数据线，第二开关的控制端电性连接至对应的第一扫描线；第三开关具有第一端、第二端以及控制端，第三开关的第一端电性连接至对应的第一数据线，第三开关的控制端电性连接至对应的第一扫描线；第四开关具有第一端、第二端以及控制端，第四开关的第一端电性连接至对应的第二数据线，第四开关的控制端电性连接至对应的第一扫描线；液晶电容形成于第一开关的第二端与第二开关的第二端之间；第一电容具有第一端以及第二端，第一电容的第一端电性连接至第一开关的第二端；第二电容具有第一端以及第二端，第二电容的第一端电性连接至第二开关的第二端；第一储存电容具有第一端以及第二端，第一端电性连接至第三开关的第二端，以及储存电容的第二端用以接收参考电位；第二储存电容具有第一端以及第二端，第一端电性连接至第四开关的第二端，以及储存电容的第二端用以接收参考电位；以及至少一开关单元具有第一端、第二端以及控制端，至少一开关单元的第一端电性连接至第一储存电容的第一端及第二电容的第二端，至少一开关单元的控制端电性连接至第二扫描线，以及至少一开关单元的第二端电性连接至第二储存电容的第一端及第一电容的第二端。
以上关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。
附图说明
图1，为本发明所公开的像素矩阵的示意图；
图2，为本发明所公开的像素驱动电路200的电路示意图；
图3，为本发明所公开的像素驱动电路200的像素阵列电路布局的示意图；
图4，为本发明所公开的像素驱动电路200的模拟波形图；
图5，为本发明所公开的像素驱动电路500的电路示意图；
图6，为本发明所公开的像素驱动电路500的像素阵列电路布局的示意图；
图7，为本发明所公开的像素驱动电路500的模拟波形图。
其中，附图标记
100      像素矩阵            G1,G2    扫描线
D11      第一数据线          D21      第二数据线
P1，1     第一子像素          200      像素驱动电路
201      第一开关            202      第二开关
203      第三开关            204      第四开关
205      第五开关            206      第六开关
CLC      液晶电容            C1       第一电容
C2       第二电容            C3       第三电容
C4       第四电容            Cst1     第一储存电容
Cst2     第二储存电容        210      至少一开关单元
300      像素阵列电路布局    V(D1)    第一数据电压
V(D2)    第二数据电压        V(P1)    P1电压
V(P2)    P2电压              V(S1)    S1电压
V(S2)    S2电压              500      像素驱动电路
207      第七开关            P1       节点
P2       节点                S1       节点
S2       节点
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、申请专利范围及附图，任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参考图1，为一种像素矩阵100的电路架构示意图。像素矩阵100包括多条扫描线G1、G2……Gn-1、Gn、多条第一数据线D11、D12……D1m-1、D1m与多条第二数据线D21、D22……D2m-1、D2m、以及多个子像素P1,1、P1,2……Pn，m，第一数据线D11、D12……D1m-1、D1m与第二数据线D21、D22……D2m-1、D2m相互平行设置，且第一数据线D11、D12……D1m-1、D1m与第二数据线D21、D22……D2m-1、D2m与扫描线G1、G2……Gn-1、Gn大体上为垂直方向的设置像素矩阵的连接方式，举例来说，第一子像素P1，1电性连接至对应的扫描线G1，且第一子像素P1，1电性连接至对应的第一数据线D11以及对应的第二数据线D21。像素矩阵100中第一子像素P1,1为像素驱动电路200，如下所述。
请参考图2，为像素驱动电路200的电路示意图，主要以图1中的第一子像素P1，1作为说明。像素驱动电路200电性耦接于第一数据线D11与第二数据线D21之间，以及电性耦接于扫描线G1与扫描线G2之间。像素驱动电路200包括有第一开关201、第二开关202、第三开关203、第四开关204、液晶电容CLC、第一电容C1、第二电容C2、第一储存电容Cst1、第二储存电容Cst2以及至少一开关单元210。
其中第一开关201为晶体管，具有第一端、第二端、以及控制端，第一开关201的第一端电性连接至第一数据线D11，第一开关201的第二端电连接于节点P1，第一开关201的控制端电性连接至扫描线G1。
第二开关202为晶体管，具有第一端、第二端、以及控制端，第二开关202的第一端电性连接至第二数据线D21，第二开关202的第二端电连接于节点P2，第二开关202的控制端电性连接至扫描线G1，液晶电容CLC形成于第一开关201的第二端与第二开关202的第二端之间。
第三开关203为晶体管，具有第一端、第二端、以及控制端，第三开关203的第一端电性连接至第一数据线D11，第三开关203的第二端电连接于节点S1，第三开关203的控制端电性连接至扫描线G1。
第四开关204为晶体管，具有第一端、第二端、以及控制端，第四开关204的第一端电性连接至第二数据线D21，第四开关204的第二端电连接于节点S2，第四开关204的控制端电性连接至扫描线G1。
第一电容C1具有第一端以及第二端，第一电容C1的第一端电性连接至第一开关201的第二端。第二电容C2具有第一端以及第二端，第二电容C2的第一端电性连接至第二开关202的第二端。第一储存电容Cst1具有第一端以及第二端，第一储存电容Cst1的第一端电性连接至第三开关203的第二端以及第一储存电容Cst1的第二端电性连接至参考电位；第二储存电容Cst2具有第一端电性连接至第四开关204的第二端以及第二端电性连接至参考电位。
至少一开关单元210电性连接至扫描线G2、第一储存电容Cst1的第一端、第二储存电容Cst2的第一端、第一电容C1的第二端、以及第二电容C2的第二端，用以重新分配第一储存电容Cst1与第二电容C2之间的电荷以及第二储存电容Cst2与第一电容C1之间的电荷。
在此实施例中，至少一开关单元210实质上为多个开关单元，可包括第五开关205以及第六开关206。第五开关205为晶体管，第一端电性连接至第二储存电容Cst2的第一端及第一电容C1的第二端，控制端电性连接至扫描线G2，第二端电性连接至第一储存电容Cst1的第一端及第二电容C2的第二端。第六开关206为晶体管，第一端电性连接至第一储存电容Cst1的第一端及第二电容C2的第二端，控制端电性连接至扫描线G2，第二端电性连接至第二储存电容Cst2的第一端及第一电容C1的第二端。在另一实施例中，像素驱动电路200可另包含第三电容C3及第四电容C4，分别具有第一端以及第二端，第三电容C3的第一端电连接于第一电容C1的第一端，第三电容C3的第二端用以接收参考电压，第四电容C4的第一端电连接于第二电容C2的第一端，第四电容C4的第二端用以接收参考电压。
请参考图3，其为本发明一实施例的像素阵列电路布局300的示意图。这边为了与前述的实施例对应，因此同样的元件采用同样的标号，并以其中一个像素作为说明。像素阵列电路布局300包括第一开关201、第二开关202、第三开关203、第四开关204、第五开关205、第六开关206、第一电容C1、第二电容C2、第一储存电容Cst1、第二储存电容Cst2、扫描线G1与扫描线G2以及第一数据线D11与第二数据线D21。其中扫描线G1与扫描线G2与第一数据线D11与第二数据线D21相交排列，各个开关连接于扫描线以及数据线。第一开关201与扫描线G1以及第一数据线D11电性连接；第二开关202与扫描线G1以及第二数据线D21电性连接；第三开关203与扫描线G1以及第一数据线D11电性连接；第四开关204与扫描线G1以及第二数据线D21电性连接。第三开关203与扫描线G1以及第五开关205电性连接，第一储存电容Cst1相邻第二储存电容Cst2。此外，第四开关204与扫描线G1以及第六开关206电性连接，而第二储存电容Cst2位于第二电容C2的下方。节点P1为指状电极，其电性连接于第一开关201以及第一电容C1，而节点P2为指状电极，其电性连接于第二开关202以及第二电容C2。
请参考图4，其为本发明一实施例的模拟波形图，并同时说明本发明的驱动方法与运作。像素驱动电路200的驱动方法包括在第一时间导通第一开关201、第二开关202、第三开关203以及第四开关204，并在致能扫描线G1时，提供第一数据电压经该第一数据线D11至第一电容C1及第一储存电容Cst1，提供极性不同于第一数据电压的第二数据电压经第二数据线D21至第二电容C2及第二储存电容Cst2。此时，节点P1与节点S1被第一数据线D11充电至正电位，而节点P2与节点S2被第二数据线D21充电至负电位。
接着，在第二时间导通至少一开关单元210，致能扫描线G2时，储存于第一储存电容Cst1的第一数据电压与储存于第二电容C2以及第二储存电容Cst2的第二数据电压中和重新分配，并且储存于第二储存电容Cst2的第二数据电压与储存于第一电容C1以及第一储存电容Cst1的第一数据电压中和重新分配。扫描线G1关闭，而扫描线G2打开时，节点S1与节点S2接通，使得节点S1的电位被往下拉，同时影响属于浮动电位的节点P2往下降。同时间，节点S2电位被往上抬升，进而拉高节点P1的浮动电位，如此，液晶电容CLC的液晶跨压被大幅提升并且高于驱动电压范围。
在第一时间时致能扫描线G1时，导通第一开关201、第二开关202、第三开关203以及第四开关204，并提供第一数据电压V(D1)，节点P1电压V(P1)以及节点S1电压V(S1)也随着第一数据电压V(D1)而上升。另外提供极性不同于第一数据电压V(D1)的第二数据电压V(D2)，节点P2电压V(P2)以及节点S2电压V(S2)也随着第二数据电压V(D2)而下降。此时，节点P1与节点S1被第一数据线D11充电至正电压，而节点P2与节点S2被第二数据线D21充电至负电压。
接着，在第二时间关闭扫描线G1并致能扫描线G2时，第一开关201、第二开关202、第三开关203以及第四开关204关闭，而第五开关205以及第六开关206导通。此时电荷重新分配，节点S1与节点S2因为第五开关205的开启而接通，使得S1电压V(S1)电位被往下拉，同时影响P2电压V(P2)往下降。同时间，节点S2电压V(S2)电位被往上抬，进而拉高节点P1电压V(P1)电位，如此液晶电容CLC的液晶跨压将被提升。
请参考图5，为本发明另一实施例像素驱动电路500的电路图。像素驱动电路500电性耦接于第一数据线D11与第二数据线D21之间，以及电性耦接于扫描线G1与扫描线G2之间。像素驱动电路500包括有第一开关201、第二开关202、第三开关203、第四开关204、液晶电容CLC、第一电容C1、第二电容C2、第一储存电容Cst1、第二储存电容Cst2以及至少一开关单元210。
第一开关201为晶体管，具有第一端、第二端、以及控制端，第一开关201的第一端电性连接至第一数据线D11，第一开关201的第二端电连接于节点P1，第一开关201的控制端电性连接至扫描线G1；第二开关202为晶体管，具有第一端、第二端、以及控制端，第二开关202的第一端电性连接至第二数据线D21，第二开关202的第二端电连接于节点P2，第二开关202的控制端电性连接至扫描线G1，液晶电容CLC形成于第一开关201的第二端与第二开关202的第二端之间；第三开关203为晶体管，具有第一端、第二端、以及控制端，第三开关203的第一端电性连接至第一数据线D11，第三开关203的第二端电连接于节点S1，第三开关203的控制端电性连接至扫描线G1；第四开关204为晶体管，具有第一端、第二端、以及控制端，第四开关204的第一端电性连接至第二数据线D21，第四开关204的第二端电连接于节点S2，第四开关204的控制端电性连接至扫描线G1。
第一电容C1具有第一端以及第二端，第一电容C1的第一端电性连接至第一开关201的第二端；第二电容C2具有第一端以及第二端，第二电容C2的第一端电性连接至第二开关202的第二端。
第一储存电容Cst1具有第一端以及第二端，第一储存电容Cst1的第一端电性连接至第三开关203的第二端，以及第一储存电容Cst1的第二端电性连接至参考电位；第二储存电容Cst2具有第一端电性连接至第四开关204的第二端，以及第二端电性连接至参考电位。
至少一开关单元210电性连接至扫描线G2、第一储存电容Cst1的第一端、第二储存电容Cst2的第一端、第一电容C1的第二端、以及第二电容C2的第二端，用以重新分配第一储存电容Cst1与第二电容C2之间的电荷以及第二储存电容Cst2与第一电容C1之间的电荷。
在此实施例中，至少一开关单元210实质上为一个开关单元，包括第七开关207。第七开关207为晶体管，第一端电性连接至第二储存电容Cst2的第一端及第一电容C1的第二端，控制端电性连接至扫描线G2，以及第二端电性连接至第一储存电容Cst1的第一端及第二电容C2的第二端。在另一实施例中，像素驱动电路500更包括第三电容C3以及第四电容C4。分别具有第一端以及第二端，第三电容C3的第一端电连接于第一电容C1的第一端，第三电容C3的第二端用以接收参考电压，第四电容C4的第一端电连接于第二电容C2的第一端，第四电容C4的第二端用以接收参考电压，其余元件连接关皆与像素驱动电路500相似，不另赘述。
请参考图6，其为本发明另一实施例的像素阵列电路布局600的示意图。这边为了与前述的实施例对应，因此同样的元件采用同样的标号。像素阵列电路布局600包括第一开关201、第二开关202、第三开关203、第四开关204、第七开关207、第一电容C1、第二电容C2、第一储存电容Cst1、第二储存电容Cst2、扫描线G1与扫描线G2以及第一数据线D11与第二数据线D21。其中扫描线G1与扫描线G2与第一数据线D11与第二数据线D21相交，各个开关连接于扫描线以及数据线。第一开关201与扫描线G1以及第一数据线D11电性连接；第二开关202与扫描线G1以及第二数据线D21电性连接；第三开关203与扫描线G1以及第一数据线D11电性连接；第四开关204与扫描线G1以及第二数据线D21电性连接。第七开关207与扫描线G2电性连接。第三开关203与扫描线G1电性连接，第一储存电容Cst1相邻第二储存电容Cst2。此外，第四开关204与扫描线G1以及第六开关206电性连接，而第二储存电容Cst2位于第二电容C2的下方。节点P1为指状电极，电性连接于第一开关201以及第一电容C1，而节点P2为指状电极，电性连接于第二开关202以及第二电容C2。
请参考图7，其为本发明另一实施例的模拟波形图。并同时说明本发明的驱动方法与运作。像素驱动电路500的驱动方法包括于第一时间导通第一开关201、第二开关202、第三开关203以及第四开关204，并于致能扫描线G1时，提供第一数据电压经该第一数据线D11至第一电容C1及第一储存电容Cst1，以及提供极性不同于第一数据电压的第二数据电压经第二数据线D21至第二电容C2及第二储存电容Cst2。此时，节点P1与节点S1被第一数据线D11充电至正电位，而节点P2与节点S2被第二数据线D21充电至负电位。
接着，在第二时间导通至少一开关单元210，致能扫描线G2时，储存于第一储存电容Cst1的第一数据电压与储存于第二电容C2以及第二储存电容Cst2的第二数据电压中和重新分配，并且储存于第二储存电容Cst2的第二数据电压与储存于第一电容C1以及第一储存电容Cst1的第一数据电压中和重新分配。扫描线G1关闭，而扫描线G2打开时，节点S1与节点S2接通，使得节点S1的电位被往下拉，同时影响属于浮动电位的节点P2往下降。同时间，节点S2电位被往上抬，进而拉高节点P1的浮动电位，如此，液晶电容CLC的液晶跨压大幅被提升并且高于驱动电压范围。其中，当第一电容C1及第二电容C2的电容值越大，压差越大。
在第一时间时致能扫描线G1时，导通第一开关201、第二开关202、第三开关203以及第四开关204，并提供第一数据电压V(D1)，节点P1电压V(P1)以及节点S1电压V(S1)也随着第一数据电压V(D1)而上升。另外提供极性不同于第一数据电压V(D1)的第二数据电压V(D2)，节点P2电压V(P2)以及节点S2电压V(S2)也随着第二数据电压V(D2)而下降。此时，节点P1与节点S1被第一数据线D11充电至正电位，而节点P2与节点S2被第二数据线D21充电至负电位。
接着，在第二时间关闭扫描线G1并致能扫描线G2时，第一开关201、第二开关202、第三开关203以及第四开关204关闭，而第七开关207导通。此时电荷中和重新分配，节点S1与节点S2接通，使得节点S1电压V(S1)电位被往下拉同时影响节点P2电压V(P2)往下降。同时间，节点S2电压V(S2)电位被往上抬升，进而拉高节点P1电压V(P1)电位，如此地一来一往，液晶电容CLC的液晶跨压大幅被提升并且高于驱动电压范围。其中，当至少一开关单元210实质上仅有一个开关时，像素开口率较佳。
根据本发明的像素驱动电路，其通过电荷分享的方式，结合两条数据线的驱动方式，以于液晶电容两端提供较高的液晶跨压，使得液晶分子受到更强的电场驱动并有较大的倾倒角度，进而有更佳穿透率表现，以改善侧视色偏等问题。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种像素驱动电路，其特征在于，耦接于一第一数据线与一第二数据线，以及耦接于一第一扫描线与一第二扫描线，该像素驱动电路包括：
一第一开关，具有一第一端、一第二端以及一控制端，该第一开关的该第一端电性连接至该第一数据线，该第一开关的该控制端电性连接至该第一扫描线；
一第二开关，具有一第一端、一第二端以及一控制端，该第二开关的该第一端电性连接至该第二数据线，该第二开关的该控制端电性连接至该第一扫描线；
一第三开关，具有一第一端、一第二端以及一控制端，该第三开关的该第一端电性连接至该第一数据线，该第三开关的该控制端电性连接至该第一扫描线；
一第四开关，具有一第一端、一第二端以及一控制端，该第四开关的该第一端电性连接至该第二数据线，该第四开关的该控制端电性连接至该第一扫描线；
一液晶电容形成于该第一开关的该第二端与该第二开关的该第二端之间；
一第一电容，具有一第一端以及一第二端，该第一电容的该第一端电性连接至该第一开关的该第二端；
一第二电容，具有一第一端以及一第二端，该第二电容的该第一端电性连接至该第二开关的该第二端；
一第一储存电容，具有一第一端以及一第二端，该第一端电性连接至该第三开关的该第二端，以及该第一储存电容的第二端用以接收一参考电位；
一第二储存电容，具有一第一端以及一第二端，该第一端电性连接至该第四开关的该第二端，以及该第二储存电容的第二端用以接收该参考电位；以及
至少一开关单元，该至少一开关单元具有一第一端、一第二端以及一控制端，该至少一开关单元的该第一端电性连接至该第一储存电容的该第一端及该第二电容的该第二端，该至少一开关单元的该控制端电性连接至该第二扫描线，以及该至少一开关单元的该第二端电性连接至该第二储存电容的该第一端及该第一电容的该第二端。
2.根据权利要求1所述的像素驱动电路，其特征在于，其中该至少一开关单元为多个开关单元，每一开关单元具有一第一端、一第二端以及一控制端，每一开关单元的该第一端电性连接至该第一储存电容的该第一端及该第二电容的该第二端，每一开关单元的该控制端电性连接至该第二扫描线，以及每一开关单元的该第二端电性连接至该第二储存电容的该第一端及该第一电容的该第二端。
3.根据权利要求1所述的像素驱动电路，其特征在于，另包含一第三电容以及一第四电容，该第三电容具有一第一端以及一第二端，该第四电容具有一第一端以及一第二端，其中该第三电容的该第一端电连接于该第一开关的该第二端，该第三电容的该第二端用以接收该参考电位，且该第四电容的该第一端电连接于该第二开关的该第二端，该第三电容的该第二端用以接收该参考电位。
4.一种适用于权利要求1的像素驱动电路的驱动方法，其特征在于，该驱动方法包括：
在一第一时间时，致能该第一扫描线，施加一第一数据电压以及一极性不同于该第一数据电压的第二数据电压至该像素驱动电路；以及
在一第二时间时，致能该第二扫描线，导通该至少一开关单元用以分配该像素驱动单元内的电荷。
5.根据权利要求4所述的驱动方法，其特征在于，其中在该第一时间时，另包含储存该第一数据电压于该第一电容以及该第一储存电容，并且储存该第二数据电压于该第二电容以及该第二储存电容。
6.根据权利要求4所述的驱动方法，其特征在于，其中在该第二时间时，另包含中和该第一电容、该第二电容、该第一储存电容、以及该第二储存电容之间的电荷。
7.根据权利要求6所述的驱动方法，其特征在于，其中中和该第一电容、该第二电容、该第一储存电容、以及该第二储存电容之间的电荷包含提高该第一电容及该第二电容的电荷差。
8.一种像素矩阵，其特征在于，包括：
多条第一扫描线与多条第二扫描线；
多条第一数据线与多条第二数据线；
多个子像素，每一该子像素电性连接至对应的该第一扫描线以及对应的该第二扫描线，且每一该子像素电性连接至对应的该第一数据线以及对应的该第二数据线，其中每一该子像素包括：一第一开关、一第二开关、一第三开关、一第四开关、一液晶电容、一第一电容、一第二电容、一第一储存电容、一第二储存电容以及至少一开关单元；
该第一开关，具有一第一端、一第二端以及一控制端，该第一开关的该第一端电性连接至对应的该第一数据线，该第一开关的该控制端电性连接至对应的该第一扫描线；
该第二开关，具有一第一端、一第二端以及一控制端，该第二开关的该第一端电性连接至对应的该第二数据线，该第二开关的该控制端电性连接至对应的该第一扫描线；
该第三开关，具有一第一端、一第二端以及一控制端，该第三开关的该第一端电性连接至对应的该第一数据线，该第三开关的该控制端电性连接至对应的该第一扫描线；
该第四开关，具有一第一端、一第二端以及一控制端，该第四开关的该第一端电性连接至对应的该第二数据线，该第四开关的该控制端电性连接至对应的该第一扫描线；
该液晶电容形成于该第一开关的该第二端与该第二开关的该第二端之间；
该第一电容，具有一第一端以及一第二端，该第一电容的该第一端电性连接至该第一开关的该第二端；
该第二电容，具有一第一端以及一第二端，该第二电容的该第一端电性连接至该第二开关的该第二端；
该第一储存电容，具有一第一端以及一第二端，该第一端电性连接至该第三开关的该第二端，以及该第一储存电容的第二端用以接收一参考电位；
该第二储存电容，具有一第一端以及一第二端，该第一端电性连接至该第四开关的该第二端，以及该第二储存电容的第二端用以接收该参考电位；以及
该至少一开关单元具有一第一端、一第二端以及一控制端，该至少一开关单元的该第一端电性连接至该第一储存电容的该第一端及该第二电容的该第二端，该至少一开关单元的该控制端电性连接至该第二扫描线，以及该至少一开关单元的该第二端电性连接至该第二储存电容的该第一端及该第一电容的该第二端。
9.根据权利要求8所述的像素矩阵，其特征在于，其中该至少一开关单元为多个开关单元，每一该开关单元具有一第一端、一第二端以及一控制端，每一开关单元的该第一端电性连接至该第一储存电容的该第一端及该第二电容的该第二端，每一开关单元的该控制端电性连接至该第二扫描线，以及每一开关单元的该第二端电性连接至该第二储存电容的该第一端及该第一电容的该第二端。
10.根据权利要求8所述的像素矩阵，其特征在于，其中每一该像素驱动电路还包含：
一第三电容以及一第四电容，该第三电容具有一第一端以及一第二端，该第四电容具有一第一端以及一第二端，其中该第三电容的该第一端电连接于该第一开关的该第二端，该第三电容的该第二端用以接收该参考电位，且该第四电容的该第一端电连接于该第二开端的该第二端，该第三电容的该第二端用以接收该参考电位。
CN201310023991.0A 2012-12-07 2013-01-22 像素驱动电路、驱动方法与像素矩阵 Active CN103123771B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101146226 2012-12-07
TW101146226A TWI483238B (zh) 2012-12-07 2012-12-07 畫素驅動電路與畫素矩陣

Publications (2)

Publication Number Publication Date
CN103123771A true CN103123771A (zh) 2013-05-29
CN103123771B CN103123771B (zh) 2015-08-05

Family

ID=48454732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310023991.0A Active CN103123771B (zh) 2012-12-07 2013-01-22 像素驱动电路、驱动方法与像素矩阵

Country Status (3)

Country Link
US (1) US8842062B2 (zh)
CN (1) CN103123771B (zh)
TW (1) TWI483238B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050940A (zh) * 2014-03-12 2014-09-17 友达光电股份有限公司 液晶显示器的像素电路及其控制方法
CN104217696A (zh) * 2014-07-17 2014-12-17 友达光电股份有限公司 液晶像素电路及其驱动方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599999B (zh) * 2015-07-16 2017-09-21 友達光電股份有限公司 畫素電路
JP2019133982A (ja) * 2018-01-29 2019-08-08 キヤノン株式会社 撮像装置、撮像システム及び移動体
US11960185B2 (en) * 2018-03-30 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving display device
TWI690913B (zh) * 2019-04-15 2020-04-11 友達光電股份有限公司 顯示裝置及像素電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085855A1 (en) * 2007-09-28 2009-04-02 Au Optronics Corp. Liquid crystal display for reducing residual image phenomenon
CN101776825A (zh) * 2009-01-08 2010-07-14 胜华科技股份有限公司 液晶显示器及其像素单元
CN102338958A (zh) * 2011-09-15 2012-02-01 深超光电（深圳）有限公司 双闸极液晶显示面板驱动结构及驱动方法
US20120162283A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571845B2 (ja) * 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101402913B1 (ko) * 2007-07-04 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
US7830346B2 (en) * 2007-07-12 2010-11-09 Au Optronics Corporation Liquid crystal display panel with color washout improvement by scanning line coupling and applications of same
TWI368211B (en) * 2007-07-30 2012-07-11 Chimei Innolux Corp Flat display apparatus, pixel structure and pixel driving method
TWI373678B (en) * 2008-04-25 2012-10-01 Chimei Innolux Corp A driving method of liquid crystal display device
KR101608852B1 (ko) * 2008-11-18 2016-04-05 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085855A1 (en) * 2007-09-28 2009-04-02 Au Optronics Corp. Liquid crystal display for reducing residual image phenomenon
CN101776825A (zh) * 2009-01-08 2010-07-14 胜华科技股份有限公司 液晶显示器及其像素单元
US20120162283A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
CN102338958A (zh) * 2011-09-15 2012-02-01 深超光电（深圳）有限公司 双闸极液晶显示面板驱动结构及驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050940A (zh) * 2014-03-12 2014-09-17 友达光电股份有限公司 液晶显示器的像素电路及其控制方法
CN104217696A (zh) * 2014-07-17 2014-12-17 友达光电股份有限公司 液晶像素电路及其驱动方法

Also Published As

Publication number Publication date
TW201423708A (zh) 2014-06-16
TWI483238B (zh) 2015-05-01
US8842062B2 (en) 2014-09-23
CN103123771B (zh) 2015-08-05
US20140160103A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
CN109671405B (zh) 一种阵列基板、显示面板及其驱动方法
TWI407422B (zh) 液晶顯示器及其驅動方法
CN103345912B (zh) 像素驱动电路
TWI460517B (zh) 顯示面板及其中畫素結構以及顯示面板中之驅動方法
CN104483789B (zh) 液晶显示面板及其驱动方法
CN103123771B (zh) 像素驱动电路、驱动方法与像素矩阵
US10297213B2 (en) Array substrate with data line sharing structure
CN106328039A (zh) 显示装置
JP6530138B2 (ja) 広視野角パネル及び表示装置
TWI522718B (zh) 畫素陣列
CN208156380U (zh) 一种像素排列结构、阵列基板、内嵌式触摸屏及显示装置
US20130342777A1 (en) Liquid crystal display
KR20090112087A (ko) 표시 장치
CN104992681A (zh) 显示面板和用于显示面板的像素电路
CN107300815B (zh) 阵列基板、液晶显示面板及其点反转驱动方法
US20190221180A1 (en) Pixel structure and application of the same to display panel
JP2008158286A (ja) 液晶表示装置
CN104049396A (zh) 一种液晶显示器的像素结构
US20080239182A1 (en) Multi-domain vertical alignment liquid crystal display
CN101840119A (zh) 像素结构及其驱动方法
CN103048839A (zh) 像素驱动电路及其驱动方法
JP6906066B2 (ja) 液晶表示パネル及び装置
CN105954949A (zh) 一种阵列基板及液晶面板
US20180143472A1 (en) Array substrate and display panel
KR20150099665A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant